JPS6231819B2 - - Google Patents
Info
- Publication number
- JPS6231819B2 JPS6231819B2 JP56037499A JP3749981A JPS6231819B2 JP S6231819 B2 JPS6231819 B2 JP S6231819B2 JP 56037499 A JP56037499 A JP 56037499A JP 3749981 A JP3749981 A JP 3749981A JP S6231819 B2 JPS6231819 B2 JP S6231819B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- lead
- protrusion
- protrusions
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 199
- 239000002184 metal Substances 0.000 claims description 199
- 238000000034 method Methods 0.000 claims description 63
- 239000004065 semiconductor Substances 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 42
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000005304 joining Methods 0.000 claims description 2
- 239000011347 resin Substances 0.000 description 24
- 229920005989 resin Polymers 0.000 description 24
- 230000004888 barrier function Effects 0.000 description 19
- 239000010931 gold Substances 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000004806 packaging method and process Methods 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 230000005496 eutectics Effects 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- -1 potassium ferricyanide Chemical compound 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 235000011121 sodium hydroxide Nutrition 0.000 description 2
- 238000005019 vapor deposition process Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910018054 Ni-Cu Inorganic materials 0.000 description 1
- 229910018481 Ni—Cu Inorganic materials 0.000 description 1
- 229910052774 Proactinium Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01061—Promethium [Pm]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、半導体素子等の電極端子上に外部リ
ードを一括接合できる方法に関し、電極端子上に
何らの処理をすることなしに、外部リードを一括
して接合するものであつて、著じるしく簡便な工
程により、確実な接合を、高信頼度で実現できる
ものである。
ードを一括接合できる方法に関し、電極端子上に
何らの処理をすることなしに、外部リードを一括
して接合するものであつて、著じるしく簡便な工
程により、確実な接合を、高信頼度で実現できる
ものである。
近年、IC，LSI等の半導体素子は各種の家庭電
化製品、産業用機器の分野へ導入されている。こ
れら家庭電化製品、産業用機器は省資源化、省電
力化のためにあるいは利用範囲を拡大させるため
に、小型化、薄型化のいわゆるポータブル化が促
進されてきている。
化製品、産業用機器の分野へ導入されている。こ
れら家庭電化製品、産業用機器は省資源化、省電
力化のためにあるいは利用範囲を拡大させるため
に、小型化、薄型化のいわゆるポータブル化が促
進されてきている。
半導体素子においてもポータブル化に対応する
ために、パツケージングの小型化、薄型化が要求
されてきている。拡散工程、電極配線工程の終了
したシリコンスライスは半導体素子単位のチツプ
に切断され、チツプの周辺に設けられたアルミ電
極端子から外部端子へ電極リードを取出して取扱
いやすくしまた機械的保護のためにパツケージン
グされる。通常、これら半導体素子のパツケージ
ングにはDIL，チツプキヤリヤ，テープキヤリヤ
方式等が用いられているが、DIL，チツプキヤリ
ヤの如きは半導体素子の電極端子から外部端子へ
は25〜35μφのAuまたはAlの極細線で一本づつ
順次接続するものである。このために、半導体素
子上の電極端子数が増大するにしたがい、接続の
箇所の信頼度は低下するばかりか、外部端子の数
もこれにしたがつて一定間隔で増大するため、パ
ツケージングの大きさも増大する。
ために、パツケージングの小型化、薄型化が要求
されてきている。拡散工程、電極配線工程の終了
したシリコンスライスは半導体素子単位のチツプ
に切断され、チツプの周辺に設けられたアルミ電
極端子から外部端子へ電極リードを取出して取扱
いやすくしまた機械的保護のためにパツケージン
グされる。通常、これら半導体素子のパツケージ
ングにはDIL，チツプキヤリヤ，テープキヤリヤ
方式等が用いられているが、DIL，チツプキヤリ
ヤの如きは半導体素子の電極端子から外部端子へ
は25〜35μφのAuまたはAlの極細線で一本づつ
順次接続するものである。このために、半導体素
子上の電極端子数が増大するにしたがい、接続の
箇所の信頼度は低下するばかりか、外部端子の数
もこれにしたがつて一定間隔で増大するため、パ
ツケージングの大きさも増大する。
メモリーやマイクロコンピユータ用のLSIと連
結しているＩ／Ｏの如きLSIでは機能数の増大と
ともに、電極端子数も60〜100端子と著じるしく
増大してしまい、前述した如く、パツケージング
の大きさは、わずか数10mm2の半導体素子を取扱う
のに数10cm2と大きくなつてしまう。このことは小
型化、薄型化の機器の促進を妨げるものであつ
た。
結しているＩ／Ｏの如きLSIでは機能数の増大と
ともに、電極端子数も60〜100端子と著じるしく
増大してしまい、前述した如く、パツケージング
の大きさは、わずか数10mm2の半導体素子を取扱う
のに数10cm2と大きくなつてしまう。このことは小
型化、薄型化の機器の促進を妨げるものであつ
た。
一方、接続箇所の信頼性が高く、小型化、薄型
化のパツケージングを提供できるものとして、テ
ープキヤリヤ方式がある。テープキヤリヤ方式に
よる半導体素子のパツケージングは半導体素子上
の電極端子上にバリヤメタルと呼ばれる多層金属
膜を設け、さらに、この多層金属膜上に電気メツ
キ法により金属突起を設ける。そして、一定幅の
長尺のポリイミドテープ上に金属リード端子を設
け、半導体素子の電極端子上の金属突起とリード
端子とを、電極端子数に無関係に同時に一括接続
するものである。したがつて、一本づつ電極端子
に極細線を接続する前述のワイヤボンデイング方
式と比較して、接続箇所の信頼度は高くなり、か
つ半導体素子の電極端子に設けられるリード端子
の破壊強度が40ｇ以上もあるために半導体素子を
リード端子のみで保持できる。さらにこのために
前記半導体素子上の表面に薄い保護コートをする
のみで機器の実装が可能となり、薄型、小型化し
たパツケージングとして利用できる。
化のパツケージングを提供できるものとして、テ
ープキヤリヤ方式がある。テープキヤリヤ方式に
よる半導体素子のパツケージングは半導体素子上
の電極端子上にバリヤメタルと呼ばれる多層金属
膜を設け、さらに、この多層金属膜上に電気メツ
キ法により金属突起を設ける。そして、一定幅の
長尺のポリイミドテープ上に金属リード端子を設
け、半導体素子の電極端子上の金属突起とリード
端子とを、電極端子数に無関係に同時に一括接続
するものである。したがつて、一本づつ電極端子
に極細線を接続する前述のワイヤボンデイング方
式と比較して、接続箇所の信頼度は高くなり、か
つ半導体素子の電極端子に設けられるリード端子
の破壊強度が40ｇ以上もあるために半導体素子を
リード端子のみで保持できる。さらにこのために
前記半導体素子上の表面に薄い保護コートをする
のみで機器の実装が可能となり、薄型、小型化し
たパツケージングとして利用できる。
このように、テープキヤリヤ方式は信頼性、小
型、薄型のパツケージング、さらに長尺のテープ
状態で取扱うことができるから、半導体素子を実
装する生産現場では操作性が抜群である等の数々
の特徴を有するものである。しかしながら、この
テープキヤリヤ方式の問題点は半導体素子の電極
端子上への金属突起物の形成にある。すなわち、
小型、薄型化したポータブル化した機器を生産す
るのはテレビ，ラジオ，ビデオ等のアセンブリ工
場である。これらアセンブリ工場では機器に組込
むための半導体素子を半導体メーカから購入しな
ければならない。この時に問題になるのが、半導
体メーカにおいて、全ての半導体素子上に金属突
起を形成できる実力あるいは設備を必らずしも有
していないという現実がある。せつかくの小型
化、薄型化のパツケージング技術もアセンブリー
工場における機器の商品的魅力を発揮することが
できない。
型、薄型のパツケージング、さらに長尺のテープ
状態で取扱うことができるから、半導体素子を実
装する生産現場では操作性が抜群である等の数々
の特徴を有するものである。しかしながら、この
テープキヤリヤ方式の問題点は半導体素子の電極
端子上への金属突起物の形成にある。すなわち、
小型、薄型化したポータブル化した機器を生産す
るのはテレビ，ラジオ，ビデオ等のアセンブリ工
場である。これらアセンブリ工場では機器に組込
むための半導体素子を半導体メーカから購入しな
ければならない。この時に問題になるのが、半導
体メーカにおいて、全ての半導体素子上に金属突
起を形成できる実力あるいは設備を必らずしも有
していないという現実がある。せつかくの小型
化、薄型化のパツケージング技術もアセンブリー
工場における機器の商品的魅力を発揮することが
できない。
また、仮に半導体メーカで金属突起物を形成す
ることができたとしても次のような問題がある。
まず従来のテープキヤリヤ方式における半導体素
子上に金属突起物を形成する通常の方法について
第１図でのべる。半導体素子１上の保護膜２によ
つて被覆され、一部が開孔、露出している電極端
子３上にバリヤメタル４を形成させる（第１図
ａ）。
ることができたとしても次のような問題がある。
まず従来のテープキヤリヤ方式における半導体素
子上に金属突起物を形成する通常の方法について
第１図でのべる。半導体素子１上の保護膜２によ
つて被覆され、一部が開孔、露出している電極端
子３上にバリヤメタル４を形成させる（第１図
ａ）。
バリヤメタル４はCr―Cu，Ti―Pa，Ni―Cu等
の多層蒸着膜からなり、高真空度中で連続蒸着し
て形成するものであつて、Cr，Ti，Niの如き材
料は電極端子３との接着力をもつ働きをする。
の多層蒸着膜からなり、高真空度中で連続蒸着し
て形成するものであつて、Cr，Ti，Niの如き材
料は電極端子３との接着力をもつ働きをする。
次に半導体素子１の表面に感光性樹脂を全面に
塗布し、電極端子３上のみを開孔５した感光性樹
脂パターン６を形成させる（第１図ｂ）。多層蒸
着膜からなるバリヤメタル４をマイナス電極とし
て、電解メツキ処理すれば、感光性樹脂パターン
６の開孔した領域５のみに第１図ｃの如く金属突
起７を所望の高さに形成することができる。
塗布し、電極端子３上のみを開孔５した感光性樹
脂パターン６を形成させる（第１図ｂ）。多層蒸
着膜からなるバリヤメタル４をマイナス電極とし
て、電解メツキ処理すれば、感光性樹脂パターン
６の開孔した領域５のみに第１図ｃの如く金属突
起７を所望の高さに形成することができる。
次に感光性樹脂パターン６を除去し、新たに、
第２の感光性樹脂を塗布し、金属突起７の周辺の
みに第２の感光性樹脂パターン８を残存させ（第
１図ｄ）、第２の感光性樹脂パターン８をエツチ
ング用マスクとして露出しているバリヤメタルを
除去し、不用となつた第２の感光性樹脂パターン
８も除去すれば第１図ｅの構造を得ることができ
る。
第２の感光性樹脂を塗布し、金属突起７の周辺の
みに第２の感光性樹脂パターン８を残存させ（第
１図ｄ）、第２の感光性樹脂パターン８をエツチ
ング用マスクとして露出しているバリヤメタルを
除去し、不用となつた第２の感光性樹脂パターン
８も除去すれば第１図ｅの構造を得ることができ
る。
完成した半導体素子１上の金属突起７に、ポリ
イミイド樹脂９上に形成した金属リード１０とを
重ね合せ、治具１１により１２のごとく加圧、加
熱すれば両者を接合できる。金属突起７がAu，
金属リード１０がSuメツキ処理されておれば、
加熱、加圧することによりAu―Snの共晶物を形
成し、接合することができる（第１図ｆ）。
イミイド樹脂９上に形成した金属リード１０とを
重ね合せ、治具１１により１２のごとく加圧、加
熱すれば両者を接合できる。金属突起７がAu，
金属リード１０がSuメツキ処理されておれば、
加熱、加圧することによりAu―Snの共晶物を形
成し、接合することができる（第１図ｆ）。
ところがこのような従来の工程では、次のよう
なことが問題であつた。
なことが問題であつた。
バリヤメタルが多層金属構造であるために、
金属膜相互間の付着力、さらに金属膜間でのバ
リヤ抵抗の発生に注意する必要がある。すなわ
ち金属膜相互間の付着力が弱いと金属リード１
０に外力を加えただけで、金属膜間で剥離ある
いはバリヤメタルと突起との剥離が発生し、実
用に期さない。また、同じようにバリヤ抵抗の
増大は半導体素子の本来の電気特性を損なうも
のである。
金属膜相互間の付着力、さらに金属膜間でのバ
リヤ抵抗の発生に注意する必要がある。すなわ
ち金属膜相互間の付着力が弱いと金属リード１
０に外力を加えただけで、金属膜間で剥離ある
いはバリヤメタルと突起との剥離が発生し、実
用に期さない。また、同じようにバリヤ抵抗の
増大は半導体素子の本来の電気特性を損なうも
のである。
従来のこのような工程を実施するにあたつて
は、金属膜の形成工程、メツキ工程、金属膜の
エツチング工程、フオトエツチ工程と、広範囲
の精度の高い工程を必要とし、その分だけ金属
突起を形成するためのコストが上昇するばかり
か、歩留り低下をまねいてしまう。
は、金属膜の形成工程、メツキ工程、金属膜の
エツチング工程、フオトエツチ工程と、広範囲
の精度の高い工程を必要とし、その分だけ金属
突起を形成するためのコストが上昇するばかり
か、歩留り低下をまねいてしまう。
また、バリヤメタルをエツチングするのにか
なりの危険度の高い薬品を使用するために人体
に対しても有害であり、かつ公害防止にも投資
する必要がある。例えば、Crのエツチングに
はフエリシアン化カリウム，カセイソーダ溶液
を用いるし、TiのエツチングにはHF系の溶液
を使わなければならない。
なりの危険度の高い薬品を使用するために人体
に対しても有害であり、かつ公害防止にも投資
する必要がある。例えば、Crのエツチングに
はフエリシアン化カリウム，カセイソーダ溶液
を用いるし、TiのエツチングにはHF系の溶液
を使わなければならない。
第１図ｆの如く金属リード１０と金属突起７
を接合する際に共晶物が発生し、共晶物が半導
体素子１の表面層にも落下し、高温共晶物であ
るから保護膜２にクラツクを生じせしめ、電極
端子３の保護効果を減少し、信頼度を低下さす
ものであつた。
を接合する際に共晶物が発生し、共晶物が半導
体素子１の表面層にも落下し、高温共晶物であ
るから保護膜２にクラツクを生じせしめ、電極
端子３の保護効果を減少し、信頼度を低下さす
ものであつた。
本発明は、従来のフイルムキヤリヤ方式の前述
した問題を一層せしめることのできる新規なる接
合方法を用いた金属リードへの金属突起物の形成
および金属リードと半導体素子等の電子部品の電
極との接続方法を提供せんとするものである。
した問題を一層せしめることのできる新規なる接
合方法を用いた金属リードへの金属突起物の形成
および金属リードと半導体素子等の電子部品の電
極との接続方法を提供せんとするものである。
本発明の主な特徴は半導体素子上に金属突起を
形成する必要がないとともに、さらに金属突起を
転写方式により金属リード側に形成する方法を用
い、基板上に選択的に金属突起物を形成する工程
と、前記金属突起物と金属リードを重ね合わせ加
熱および加圧して前記金属突起物と前記金属リー
ドを接合したのち、前記金属リードに接合された
前記突起物を前記金属リードの弾性力にて前記基
板から分離する工程と、前記金属リードに接合さ
れた金属突起物と電子部品の電極とを接合する工
程により、前記金属リードと前記電極とを接続す
る方法である。
形成する必要がないとともに、さらに金属突起を
転写方式により金属リード側に形成する方法を用
い、基板上に選択的に金属突起物を形成する工程
と、前記金属突起物と金属リードを重ね合わせ加
熱および加圧して前記金属突起物と前記金属リー
ドを接合したのち、前記金属リードに接合された
前記突起物を前記金属リードの弾性力にて前記基
板から分離する工程と、前記金属リードに接合さ
れた金属突起物と電子部品の電極とを接合する工
程により、前記金属リードと前記電極とを接続す
る方法である。
第２図で本発明の一実施例の方法をのべる。
まず長尺のポリイミド樹脂テープ２１上に電極
リード２２が形成される。電極リード２２は例え
ば35μｍ厚さのCu箔に0.2〜1.0μｍ程度のSnメ
ツキを施こしたもので、通常のフイルムキヤリヤ
方式に用いる構成と同一のものである。次に基板
２３上に金属リード２２の間隔と同一寸法に金属
突起２４が電解メツキ法で形成される（第２図
ａ）。
リード２２が形成される。電極リード２２は例え
ば35μｍ厚さのCu箔に0.2〜1.0μｍ程度のSnメ
ツキを施こしたもので、通常のフイルムキヤリヤ
方式に用いる構成と同一のものである。次に基板
２３上に金属リード２２の間隔と同一寸法に金属
突起２４が電解メツキ法で形成される（第２図
ａ）。
金属突起２４と金属リード２２とを位置合せ
し、ツール２６で矢印２７のごとく加熱、加圧す
れば（第２図ｂ）、仮に金属突起２４がAuで構成
されておれば、金属リード２２に形成されている
Snと共晶を起こし、完全な接合を得ることがで
きる。加圧２７を取り去れば、金属突起２４はリ
ード２２の弾性力にて基板２３側から剥離され、
金属リード２２に接合された状態となる（第２図
ｃ）。第２図ｃの状態は基板２３の金属突起２４
を、金属リード２２側に転写したことになる。
し、ツール２６で矢印２７のごとく加熱、加圧す
れば（第２図ｂ）、仮に金属突起２４がAuで構成
されておれば、金属リード２２に形成されている
Snと共晶を起こし、完全な接合を得ることがで
きる。加圧２７を取り去れば、金属突起２４はリ
ード２２の弾性力にて基板２３側から剥離され、
金属リード２２に接合された状態となる（第２図
ｃ）。第２図ｃの状態は基板２３の金属突起２４
を、金属リード２２側に転写したことになる。
次に半導体素子２５上のアルミニウム電極２８
に金属突起２４を位置合せし、ツール２６′で２
７′のごとく加熱、加圧する（第２図ｄ）。この動
作により、金属突起２４のAuと半導体素子２５
上のアルミニウム電極２８とは合金化し、完全な
接合を得ることができる。この状態を第２図ｅに
示した。
に金属突起２４を位置合せし、ツール２６′で２
７′のごとく加熱、加圧する（第２図ｄ）。この動
作により、金属突起２４のAuと半導体素子２５
上のアルミニウム電極２８とは合金化し、完全な
接合を得ることができる。この状態を第２図ｅに
示した。
第２図の方法において、金属リード２２の間
隔、基板２３上に形成した金属突起２４の間隔さ
らに半導体素子２５上のアルミニウム電極２８の
間隔は同一値である。
隔、基板２３上に形成した金属突起２４の間隔さ
らに半導体素子２５上のアルミニウム電極２８の
間隔は同一値である。
以上のべた本発明にかかる方法は通常用いられ
ているフイルムキヤリヤのリードに、別の基板上
に形成した金属突起とを接合せしめたのち、基板
から金属突起を分離しリードに金属突起を転写す
るものである。そしてリードに形成された金属突
起は半導体素子上のアルミニウム電極と容易に接
合される。すなわち、本発明では金属リードと金
属突起との接合はAu―Sn等であり、金属突起と
アルミニウム電極とはAu―Alの合金接合を有し
ているものである。これらの接合の組合せは金属
突起や半導体素子上の電極材料によつて異なるも
のであつて、本発明では限定されない。例えば半
導体素子上の電極が金で構成されておれば、金属
突起をSn、金属リードの表面をAuにすることも
可能である。
ているフイルムキヤリヤのリードに、別の基板上
に形成した金属突起とを接合せしめたのち、基板
から金属突起を分離しリードに金属突起を転写す
るものである。そしてリードに形成された金属突
起は半導体素子上のアルミニウム電極と容易に接
合される。すなわち、本発明では金属リードと金
属突起との接合はAu―Sn等であり、金属突起と
アルミニウム電極とはAu―Alの合金接合を有し
ているものである。これらの接合の組合せは金属
突起や半導体素子上の電極材料によつて異なるも
のであつて、本発明では限定されない。例えば半
導体素子上の電極が金で構成されておれば、金属
突起をSn、金属リードの表面をAuにすることも
可能である。
次に本発明の具体例を示す。
半導体素子２５に100μｍ間隔で64個のアルミ
ニウム電極２８を形成した。アルミニウム電極２
８の接合領域の大きさは50×100μｍで膜厚は1.0
μｍである。一方フイルムキヤリヤの金属リード
２２は35μｍの銅箔を100μｍ間隔に形成し、0.4
μｍ程度のSnメツキ処理を無電解で施こした。
また、基板２３の方はSi基板上に500〜1000Åの
Au蒸着膜を形成させ、この上に突起２４として
Auを20μｍ程度選択メツキした。ついで、金属
リード２２と基板２３上の金属２４とを位置合せ
し、常時加熱用のボンデイングツールで500℃、
0.75秒、圧力20PSIで加熱、加圧した。加熱、加
圧の状態を取去ると金属突起２４は基板２３から
剥離し、金属リード側にAu―Snの共晶により接
合された。アルミニウム電極配線の終了した半導
体素子２５の電極２８と金属突起２４とを位置合
せし、前記した常時加熱用のボンデイングツール
で500℃，1.5秒、圧力30PSIで加熱、加圧した。
このようにして接合された状態の接合強度は強い
ものであつた。すなわち金属リード２２の幅が40
〜45μｍの場合、15〜20ｇ以上の強度で金属リー
ドのみが切断し、金属突起２４とアルミ電極２８
が強固に接合していることが判明した。
ニウム電極２８を形成した。アルミニウム電極２
８の接合領域の大きさは50×100μｍで膜厚は1.0
μｍである。一方フイルムキヤリヤの金属リード
２２は35μｍの銅箔を100μｍ間隔に形成し、0.4
μｍ程度のSnメツキ処理を無電解で施こした。
また、基板２３の方はSi基板上に500〜1000Åの
Au蒸着膜を形成させ、この上に突起２４として
Auを20μｍ程度選択メツキした。ついで、金属
リード２２と基板２３上の金属２４とを位置合せ
し、常時加熱用のボンデイングツールで500℃、
0.75秒、圧力20PSIで加熱、加圧した。加熱、加
圧の状態を取去ると金属突起２４は基板２３から
剥離し、金属リード側にAu―Snの共晶により接
合された。アルミニウム電極配線の終了した半導
体素子２５の電極２８と金属突起２４とを位置合
せし、前記した常時加熱用のボンデイングツール
で500℃，1.5秒、圧力30PSIで加熱、加圧した。
このようにして接合された状態の接合強度は強い
ものであつた。すなわち金属リード２２の幅が40
〜45μｍの場合、15〜20ｇ以上の強度で金属リー
ドのみが切断し、金属突起２４とアルミ電極２８
が強固に接合していることが判明した。
本発明の方法では金属リードへの金属突起の転
写が重要である。次に基板上に金属突起を形成す
る方法について第３図で一例をのべる。絶縁基板
または金属基板３１上に形成する金属突起物と比
較的類似した金属膜３２を形成させる。基板３１
はポリイミド，セラミツクあるいはガラス，銅，
アルミニウム等の基板を用いることができる。形
状はシリコンスライスの如き円形であつても良い
し、また長尺のテープ状のものを用いても良い。
写が重要である。次に基板上に金属突起を形成す
る方法について第３図で一例をのべる。絶縁基板
または金属基板３１上に形成する金属突起物と比
較的類似した金属膜３２を形成させる。基板３１
はポリイミド，セラミツクあるいはガラス，銅，
アルミニウム等の基板を用いることができる。形
状はシリコンスライスの如き円形であつても良い
し、また長尺のテープ状のものを用いても良い。
第３図の例では長尺のポリイミド基板３１上に
連続的に500〜3000ÅのAu膜３２を蒸着法で形成
させる。次に感光性樹脂を塗布し、接合すべき半
導体素子上の電極配線と同一間隔のパターン３３
を形成し、感光性樹脂パターン３３をマスクとし
て電解メツキ法によりAuの突起３４を10〜30μ
ｍの厚さに形成する（第３図ａ）。不要となつた
感光性樹脂パターン３３を除去しさらに金属突起
３４周辺の金蒸着膜を除去すれば第３図ｂの構造
を得ることができる。基板であるポリイミドと金
属蒸着膜とは比較的付着強度が小さいから、金属
リード側に金属突起３４を転写する際の温度およ
び金属リードの弾性力によつて容易に金属突起３
４は基板３１から転写できる。また、基板には転
写する際に、500℃前後の温度を圧力が作用する
からある程度の耐熱性を要求するし、また、圧力
に耐えるような堅い材質かもしくは弾力性を有す
るものが望ましい。
連続的に500〜3000ÅのAu膜３２を蒸着法で形成
させる。次に感光性樹脂を塗布し、接合すべき半
導体素子上の電極配線と同一間隔のパターン３３
を形成し、感光性樹脂パターン３３をマスクとし
て電解メツキ法によりAuの突起３４を10〜30μ
ｍの厚さに形成する（第３図ａ）。不要となつた
感光性樹脂パターン３３を除去しさらに金属突起
３４周辺の金蒸着膜を除去すれば第３図ｂの構造
を得ることができる。基板であるポリイミドと金
属蒸着膜とは比較的付着強度が小さいから、金属
リード側に金属突起３４を転写する際の温度およ
び金属リードの弾性力によつて容易に金属突起３
４は基板３１から転写できる。また、基板には転
写する際に、500℃前後の温度を圧力が作用する
からある程度の耐熱性を要求するし、また、圧力
に耐えるような堅い材質かもしくは弾力性を有す
るものが望ましい。
次に第４図で基板上に金属突起を形成する他の
方法を説明する。基板４１上に樹脂層４２を形成
しさらに樹脂層４２上に金属膜４３を形成した
後、所望の感光性樹脂パターン４４を設ける。次
いで電解メツキ法等により金属突起４５を形成す
る（第４図ａ）。金属突起４５が形成されれば、
感光性樹脂パターン４４および金属突起以外の金
属膜４３を除去すれば第４図ｂの構造を得る。第
４図の構成において基板４１は第３図の基板と同
一でも良い。また、樹脂層４２は例えば加熱され
た場合その成分の殆んどが消滅してしまうような
樹脂あるいは感光性樹脂，ポリイミド，シリコー
ン，エポキシ等の樹脂を100〜20000Å程度塗布し
て形成されるものである。樹脂４２は基板４１や
金属膜４３との付着力はさほど重要ではない。金
属突起の金属リードへの転写の時に、基板から容
易に剥離すること、金属突起の裏面へ残渣が残留
しにくいこと等を満足させる必要がある。一方、
金属膜４３は蒸着法で形成したAu，Ag，Ni，Cu
等の膜で500〜10000Å程度の膜厚を有する。金属
膜４３は金属突起４５を転写した際に、基板４１
側に残留させても良いし、金属突起４５側に付着
させても良い。金属膜４３を基板４１に残留させ
る場合は金属突起との付着力を低下さすような材
料（表面にわずかに導電性のある薄い酸化膜を形
成させる）で構成される。
方法を説明する。基板４１上に樹脂層４２を形成
しさらに樹脂層４２上に金属膜４３を形成した
後、所望の感光性樹脂パターン４４を設ける。次
いで電解メツキ法等により金属突起４５を形成す
る（第４図ａ）。金属突起４５が形成されれば、
感光性樹脂パターン４４および金属突起以外の金
属膜４３を除去すれば第４図ｂの構造を得る。第
４図の構成において基板４１は第３図の基板と同
一でも良い。また、樹脂層４２は例えば加熱され
た場合その成分の殆んどが消滅してしまうような
樹脂あるいは感光性樹脂，ポリイミド，シリコー
ン，エポキシ等の樹脂を100〜20000Å程度塗布し
て形成されるものである。樹脂４２は基板４１や
金属膜４３との付着力はさほど重要ではない。金
属突起の金属リードへの転写の時に、基板から容
易に剥離すること、金属突起の裏面へ残渣が残留
しにくいこと等を満足させる必要がある。一方、
金属膜４３は蒸着法で形成したAu，Ag，Ni，Cu
等の膜で500〜10000Å程度の膜厚を有する。金属
膜４３は金属突起４５を転写した際に、基板４１
側に残留させても良いし、金属突起４５側に付着
させても良い。金属膜４３を基板４１に残留させ
る場合は金属突起との付着力を低下さすような材
料（表面にわずかに導電性のある薄い酸化膜を形
成させる）で構成される。
また、金属突起は第５図の５２に示すように、
多層構造とすることもできる。すなわち、この多
層構造は半導体素子の電極配線の材料と、金属リ
ードの材料を接合する金属突起の材料が前記両方
の材料と合金化を起こしにくい材料の場合に実施
されるとよい。また、金属突起の全部が同一の材
料例えばAu等で構成されると、Auの単価は高い
から金属突起の形成費用も、Au使用量によつて
変化する。したがつて、第５図のごとき多層構造
を用いて金属突起の主要部分（例えば、金属リー
ドあるいは半導体素子の電極配線と金属突起が接
する部分）のみにAuを用い、金属突起の構成の
中間にAuよりも安い材料（Cu，Ni，Ag，Al等）
を設ければ、金属突起全体として高価なAuの使
用量を減らすことができる。第５図において、基
板５１上に二層構造の金属突起５２を形成した例
（第５図ａ）、三層構造の金属突起を形成した例
（第５図ｂ）を示す。
多層構造とすることもできる。すなわち、この多
層構造は半導体素子の電極配線の材料と、金属リ
ードの材料を接合する金属突起の材料が前記両方
の材料と合金化を起こしにくい材料の場合に実施
されるとよい。また、金属突起の全部が同一の材
料例えばAu等で構成されると、Auの単価は高い
から金属突起の形成費用も、Au使用量によつて
変化する。したがつて、第５図のごとき多層構造
を用いて金属突起の主要部分（例えば、金属リー
ドあるいは半導体素子の電極配線と金属突起が接
する部分）のみにAuを用い、金属突起の構成の
中間にAuよりも安い材料（Cu，Ni，Ag，Al等）
を設ければ、金属突起全体として高価なAuの使
用量を減らすことができる。第５図において、基
板５１上に二層構造の金属突起５２を形成した例
（第５図ａ）、三層構造の金属突起を形成した例
（第５図ｂ）を示す。
さらに、金属突起の形状についてのべれば、金
属突起の半導体素子の電極配線に接する部分は加
圧した初期の段階で、全部の金属突起に均一に加
重が加わり、かつ、加圧した時に半導体素子の電
極配線上に自然に形成される金属酸化物の層を除
去させるため、少なくとも球状もしくはクサビ状
の方が好ましい。第６図は金属突起を台形状に形
成した例である。基板６１上に厚めの樹脂パター
ン６２を形成するが、金属突起６４が形成される
領域の前記樹脂パターン６２に傾斜６３をもたせ
る構造にすれば、第６図ｂの如くの形成が実施で
きる。傾斜６３は樹脂パターンを形成するために
用いるマスクパターンに濃度差を持たせるか、あ
るいは露光時間を変化させ、樹脂の過露光、未露
光の状態を用い、現像によつて故意に形成するこ
とができる。第６図ｂは基板６１から金属突起６
４を金属リード６５へ転写した状態を示す。
属突起の半導体素子の電極配線に接する部分は加
圧した初期の段階で、全部の金属突起に均一に加
重が加わり、かつ、加圧した時に半導体素子の電
極配線上に自然に形成される金属酸化物の層を除
去させるため、少なくとも球状もしくはクサビ状
の方が好ましい。第６図は金属突起を台形状に形
成した例である。基板６１上に厚めの樹脂パター
ン６２を形成するが、金属突起６４が形成される
領域の前記樹脂パターン６２に傾斜６３をもたせ
る構造にすれば、第６図ｂの如くの形成が実施で
きる。傾斜６３は樹脂パターンを形成するために
用いるマスクパターンに濃度差を持たせるか、あ
るいは露光時間を変化させ、樹脂の過露光、未露
光の状態を用い、現像によつて故意に形成するこ
とができる。第６図ｂは基板６１から金属突起６
４を金属リード６５へ転写した状態を示す。
金属リードと金属突起との相互の位置関係につ
いて第７図で説明する。第７図ａはポリイミドフ
イルムテープ７１上に形成された金属リード７２
に対し、金属突起７３は金属リード７２の先端７
２′よりも内側に位置しリード７２と接合されて
いる。一方、他の例としてｂ図の如く、金属リー
ド７２の先端７２′よりもはみ出した位置に金属
突起を形成することもできる。ａ図の場合は加圧
した加重は金属リード７２に対し、左右方向に逃
げるが、ｂ図の場合は左右方向と金属リード７２
の先端方向の三方に逃げることになるから、金属
突起が半導体素子の電極配線と接合する力は強く
なると推定される。また、第７図ａ，ｂの場合の
金属突起７３の平面形状は四角であるが第７図ｃ
の如く円形７４の金属突起を構成しても良い。本
発明においては、金属リードと金属突起の相互の
位置関係および金属突起の形状を限定するもので
はない。
いて第７図で説明する。第７図ａはポリイミドフ
イルムテープ７１上に形成された金属リード７２
に対し、金属突起７３は金属リード７２の先端７
２′よりも内側に位置しリード７２と接合されて
いる。一方、他の例としてｂ図の如く、金属リー
ド７２の先端７２′よりもはみ出した位置に金属
突起を形成することもできる。ａ図の場合は加圧
した加重は金属リード７２に対し、左右方向に逃
げるが、ｂ図の場合は左右方向と金属リード７２
の先端方向の三方に逃げることになるから、金属
突起が半導体素子の電極配線と接合する力は強く
なると推定される。また、第７図ａ，ｂの場合の
金属突起７３の平面形状は四角であるが第７図ｃ
の如く円形７４の金属突起を構成しても良い。本
発明においては、金属リードと金属突起の相互の
位置関係および金属突起の形状を限定するもので
はない。
次に本発明を用いる場合の効果についてのべ
る。
る。
従来のフイルムキヤリヤ方式の接合はバリヤ
メタルが多層金属膜で構成されるために、多層
膜相互間の付着力、バリヤ抵抗の発生等が問題
となる。しかしながら本発明に係るリードを用
いた場合、金属リードと半導体素子上の電極配
線間に介在する金属は金属突起のみで構成でき
るから、従来問題となつた蒸着膜間の剥離やバ
リヤ抵抗の発生がない。さらに接合部分が、全
て合金化した状態とできるため、接合部分の強
度が高く、かつバリヤ抵抗も著しく小さくでき
信頼性も向上する。
メタルが多層金属膜で構成されるために、多層
膜相互間の付着力、バリヤ抵抗の発生等が問題
となる。しかしながら本発明に係るリードを用
いた場合、金属リードと半導体素子上の電極配
線間に介在する金属は金属突起のみで構成でき
るから、従来問題となつた蒸着膜間の剥離やバ
リヤ抵抗の発生がない。さらに接合部分が、全
て合金化した状態とできるため、接合部分の強
度が高く、かつバリヤ抵抗も著しく小さくでき
信頼性も向上する。
また、本発明の場合、従来のフイルムキヤリ
ヤ方式に比較して、金属突起を形成するにあた
り、バリヤメタルの如き多層膜を形成する工程
これを所望の形状に形成するためのフオトリソ
工程、前記多層膜をエツチング除去する工程等
が不必要となるばかりか、材料費も削除できる
のでより安価で経済的な工程を実現できる。
ヤ方式に比較して、金属突起を形成するにあた
り、バリヤメタルの如き多層膜を形成する工程
これを所望の形状に形成するためのフオトリソ
工程、前記多層膜をエツチング除去する工程等
が不必要となるばかりか、材料費も削除できる
のでより安価で経済的な工程を実現できる。
さらに多層膜であるバリヤメタルが不必要で
ありかつ、バリヤメタルのエツチングが不必要
であるから、これらバリヤメタルをエツチング
する際に用いる溶液の処理が不必要となる。例
えばバリヤメタルの一部がCrの如き材料で構
成されたとすれば、Crのエツチング溶液はフ
エリシアン化カリウム，カセイソーダ等のいわ
ゆる公害物質を用いることになるが、本発明の
構成では公害の心配がない。
ありかつ、バリヤメタルのエツチングが不必要
であるから、これらバリヤメタルをエツチング
する際に用いる溶液の処理が不必要となる。例
えばバリヤメタルの一部がCrの如き材料で構
成されたとすれば、Crのエツチング溶液はフ
エリシアン化カリウム，カセイソーダ等のいわ
ゆる公害物質を用いることになるが、本発明の
構成では公害の心配がない。
半導体素子上に金属突起を形成する従来の構
成では、電気的特性、外観特性の不良となる半
導体素子上にも金属突起を形成するから、金属
突起の形成工程の価格が高くなるばかりか、価
格そのものが半導体素子の歩留りに影響される
ことになる。本発明の方法の場合は良品の半導
体素子のみに金属リードを接合する方法である
から、材料費や工程の無駄がなく、経済的効果
が大である。
成では、電気的特性、外観特性の不良となる半
導体素子上にも金属突起を形成するから、金属
突起の形成工程の価格が高くなるばかりか、価
格そのものが半導体素子の歩留りに影響される
ことになる。本発明の方法の場合は良品の半導
体素子のみに金属リードを接合する方法である
から、材料費や工程の無駄がなく、経済的効果
が大である。
従来のフイルムキヤリヤ方式では、フイルム
テープは専門の製造メーカで供給することがで
きるが、半導体素子上に金属突起を形成するこ
とはIC，LSIを最とも多く使用する通常のアセ
ンブリ工場では実施できない。金属突起を形成
するためには半導体の製造と同様な雰囲気と設
備を必要とする。すなわち、半導体素子上に金
属突起を形成するためには蒸着工程、フオトエ
ツチ工程、メツキ工程、エツチング工程、水洗
洗浄工程等を必要とする。特に歩留りを左右す
るフオトエツチ工程、蒸着工程、水洗洗浄工程
は半導体の製造に用いるクリーンルームや設備
が必要である。これらの工程を所有するために
は膨大な資金投資と半導体技術が不可欠である
から、電子部品の実装を半田付けで実施してき
たアセンブリ工場では、これら金属突起工程を
有することはフイルムキヤリヤ方式による実装
が小型化、薄型化の実現性が高いのにもかかわ
らず困難であつた。
テープは専門の製造メーカで供給することがで
きるが、半導体素子上に金属突起を形成するこ
とはIC，LSIを最とも多く使用する通常のアセ
ンブリ工場では実施できない。金属突起を形成
するためには半導体の製造と同様な雰囲気と設
備を必要とする。すなわち、半導体素子上に金
属突起を形成するためには蒸着工程、フオトエ
ツチ工程、メツキ工程、エツチング工程、水洗
洗浄工程等を必要とする。特に歩留りを左右す
るフオトエツチ工程、蒸着工程、水洗洗浄工程
は半導体の製造に用いるクリーンルームや設備
が必要である。これらの工程を所有するために
は膨大な資金投資と半導体技術が不可欠である
から、電子部品の実装を半田付けで実施してき
たアセンブリ工場では、これら金属突起工程を
有することはフイルムキヤリヤ方式による実装
が小型化、薄型化の実現性が高いのにもかかわ
らず困難であつた。
本発明を用いた方法では、フイルムテープは従
来と同様専門の製造メーカに依託することができ
る。また金属突起の形成は単に指定した基板上に
メツキ処理するのみであるから、メツキ自体の付
着強度については問題視する必要がない。何故な
らば、金属突起は金属リード側に転写するのであ
るから、付着強度は、むしろ弱い方が良い。した
がつて、通常のメツキ専門の製造メーカに依託加
工することができる。本発明の方法を用いれば、
このようにフイルムテープ、金属突起を形成した
基板を専門の製造メーカに依託できるから、従来
のテープキヤリヤ方式の如く自社内で設備、技術
を有する必要がなく、自社内では単に加熱、加圧
するいわゆるボンダーのみを準備すれば良い。ア
センブリ工場では電極配線の終了した良品の半導
体素子を入手し、前記ボンダーで依託加工したフ
イルムテープに金属突起を転写し、そして、半導
体素子の電極配線上に接合するだけで良いから、
自由に薄型、小型の商品設計ができる等の効果を
有するものである。さらに、本発明の方法では、
まず別体の基板上に選択的に金属突起物を形成し
ておく方法であるため、電子部品の電極に対応し
た任意の数の金属突起物を一括して任意の基板上
に形成できるとともに、金属突起物形成および金
属リードの形成をそれぞれ最適な方法で高精度に
容易に実施でき、歩留りの相乗低下がなく、転写
も容易であつて量産性の良い工業的にすぐれた方
法である。そして本発明は、金属突起物とリード
を重ね合わせ加熱および加圧して接合したのちリ
ードの弾性力を用いて基板から分離するため、強
固な接合と確実かつ容易な分離を行うことがで
き、信頼性の高い金属突起物とリードの接合を得
ることが可能となるとともに、金属突起物全体を
溶融させることなく金属突起物形成時の均一性を
くずすことなくリードに転写できリードと電極と
の間隔も高精度に制御することができる。
来と同様専門の製造メーカに依託することができ
る。また金属突起の形成は単に指定した基板上に
メツキ処理するのみであるから、メツキ自体の付
着強度については問題視する必要がない。何故な
らば、金属突起は金属リード側に転写するのであ
るから、付着強度は、むしろ弱い方が良い。した
がつて、通常のメツキ専門の製造メーカに依託加
工することができる。本発明の方法を用いれば、
このようにフイルムテープ、金属突起を形成した
基板を専門の製造メーカに依託できるから、従来
のテープキヤリヤ方式の如く自社内で設備、技術
を有する必要がなく、自社内では単に加熱、加圧
するいわゆるボンダーのみを準備すれば良い。ア
センブリ工場では電極配線の終了した良品の半導
体素子を入手し、前記ボンダーで依託加工したフ
イルムテープに金属突起を転写し、そして、半導
体素子の電極配線上に接合するだけで良いから、
自由に薄型、小型の商品設計ができる等の効果を
有するものである。さらに、本発明の方法では、
まず別体の基板上に選択的に金属突起物を形成し
ておく方法であるため、電子部品の電極に対応し
た任意の数の金属突起物を一括して任意の基板上
に形成できるとともに、金属突起物形成および金
属リードの形成をそれぞれ最適な方法で高精度に
容易に実施でき、歩留りの相乗低下がなく、転写
も容易であつて量産性の良い工業的にすぐれた方
法である。そして本発明は、金属突起物とリード
を重ね合わせ加熱および加圧して接合したのちリ
ードの弾性力を用いて基板から分離するため、強
固な接合と確実かつ容易な分離を行うことがで
き、信頼性の高い金属突起物とリードの接合を得
ることが可能となるとともに、金属突起物全体を
溶融させることなく金属突起物形成時の均一性を
くずすことなくリードに転写できリードと電極と
の間隔も高精度に制御することができる。
以上のように、本発明は半導体素子等の電子部
品の組立、実装に工業的にすぐれた価値を発揮す
るものである。
品の組立、実装に工業的にすぐれた価値を発揮す
るものである。
第１図ａ〜ｆは従来のフイルムキヤリヤ方式で
の金属突起の製造工程図、第２図ａ〜ｅは本発明
の一実施例にかかる金属突起物の形成方法と半導
体素子の一部組立工程図、第３図ａ，ｂ、第４図
ａ，ｂは本発明における他の金属突起物形成の工
程図、第５図ａ，ｂ、第６図ａ，ｂ、第７図ａ〜
ｃは金属突起物の形状を例示する図である。 ２１，７１……テープ、２２，６５，７２……
金属リード、２３，３１，４１，５１，６１……
基板、２４，３４，４５，５２，６４，７３，７
４……金属突起、２５……半導体素子、２８……
アルミニウム電極。
の金属突起の製造工程図、第２図ａ〜ｅは本発明
の一実施例にかかる金属突起物の形成方法と半導
体素子の一部組立工程図、第３図ａ，ｂ、第４図
ａ，ｂは本発明における他の金属突起物形成の工
程図、第５図ａ，ｂ、第６図ａ，ｂ、第７図ａ〜
ｃは金属突起物の形状を例示する図である。 ２１，７１……テープ、２２，６５，７２……
金属リード、２３，３１，４１，５１，６１……
基板、２４，３４，４５，５２，６４，７３，７
４……金属突起、２５……半導体素子、２８……
アルミニウム電極。
Claims (1)
- 【特許請求の範囲】 １ 基板上に選択的に金属突起物を形成する工程
と、前記金属突起物と金属リードを重ね合わせ加
熱および加圧して前記金属突起物と前記金属リー
ドを接合したのち、前記金属リードに接合された
前記金属突起物を前記金属リードの弾性力にて前
記基板から分離する工程と、前記金属リードに接
合された金属突起物と電子部品の電極とを接合す
る工程とを有することを特徴とする電子部品の電
極とリードとの接続方法。 ２ 基板上に電解めつき法を用いて金属突起物を
形成することを特徴とする特許請求の範囲第１項
記載の電子部品の電極とリードとの接続方法。 ３ 電子部品が半導体基板よりなることを特徴と
する特許請求の範囲第１項記載の電子部品の電極
とリードとの接続方法。 ４ 金属突起物が多層構造よりなることを特徴と
する特許請求の範囲第１項に記載の電子部品の電
極とリードとの接続方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56037499A JPS57152147A (en) | 1981-03-16 | 1981-03-16 | Formation of metal projection on metal lead |
| US06/357,319 US4494688A (en) | 1981-03-16 | 1982-03-11 | Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore |
| EP82301340A EP0061863B1 (en) | 1981-03-16 | 1982-03-16 | Method of connecting metal leads with electrodes of semiconductor device and metal lead |
| DE8282301340T DE3264724D1 (en) | 1981-03-16 | 1982-03-16 | Method of connecting metal leads with electrodes of semiconductor device and metal lead |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56037499A JPS57152147A (en) | 1981-03-16 | 1981-03-16 | Formation of metal projection on metal lead |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57152147A JPS57152147A (en) | 1982-09-20 |
| JPS6231819B2 true JPS6231819B2 (ja) | 1987-07-10 |
Family
ID=12499210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56037499A Granted JPS57152147A (en) | 1981-03-16 | 1981-03-16 | Formation of metal projection on metal lead |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4494688A (ja) |
| EP (1) | EP0061863B1 (ja) |
| JP (1) | JPS57152147A (ja) |
| DE (1) | DE3264724D1 (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223321A (en) * | 1981-07-17 | 1993-06-29 | British Telecommunications Plc | Tape-automated bonding of integrated circuits |
| JPS59193039A (ja) * | 1983-04-15 | 1984-11-01 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6034048A (ja) * | 1983-08-04 | 1985-02-21 | Matsushita Electric Ind Co Ltd | キャリヤテ−プの製造方法 |
| JPS6086840A (ja) * | 1983-10-19 | 1985-05-16 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS60130147A (ja) * | 1983-12-19 | 1985-07-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS60154536A (ja) * | 1984-01-24 | 1985-08-14 | Toshiba Corp | 集積回路素子の配線方法 |
| CA1226967A (en) * | 1984-03-08 | 1987-09-15 | Sheldon H. Butt | Tape bonding material and structure for electronic circuit fabrication |
| US4736236A (en) * | 1984-03-08 | 1988-04-05 | Olin Corporation | Tape bonding material and structure for electronic circuit fabrication |
| JPS60206158A (ja) * | 1984-03-30 | 1985-10-17 | Matsushita Electric Ind Co Ltd | 突起電極付フイルムキヤリア |
| JPS6149432A (ja) * | 1984-08-18 | 1986-03-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS629642A (ja) * | 1985-07-05 | 1987-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US4701363A (en) * | 1986-01-27 | 1987-10-20 | Olin Corporation | Process for manufacturing bumped tape for tape automated bonding and the product produced thereby |
| US4836435A (en) * | 1986-05-12 | 1989-06-06 | International Business Machines Corporation | Component self alignment |
| JPS62283638A (ja) * | 1986-06-02 | 1987-12-09 | Shindo Denshi Kogyo Kk | フイルムキヤリアの実装方法 |
| JPS636850A (ja) * | 1986-06-26 | 1988-01-12 | Toshiba Corp | 電子部品の製造方法 |
| JPS6312141A (ja) * | 1986-07-02 | 1988-01-19 | Shindo Denshi Kogyo Kk | フレキシブルテ−プへの半導体実装方法 |
| DE3785720T2 (de) * | 1986-09-25 | 1993-08-12 | Toshiba Kawasaki Kk | Verfahren zum herstellen eines filmtraegers. |
| US4959590A (en) * | 1986-12-18 | 1990-09-25 | Matsushita Electric Industrial Co., Ltd. | Lead connection structure |
| US5089750A (en) * | 1986-12-18 | 1992-02-18 | Matsushita Electric Industrial Co., Ltd. | Lead connection structure |
| US4739917A (en) * | 1987-01-12 | 1988-04-26 | Ford Motor Company | Dual solder process for connecting electrically conducting terminals of electrical components to printed circuit conductors |
| EP0284820A3 (en) * | 1987-03-04 | 1989-03-08 | Canon Kabushiki Kaisha | Electrically connecting member, and electric circuit member and electric circuit device with the connecting member |
| US4735678A (en) * | 1987-04-13 | 1988-04-05 | Olin Corporation | Forming a circuit pattern in a metallic tape by electrical discharge machining |
| JPS6469022A (en) * | 1987-09-10 | 1989-03-15 | Rohm Co Ltd | Wireless bonding structure of chip-shaped electronic part |
| US4876221A (en) * | 1988-05-03 | 1989-10-24 | Matsushita Electric Industrial Co., Ltd. | Bonding method |
| US5066614A (en) * | 1988-11-21 | 1991-11-19 | Honeywell Inc. | Method of manufacturing a leadframe having conductive elements preformed with solder bumps |
| EP0370738A1 (en) * | 1988-11-21 | 1990-05-30 | Honeywell Inc. | Solder bumped leadframe |
| US5161729A (en) * | 1988-11-21 | 1992-11-10 | Honeywell Inc. | Package to semiconductor chip active interconnect site method |
| US4922322A (en) * | 1989-02-09 | 1990-05-01 | National Semiconductor Corporation | Bump structure for reflow bonding of IC devices |
| US5208186A (en) * | 1989-02-09 | 1993-05-04 | National Semiconductor Corporation | Process for reflow bonding of bumps in IC devices |
| US5071787A (en) * | 1989-03-14 | 1991-12-10 | Kabushiki Kaisha Toshiba | Semiconductor device utilizing a face-down bonding and a method for manufacturing the same |
| US5081520A (en) * | 1989-05-16 | 1992-01-14 | Minolta Camera Kabushiki Kaisha | Chip mounting substrate having an integral molded projection and conductive pattern |
| US6471115B1 (en) * | 1990-02-19 | 2002-10-29 | Hitachi, Ltd. | Process for manufacturing electronic circuit devices |
| EP0447170B1 (en) * | 1990-03-14 | 2002-01-09 | Nippon Steel Corporation | Method of bonding bumps to leads of tab tape and an apparatus for arranging bumps used for the same |
| DE4017863C1 (ja) * | 1990-06-02 | 1991-07-18 | Du Pont De Nemours (Deutschland) Gmbh, 4000 Duesseldorf, De | |
| TW223184B (ja) * | 1992-06-18 | 1994-05-01 | Matsushita Electron Co Ltd | |
| US5739053A (en) * | 1992-10-27 | 1998-04-14 | Matsushita Electric Industrial Co., Ltd. | Process for bonding a semiconductor to a circuit substrate including a solder bump transferring step |
| KR960006970B1 (ko) * | 1993-05-03 | 1996-05-25 | 삼성전자주식회사 | 필름 캐리어 및 그 제조방법 |
| US5482200A (en) * | 1994-02-22 | 1996-01-09 | Delco Electronics Corporation | Method for applying solder to a fine pitch flip chip pattern |
| US5567654A (en) * | 1994-09-28 | 1996-10-22 | International Business Machines Corporation | Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging |
| JP2625662B2 (ja) * | 1996-02-13 | 1997-07-02 | 九州日立マクセル株式会社 | 電鋳金属体 |
| JPH11145188A (ja) * | 1997-11-10 | 1999-05-28 | Sony Corp | 半導体装置及びその製造方法 |
| JP4329235B2 (ja) * | 2000-06-27 | 2009-09-09 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| SG98047A1 (en) * | 2001-12-14 | 2003-08-20 | Micron Technology Inc | Semiconductor package having substrate with multi-layer metal bumps |
| US7202556B2 (en) * | 2001-12-20 | 2007-04-10 | Micron Technology, Inc. | Semiconductor package having substrate with multi-layer metal bumps |
| US7335536B2 (en) | 2005-09-01 | 2008-02-26 | Texas Instruments Incorporated | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices |
| DE102005051346B4 (de) * | 2005-10-25 | 2011-02-10 | Thallner, Erich, Dipl.-Ing. | Träger für einen Wafer, Kombination aus einem Träger und einem Wafer sowie Verfahren zur Handhabung des Trägers |
| JP5147382B2 (ja) * | 2007-12-20 | 2013-02-20 | キヤノン株式会社 | 半導体素子基板及び該素子基板を用いたインクジェットヘッド、及びそれらに用いられる半導体素子基板の電気接続方法 |
| JP4859996B1 (ja) * | 2010-11-26 | 2012-01-25 | 田中貴金属工業株式会社 | 金属配線形成用の転写基板による金属配線の形成方法 |
| JP5202714B1 (ja) * | 2011-11-18 | 2013-06-05 | 田中貴金属工業株式会社 | 金属配線形成用の転写基板及び前記転写用基板による金属配線の形成方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3374537A (en) * | 1965-03-22 | 1968-03-26 | Philco Ford Corp | Method of connecting leads to a semiconductive device |
| GB1183335A (en) * | 1966-04-19 | 1970-03-04 | Burnley Engineering Products L | Method for Manufacturing a Brazing Tape and to a Brazing Tape |
| US3646670A (en) * | 1968-07-19 | 1972-03-07 | Hitachi Chemical Co Ltd | Method for connecting conductors |
| US3702580A (en) * | 1969-11-28 | 1972-11-14 | Polaroid Corp | Reciprocating drawer type photographic apparatus and method |
| US3778530A (en) * | 1971-04-01 | 1973-12-11 | W Reimann | Flatpack lead positioning device |
| US3713575A (en) * | 1971-06-29 | 1973-01-30 | Western Electric Co | Bonding apparatus having means for continuous monitoring of the bond |
| US3766634A (en) * | 1972-04-20 | 1973-10-23 | Gen Electric | Method of direct bonding metals to non-metallic substrates |
| US3781596A (en) * | 1972-07-07 | 1973-12-25 | R Galli | Semiconductor chip carriers and strips thereof |
| US3838984A (en) * | 1973-04-16 | 1974-10-01 | Sperry Rand Corp | Flexible carrier and interconnect for uncased ic chips |
| US4032058A (en) * | 1973-06-29 | 1977-06-28 | Ibm Corporation | Beam-lead integrated circuit structure and method for making the same including automatic registration of beam-leads with corresponding dielectric substrate leads |
| JPS5124965A (ja) * | 1974-08-26 | 1976-02-28 | Furukawa Metals Co | Netsukokankyodennetsukan |
| US4000842A (en) * | 1975-06-02 | 1977-01-04 | National Semiconductor Corporation | Copper-to-gold thermal compression gang bonding of interconnect leads to semiconductive devices |
| JPS5946101B2 (ja) * | 1976-09-24 | 1984-11-10 | 富士通株式会社 | 半導体装置の実装方法 |
| JPS5378953A (en) * | 1976-12-23 | 1978-07-12 | Tokyo Shibaura Electric Co | Solder supplying method to integrated circuit board |
| JPS5394874A (en) * | 1977-01-31 | 1978-08-19 | Matsushita Electric Ind Co Ltd | Connecting method for semiconductor device |
| US4176443A (en) * | 1977-03-08 | 1979-12-04 | Sgs-Ates Componenti Elettronici S.P.A. | Method of connecting semiconductor structure to external circuits |
| JPS5469383A (en) * | 1977-11-15 | 1979-06-04 | Toshiba Corp | Production of semiconductor device |
| EP0039160A3 (en) * | 1980-04-29 | 1982-08-25 | Minnesota Mining And Manufacturing Company | Methods for bonding conductive bumps to electronic circuitry |
| US4396140A (en) * | 1981-01-27 | 1983-08-02 | Bell Telephone Laboratories, Incorporated | Method of bonding electronic components |
-
1981
- 1981-03-16 JP JP56037499A patent/JPS57152147A/ja active Granted
-
1982
- 1982-03-11 US US06/357,319 patent/US4494688A/en not_active Expired - Lifetime
- 1982-03-16 EP EP82301340A patent/EP0061863B1/en not_active Expired
- 1982-03-16 DE DE8282301340T patent/DE3264724D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4494688A (en) | 1985-01-22 |
| EP0061863A1 (en) | 1982-10-06 |
| EP0061863B1 (en) | 1985-07-17 |
| JPS57152147A (en) | 1982-09-20 |
| DE3264724D1 (en) | 1985-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6231819B2 (ja) | ||
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| JPH0332914B2 (ja) | ||
| JP2000022044A (ja) | 半導体装置とその製造方法 | |
| WO2007018237A1 (ja) | 半導体装置及びその製造方法 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JPH09148331A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JPS61210649A (ja) | 半導体装置の製造方法 | |
| JPS6058645A (ja) | 半導体装置の製造方法 | |
| JPS644342B2 (ja) | ||
| JPS62196839A (ja) | ハイブリツド型半導体装置 | |
| JPH04137552A (ja) | リードフレーム | |
| JPH0685127A (ja) | 金属箔積層フィルム | |
| JPH05129514A (ja) | リードフレームおよびその製造方法 | |
| JPS6086840A (ja) | 半導体装置の製造方法 | |
| JPH1154553A (ja) | バンプを有する電子部品及びその実装構造 | |
| JPH0158863B2 (ja) | ||
| JPH0745664A (ja) | 半導体装置の実装方法 | |
| JPS61212034A (ja) | 半導体装置の製造方法 | |
| JPH05218280A (ja) | リードフレームおよびその製造方法 | |
| JPH1174310A (ja) | 半導体装置およびその製造方法 | |
| JPS6290939A (ja) | 半導体装置 | |
| JPH06268013A (ja) | 半導体装置とそれに用いられるキャリアテープの製造方法 |