JPH05218280A - リードフレームおよびその製造方法 - Google Patents
リードフレームおよびその製造方法Info
- Publication number
- JPH05218280A JPH05218280A JP2292492A JP2292492A JPH05218280A JP H05218280 A JPH05218280 A JP H05218280A JP 2292492 A JP2292492 A JP 2292492A JP 2292492 A JP2292492 A JP 2292492A JP H05218280 A JPH05218280 A JP H05218280A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- conductive plate
- lead
- plate
- frame body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Abstract
(57)【要約】 （修正有）
【目的】 本発明は、グランドプレートやパワープレー
ト等の導電性プレートとリードフレーム本体との接続が
確実で低コストのリードフレームを提供することを目的
とする。 【構成】 本発明のリードフレームでは、複数のリード
を配列してなるリードフレーム本体５に絶縁層１１を介
して少なくとも１つの導電性プレート２（４）を積層し
て固着するとともに、この導電性プレートとリードフレ
ーム本体の少なくとも１つのリードとを一体的に金属め
っきすることによって電気接続を達成している。また本
発明のリードフレームの製造方法では、導電性プレート
およびリードフレーム本体の少なくとも１つのリードを
重ねた状態でめっき槽に浸漬し一体的にめっきすること
により両者を接合し、前記リードフレーム本体の少なく
とも１つのリードに接続するようにしている。
ト等の導電性プレートとリードフレーム本体との接続が
確実で低コストのリードフレームを提供することを目的
とする。 【構成】 本発明のリードフレームでは、複数のリード
を配列してなるリードフレーム本体５に絶縁層１１を介
して少なくとも１つの導電性プレート２（４）を積層し
て固着するとともに、この導電性プレートとリードフレ
ーム本体の少なくとも１つのリードとを一体的に金属め
っきすることによって電気接続を達成している。また本
発明のリードフレームの製造方法では、導電性プレート
およびリードフレーム本体の少なくとも１つのリードを
重ねた状態でめっき槽に浸漬し一体的にめっきすること
により両者を接合し、前記リードフレーム本体の少なく
とも１つのリードに接続するようにしている。
Description
【０００１】
【産業上の利用分野】本発明は、リードフレームおよび
その製造方法に係り、特に半導体集積回路チップを実装
するリードフレーム構体に関する。
その製造方法に係り、特に半導体集積回路チップを実装
するリードフレーム構体に関する。
【０００２】
【従来の技術】高出力型半導体集積回路の分野では、高
いパワーを用いるために、電流供給のためのリードはワ
イヤとの接続部におけるインダクタンスの増大を防ぐた
めに、ボンディングワイヤに代えてパワープレートを介
してチップのボンディングパッドに接続するという方法
が取られることが多い。また、高集積化に従い、リード
の本数を低減する目的から、複数のパッドから接地ライ
ンに落とすような場合、接地用のプレートを設けこれに
すべて接続するという方法が有力となってきている。
いパワーを用いるために、電流供給のためのリードはワ
イヤとの接続部におけるインダクタンスの増大を防ぐた
めに、ボンディングワイヤに代えてパワープレートを介
してチップのボンディングパッドに接続するという方法
が取られることが多い。また、高集積化に従い、リード
の本数を低減する目的から、複数のパッドから接地ライ
ンに落とすような場合、接地用のプレートを設けこれに
すべて接続するという方法が有力となってきている。
【０００３】さらにまた、発熱量も大きいため、ダイパ
ッドに代えて放熱性の良好な金属板からなる大きな放熱
板を必要とする傾向にある。
ッドに代えて放熱性の良好な金属板からなる大きな放熱
板を必要とする傾向にある。
【０００４】このようなパワーデバイスでは、一例を図
４に示すように、通常、接地用のグランドプレート１２
とパワープレート１４とがリードフレーム本体１５に対
して各々所定の部位に設けられた舌片を介して溶接によ
り電気的に接続されリードフレーム構体を構成してい
る。ここで１３は相互の電気的絶縁のために介在せしめ
られる絶縁膜，１は半導体チップである。
４に示すように、通常、接地用のグランドプレート１２
とパワープレート１４とがリードフレーム本体１５に対
して各々所定の部位に設けられた舌片を介して溶接によ
り電気的に接続されリードフレーム構体を構成してい
る。ここで１３は相互の電気的絶縁のために介在せしめ
られる絶縁膜，１は半導体チップである。
【０００５】このため、舌片の折り曲げ精度や、溶接位
置精度の影響により各構成体に歪みを生じたり、また溶
接箇所がはがれたりすることがあった。
置精度の影響により各構成体に歪みを生じたり、また溶
接箇所がはがれたりすることがあった。
【０００６】また、これらグランドプレート１２、パワ
ープレート１４、リードフレーム本体１５の素材として
は、通常銅もしくは銅合金が用いられており、銅同志で
は電気抵抗が低いため、電気溶接を用いる場合には溶接
自体が困難であるのみならず溶接強度も弱く確実な溶接
が困難であるという問題があった。
ープレート１４、リードフレーム本体１５の素材として
は、通常銅もしくは銅合金が用いられており、銅同志で
は電気抵抗が低いため、電気溶接を用いる場合には溶接
自体が困難であるのみならず溶接強度も弱く確実な溶接
が困難であるという問題があった。
【０００７】さらにまた、溶接による接合を行おうとす
ると、高価な溶接設備が必要となり、これにより生産コ
ストが高くなるという問題があった。
ると、高価な溶接設備が必要となり、これにより生産コ
ストが高くなるという問題があった。
【０００８】
【発明が解決しようとする課題】このように、従来のパ
ワーデバイスでは、接地用のグランドプレートやパワー
プレート等とリードフレーム本体との接続が、各々所定
の部位に設けられた舌片を介して溶接によりなされてい
るため、溶接強度も弱く確実な溶接が困難であり、また
接続不良や変形を生じ易く、これがデバイスとしての信
頼性低下の原因となっていた。
ワーデバイスでは、接地用のグランドプレートやパワー
プレート等とリードフレーム本体との接続が、各々所定
の部位に設けられた舌片を介して溶接によりなされてい
るため、溶接強度も弱く確実な溶接が困難であり、また
接続不良や変形を生じ易く、これがデバイスとしての信
頼性低下の原因となっていた。
【０００９】本発明は、前記実情に鑑みてなされたもの
で、グランドプレートやパワープレート等の導電性プレ
ートとリードフレーム本体との接続が確実で信頼性の高
いリードフレームを提供することを目的とする。
で、グランドプレートやパワープレート等の導電性プレ
ートとリードフレーム本体との接続が確実で信頼性の高
いリードフレームを提供することを目的とする。
【００１０】
【課題を解決するための手段】そこで、本発明のリード
フレームでは、複数のリードを配列してなるリードフレ
ーム本体に絶縁層を介して少なくとも１つの導電性プレ
ートを積層して固着するとともに、この導電性プレート
とリードフレーム本体の少なくとも１つのリードとを一
体的にめっき接合することによって電気的接続を達成し
ている。
フレームでは、複数のリードを配列してなるリードフレ
ーム本体に絶縁層を介して少なくとも１つの導電性プレ
ートを積層して固着するとともに、この導電性プレート
とリードフレーム本体の少なくとも１つのリードとを一
体的にめっき接合することによって電気的接続を達成し
ている。
【００１１】また本発明のリードフレームの製造方法で
は、導電性プレートおよびリードフレーム本体の少なく
とも１つのリードを重ねた状態でめっき槽に浸漬し一体
的にめっきすることにより両者を接合し、前記リードフ
レーム本体の少なくとも１つのリードに接続するように
している。
は、導電性プレートおよびリードフレーム本体の少なく
とも１つのリードを重ねた状態でめっき槽に浸漬し一体
的にめっきすることにより両者を接合し、前記リードフ
レーム本体の少なくとも１つのリードに接続するように
している。
【００１２】
【作用】上記構成により、導電性プレートおよびリード
フレーム本体の構成金属とは一体的にめっきされること
により電気接続を達成しているため、接合が容易でかつ
極めて確実な電気的接続が可能となる。
フレーム本体の構成金属とは一体的にめっきされること
により電気接続を達成しているため、接合が容易でかつ
極めて確実な電気的接続が可能となる。
【００１３】さらに、本来、行わなければならないめっ
き工程で、リードフレーム本体の電気的接続を行うべき
所定のリードと導電性プレートとを重ね、他の部分には
絶縁性部材を介在させた状態でめっきをすることにより
めっきと接合が同時に達成され、工程が簡略化されコス
トも低減される。なお、このとき接合しない領域は絶縁
性部材で覆われているため、めっきされない。
き工程で、リードフレーム本体の電気的接続を行うべき
所定のリードと導電性プレートとを重ね、他の部分には
絶縁性部材を介在させた状態でめっきをすることにより
めっきと接合が同時に達成され、工程が簡略化されコス
トも低減される。なお、このとき接合しない領域は絶縁
性部材で覆われているため、めっきされない。
【００１４】また、加工性が良好でかつフレキシブルな
低抵抗の銅箔からなる導電性プレートを用い、一体的に
めっきを行い接合するようにすれば、微細でかつ高精度
の接続が可能となり、また、剥がれや歪みを生じること
もない。
低抵抗の銅箔からなる導電性プレートを用い、一体的に
めっきを行い接合するようにすれば、微細でかつ高精度
の接続が可能となり、また、剥がれや歪みを生じること
もない。
【００１５】
【実施例】以下本発明の実施例について、図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【００１６】図１は、本発明の第１の実施例の方法で形
成されたパワーデバイスの要部を示す断面図である。
成されたパワーデバイスの要部を示す断面図である。
【００１７】このデバイスは、リードフレームが、銅を
主成分とするリードフレーム本体５の所定のリードが、
グランドプレートとしての役割を担う銅板からなる第１
の導電板２、およびこの上層に積層され、電源ラインに
接続され銅板からなるパワープレートとしての第２の導
電板４とに所定領域を一体的に覆う金めっき層によって
接合され、これらの間の電気的接続を達成するようにし
たことを特徴とするものである。
主成分とするリードフレーム本体５の所定のリードが、
グランドプレートとしての役割を担う銅板からなる第１
の導電板２、およびこの上層に積層され、電源ラインに
接続され銅板からなるパワープレートとしての第２の導
電板４とに所定領域を一体的に覆う金めっき層によって
接合され、これらの間の電気的接続を達成するようにし
たことを特徴とするものである。
【００１８】すなわちこのデバイスは、半導体チップ１
を載置すると共にグランドプレートとしての役割を担う
第１の導電板２と、この上層にポリイミド膜からなる絶
縁層１１を介して固着され、電源ラインに接続されるパ
ワープレートとしての第２の導電板４と、さらにこの上
層に同様に絶縁層１１を介して固着され、前記第１の導
電板２の半導体チップ搭載部を囲むように複数のインナ
ーリードを配設してなるリードフレーム本体５とから構
成され、封止樹脂Ｐによって封止せしめられてなるもの
である。
を載置すると共にグランドプレートとしての役割を担う
第１の導電板２と、この上層にポリイミド膜からなる絶
縁層１１を介して固着され、電源ラインに接続されるパ
ワープレートとしての第２の導電板４と、さらにこの上
層に同様に絶縁層１１を介して固着され、前記第１の導
電板２の半導体チップ搭載部を囲むように複数のインナ
ーリードを配設してなるリードフレーム本体５とから構
成され、封止樹脂Ｐによって封止せしめられてなるもの
である。
【００１９】そしてこのリードフレーム本体５の対応す
るインナーリード先端部には金めっき層３および金のバ
ンプ３Ｐが形成されており、この金バンプ３Ｐを介し
て、第１または第２の導電板の対応する領域に設けら
れ、金めっき層３の形成された舌片を一体的に金めっき
することにより電気的接続を達成している。さらにま
た、各インナーリードは半導体チップ上の各ボンディン
グパッドとそれぞれを接続するようにボンディングワイ
ヤを介して接続がなされている。
るインナーリード先端部には金めっき層３および金のバ
ンプ３Ｐが形成されており、この金バンプ３Ｐを介し
て、第１または第２の導電板の対応する領域に設けら
れ、金めっき層３の形成された舌片を一体的に金めっき
することにより電気的接続を達成している。さらにま
た、各インナーリードは半導体チップ上の各ボンディン
グパッドとそれぞれを接続するようにボンディングワイ
ヤを介して接続がなされている。
【００２０】次に、このリードフレームの製造工程につ
いて説明する。
いて説明する。
【００２１】まず、第２図(a) に示すように、通常のス
タンピング法またはエッチング法により、帯状材料を加
工し、半導体チップ載置領域ａと対峙するインナ−リ−
ド６、アウターリード７、タイバー８などを含む通常の
リードフレ−ムの形状に成型する。９はサイドバーであ
る。次いで、コイニング処理を行い、インナ−リ−ド先
端部の平坦幅を確保したのち、インナ−リ−ド先端部の
ボンディングエリアを避けるように絶縁性テープＩを貼
着し、固定するとともにボンディング領域以外の表面側
領域へのめっき層の形成を避けるようにする。
タンピング法またはエッチング法により、帯状材料を加
工し、半導体チップ載置領域ａと対峙するインナ−リ−
ド６、アウターリード７、タイバー８などを含む通常の
リードフレ−ムの形状に成型する。９はサイドバーであ
る。次いで、コイニング処理を行い、インナ−リ−ド先
端部の平坦幅を確保したのち、インナ−リ−ド先端部の
ボンディングエリアを避けるように絶縁性テープＩを貼
着し、固定するとともにボンディング領域以外の表面側
領域へのめっき層の形成を避けるようにする。
【００２２】一方、第２図(b) および第２図(c) に示す
ように、また通常のスタンピング法により、放熱性の良
好な銅板を加工し、グランドプレートとしての役割を行
う第１の導電板２と、電源ラインに接続されるパワープ
レートとしての第２の導電板４とを形成する。これらの
第１および第２の導電板２，４に対しては、舌片４Ｔを
有するように打ち抜きを行った後、接合領域を除く表面
を絶縁性のポリイミド膜１１で被覆する。
ように、また通常のスタンピング法により、放熱性の良
好な銅板を加工し、グランドプレートとしての役割を行
う第１の導電板２と、電源ラインに接続されるパワープ
レートとしての第２の導電板４とを形成する。これらの
第１および第２の導電板２，４に対しては、舌片４Ｔを
有するように打ち抜きを行った後、接合領域を除く表面
を絶縁性のポリイミド膜１１で被覆する。
【００２３】そして、第２図(d) に示すように、第１の
導電板、第２の導電板、リードフレーム本体５を順次積
層し、前記第１および第２の導電板の舌片を、リードフ
レーム本体５のそれぞれ該当するインナーリードにそれ
ぞれ重ねた状態で金めっきを行うことにより一体的にめ
っき層を形成し電気的に接続する。
導電板、第２の導電板、リードフレーム本体５を順次積
層し、前記第１および第２の導電板の舌片を、リードフ
レーム本体５のそれぞれ該当するインナーリードにそれ
ぞれ重ねた状態で金めっきを行うことにより一体的にめ
っき層を形成し電気的に接続する。
【００２４】この後、半導体チップを第１の導電板に固
着しワイヤボンディングを行い、樹脂封止を行って、図
１に示したようなデバイスが完成する。
着しワイヤボンディングを行い、樹脂封止を行って、図
１に示したようなデバイスが完成する。
【００２５】このようにして形成されたデバイスは、リ
ードと導電性プレートとが一体的にめっき接合されてお
り、接合作業が容易であり、剥がれもなく、低コストで
高精度の接続を確実に行うことが可能となる。またこの
めっきはボンディング領域へのめっき工程で行うため何
等付加工程を必要としない。
ードと導電性プレートとが一体的にめっき接合されてお
り、接合作業が容易であり、剥がれもなく、低コストで
高精度の接続を確実に行うことが可能となる。またこの
めっきはボンディング領域へのめっき工程で行うため何
等付加工程を必要としない。
【００２６】なお前記実施例では、金めっきによって接
合するようにしたが、これに限定されることなく、Ｎｉ
めっきとＰｄめっきとの積層構造、あるいはＡｇめっき
層、Ｐｄめっき層、Ｓｎめっき層など他の金属めっき層
を用いてもよい。
合するようにしたが、これに限定されることなく、Ｎｉ
めっきとＰｄめっきとの積層構造、あるいはＡｇめっき
層、Ｐｄめっき層、Ｓｎめっき層など他の金属めっき層
を用いてもよい。
【００２７】また前記実施例では、パワープレートや接
地プレートは、一枚の導電性の板状体で構成したが、フ
ィルムキャリア等の絶縁性基板上に所望のパターンを形
成することによって行っても良い。このとき信号線およ
びグランド線のパターンは、スパッタリングおよび電解
めっきによって形成された銅薄膜をフォトリソ法により
パターニングして形成する方法、樹脂フィルム表面に表
面処理を行った後、薄い銅箔を直接圧着したり、接着剤
を介して固着したりして銅薄膜を形成した後パターニン
グしたりまた、薄い銅箔の表面にポリイミド樹脂等の絶
縁性樹脂を塗布しこれを硬化することによって銅薄膜を
形成した後、同様にフォトリソ法によりパターニングす
るなどの方法をとることも可能である。
地プレートは、一枚の導電性の板状体で構成したが、フ
ィルムキャリア等の絶縁性基板上に所望のパターンを形
成することによって行っても良い。このとき信号線およ
びグランド線のパターンは、スパッタリングおよび電解
めっきによって形成された銅薄膜をフォトリソ法により
パターニングして形成する方法、樹脂フィルム表面に表
面処理を行った後、薄い銅箔を直接圧着したり、接着剤
を介して固着したりして銅薄膜を形成した後パターニン
グしたりまた、薄い銅箔の表面にポリイミド樹脂等の絶
縁性樹脂を塗布しこれを硬化することによって銅薄膜を
形成した後、同様にフォトリソ法によりパターニングす
るなどの方法をとることも可能である。
【００２８】実施例２ 次に本発明の第２の実施例として、グランドプレートお
よび電源プレートを銅箔で構成したものについて説明す
る。
よび電源プレートを銅箔で構成したものについて説明す
る。
【００２９】このリードフレームは、第１および第２の
導電板が銅箔で構成されており、これらとリードフレー
ム本体のリードとの接合は、一体的に形成される金めっ
き層によって行われていることを特徴とするものであ
る。
導電板が銅箔で構成されており、これらとリードフレー
ム本体のリードとの接合は、一体的に形成される金めっ
き層によって行われていることを特徴とするものであ
る。
【００３０】すなわち図３に示すように、半導体チップ
１を載置すると共にグランドプレートとしての役割を担
う厚さ０．０２〜０．１μm 程度の銅箔からなる第１の
導電板２２と、この上層に絶縁層１１を介して積層さ
れ、電源ラインに接続されるパワープレートとしての厚
さ０．０２〜０．１μm 程度の銅箔からなる第２の導電
板２４と、さらにこの上層にポリイミドフィルムからな
る絶縁性フィルム１１を介して積層され、前記第１の導
電板２の半導体チップ搭載部を囲むように複数のインナ
ーリードを配設してなるリードフレーム本体５とから構
成されている。
１を載置すると共にグランドプレートとしての役割を担
う厚さ０．０２〜０．１μm 程度の銅箔からなる第１の
導電板２２と、この上層に絶縁層１１を介して積層さ
れ、電源ラインに接続されるパワープレートとしての厚
さ０．０２〜０．１μm 程度の銅箔からなる第２の導電
板２４と、さらにこの上層にポリイミドフィルムからな
る絶縁性フィルム１１を介して積層され、前記第１の導
電板２の半導体チップ搭載部を囲むように複数のインナ
ーリードを配設してなるリードフレーム本体５とから構
成されている。
【００３１】他部については前記実施例１と同様に形成
されている。
されている。
【００３２】このようにして形成されたデバイスは、実
施例１の効果に加えて、導電性プレートが可撓性の銅箔
にポリイミドフィルムを貼着して形成されているため、
歪みや剥がれを生じたりすること無く良好にリードとの
接続を達成する事ができるうえ、低抵抗であるため、イ
ンダクタンスの低減をはかることができる。
施例１の効果に加えて、導電性プレートが可撓性の銅箔
にポリイミドフィルムを貼着して形成されているため、
歪みや剥がれを生じたりすること無く良好にリードとの
接続を達成する事ができるうえ、低抵抗であるため、イ
ンダクタンスの低減をはかることができる。
【００３３】なお前記実施例２では、パワープレートや
接地プレートは、ポリイミドフィルムに銅箔を貼着して
打ち抜きを行うことによって形成したが、フィルムキャ
リア等の絶縁性基板上に銅箔を貼着したのちエッチング
によって選択的に銅箔を除去し所望のパターンを形成す
るようにしても良い。
接地プレートは、ポリイミドフィルムに銅箔を貼着して
打ち抜きを行うことによって形成したが、フィルムキャ
リア等の絶縁性基板上に銅箔を貼着したのちエッチング
によって選択的に銅箔を除去し所望のパターンを形成す
るようにしても良い。
【００３４】
【発明の効果】以上説明してきたように、本発明によれ
ば、複数のインナーリードを配列してなるリードフレー
ム本体上に絶縁層を介して少なくとも１つの導電性プレ
ートを積層し電気的接続を行うに際し、導電性プレート
およびリードフレーム本体の対応するリードとを一体的
にめっきすることにより接合するようにしているため、
接合が容易でかつ極めて強固で確実な電気的接続が可能
となり、低コストで信頼性の高いリードフレームを得る
ことができる。
ば、複数のインナーリードを配列してなるリードフレー
ム本体上に絶縁層を介して少なくとも１つの導電性プレ
ートを積層し電気的接続を行うに際し、導電性プレート
およびリードフレーム本体の対応するリードとを一体的
にめっきすることにより接合するようにしているため、
接合が容易でかつ極めて強固で確実な電気的接続が可能
となり、低コストで信頼性の高いリードフレームを得る
ことができる。
【図１】本発明の第１の実施例の方法で形成されたリー
ドフレームを用いた半導体装置を示す図
ドフレームを用いた半導体装置を示す図
【図２】同半導体装置の製造工程図
【図３】本発明の第２の実施例の方法で形成されたリー
ドフレームを用いた半導体装置を示す図
ドフレームを用いた半導体装置を示す図
【図４】従来例の半導体装置を示す図である。
１ 半導体チップ ２ 第１の導電板 ３ 金めっき層 ４ 第２の導電板 ５ リードフレーム本体 Ｐ 封止樹脂 ａ 半導体チップ載置領域 ６ インナ−リ−ド ７ アウターリード ８ タイバー ９ サイドバー Ｔ 舌片 １１ ポリイミド膜。
Claims (2)
- 【請求項１】 導電性プレートと、 前記導電性プレート上に絶縁層を介して積層され、半導
体チップの周縁に先端がくるように、複数のリ−ドを表
面に配設したリードフレーム本体とを具備したリードフ
レームにおいて、 前記導電性プレートとリードフレーム本体のリードの対
応する少なくとも１つの領域がこれらを覆うように一体
的に形成された金属めっき層によって接合されているこ
とを特徴とするリードフレーム。 - 【請求項２】 導電性プレートを形成する導電性プレー
ト形成工程と、 前記導電性プレート上に絶縁層を介して積層され、半導
体チップの周縁に先端がくるように、複数のリ−ドを表
面に配設したリードフレーム本体を形成するリードフレ
ーム本体形成工程と、 前記導電性プレートが、前記リードフレーム本体の少な
くとも１つのリードに接続するように、前記リードフレ
ーム本体の電気的接続を行うべき前記リードと前記導電
性プレートとを重ね、他の部分には絶縁性部材を介在さ
せた状態で、前記導電性プレートおよびリードフレーム
本体を一体的にめっきし接続するめっき接合工程とを含
むことを特徴とするリードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2292492A JP3147189B2 (ja) | 1992-02-07 | 1992-02-07 | リードフレームおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2292492A JP3147189B2 (ja) | 1992-02-07 | 1992-02-07 | リードフレームおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05218280A true JPH05218280A (ja) | 1993-08-27 |
| JP3147189B2 JP3147189B2 (ja) | 2001-03-19 |
Family
ID=12096191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2292492A Expired - Fee Related JP3147189B2 (ja) | 1992-02-07 | 1992-02-07 | リードフレームおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3147189B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521797B2 (en) | 2004-03-18 | 2009-04-21 | Seiko Epson Corporation | Method of manufacturing substrate joint body, substrate joint body and electrooptical device |
| JP2009246329A (ja) * | 2008-03-28 | 2009-10-22 | Powertech Technology Inc | 半導体パッケージ構造 |
-
1992
- 1992-02-07 JP JP2292492A patent/JP3147189B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521797B2 (en) | 2004-03-18 | 2009-04-21 | Seiko Epson Corporation | Method of manufacturing substrate joint body, substrate joint body and electrooptical device |
| JP2009246329A (ja) * | 2008-03-28 | 2009-10-22 | Powertech Technology Inc | 半導体パッケージ構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3147189B2 (ja) | 2001-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US20020109214A1 (en) | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device | |
| EP1005086A2 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| JPH0669275A (ja) | 半導体装置 | |
| JP3437477B2 (ja) | 配線基板および半導体装置 | |
| JPH04127564A (ja) | リードフレームの製造方法 | |
| JP2740977B2 (ja) | 半導体装置 | |
| JP2000216185A (ja) | 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法 | |
| JP2879629B2 (ja) | リードフレームおよびその製造方法 | |
| JP3147189B2 (ja) | リードフレームおよびその製造方法 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JP3417292B2 (ja) | 半導体装置 | |
| JP3691790B2 (ja) | 半導体装置の製造方法及び該方法によって製造された半導体装置 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP3251810B2 (ja) | 集積回路装置の実装方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPS63185035A (ja) | 半導体装置 | |
| JPH09307019A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JP4021115B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP3005841B2 (ja) | 半導体装置用リ−ドフレ−ム及びその製造方法 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JP2552943B2 (ja) | 半導体装置 | |
| JP2782374B2 (ja) | 電子部品搭載装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |