JP2552943B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2552943B2 JP2552943B2 JP2169275A JP16927590A JP2552943B2 JP 2552943 B2 JP2552943 B2 JP 2552943B2 JP 2169275 A JP2169275 A JP 2169275A JP 16927590 A JP16927590 A JP 16927590A JP 2552943 B2 JP2552943 B2 JP 2552943B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- plate
- semiconductor chip
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置に係り、特に半導体集積チップ
を実装するリードフレーム構体の構造に関する。
を実装するリードフレーム構体の構造に関する。
（従来の技術） 高出力型半導体集積回路の分野では、高いパワーを用
いるために、電流供給のためのリードはワイヤとの接続
部におけるインダクタンスの増大を防ぐために、ボンデ
ィングワイヤに代えてパワープレートを介してチップの
ボンディングパッドに接続するという方法が取られるこ
とが多い。また、高集積化に従い、リードの本数を低減
する目的から、複数のパッドから接地ラインに落とすよ
うな場合、接地用のプレートを設けこれにすべて接続す
るという方法が有力となってきている。
いるために、電流供給のためのリードはワイヤとの接続
部におけるインダクタンスの増大を防ぐために、ボンデ
ィングワイヤに代えてパワープレートを介してチップの
ボンディングパッドに接続するという方法が取られるこ
とが多い。また、高集積化に従い、リードの本数を低減
する目的から、複数のパッドから接地ラインに落とすよ
うな場合、接地用のプレートを設けこれにすべて接続す
るという方法が有力となってきている。
さらにまた、発熱量も大きいため、ダイパッドに代え
て放熱性の良好な金属板からなる大きな放熱板を必要と
する傾向にある。
て放熱性の良好な金属板からなる大きな放熱板を必要と
する傾向にある。
このようなパワーデバイスでは、一例を第４図に示す
ように、通常、接地用のグランドプレート12とパワープ
レート14とがリードフレーム本体15に対して各々所定の
部位に設けられた舌片を介して溶接により一体的に接続
されリードフレーム構体を構成している。
ように、通常、接地用のグランドプレート12とパワープ
レート14とがリードフレーム本体15に対して各々所定の
部位に設けられた舌片を介して溶接により一体的に接続
されリードフレーム構体を構成している。
このため、舌片の折り曲げ精度や、溶接位置精度の影
響により溶接箇所がはがれたり各構成体に歪みを生じた
りすることがあった。
響により溶接箇所がはがれたり各構成体に歪みを生じた
りすることがあった。
（発明が解決しようとする問題点） このように、従来のパワーデバイスでは、接地用のグ
ランドプレートやパワープレート等とリードフレーム本
体との接続が、各々所定の部位に設けられた舌片を介し
て溶接によりなされているため、接続不良や変形を生じ
易く、これがデバイスとしての信頼性低下の原因となっ
ていた。
ランドプレートやパワープレート等とリードフレーム本
体との接続が、各々所定の部位に設けられた舌片を介し
て溶接によりなされているため、接続不良や変形を生じ
易く、これがデバイスとしての信頼性低下の原因となっ
ていた。
本発明は、前記実情に鑑みてなされたもので、製造が
容易で信頼性の高い半導体装置を提供することを目的と
する。
容易で信頼性の高い半導体装置を提供することを目的と
する。
（課題を解決するための手段） そこで、本発明では、半導体チップと、前記半導体チ
ップの周縁に先端が位置するように、複数のリードを配
設してなるリードフレーム本体と、前記半導体チップを
搭載するとともに、前記リードフレーム本体表面に絶縁
層を介して積層され、前記リード先端よりも前記半導体
チップに近接した位置で、露呈する領域をもち、半導体
チップとの接続が可能なように構成された銅箔からなる
プレートとを具備し前記プレートは、前記絶縁層上か
ら、前記リードフレーム本体の少なくとも１つのリード
に到達するように配設された導電性樹脂層を介して、電
気的に接続されるようにしている。
ップの周縁に先端が位置するように、複数のリードを配
設してなるリードフレーム本体と、前記半導体チップを
搭載するとともに、前記リードフレーム本体表面に絶縁
層を介して積層され、前記リード先端よりも前記半導体
チップに近接した位置で、露呈する領域をもち、半導体
チップとの接続が可能なように構成された銅箔からなる
プレートとを具備し前記プレートは、前記絶縁層上か
ら、前記リードフレーム本体の少なくとも１つのリード
に到達するように配設された導電性樹脂層を介して、電
気的に接続されるようにしている。
また望ましくは、リードフレーム本体の少なくとも１
つのリードに形成された凹部に導電性樹脂が充填される
ことにより、該リードと該導電性プレートとが接続され
る。
つのリードに形成された凹部に導電性樹脂が充填される
ことにより、該リードと該導電性プレートとが接続され
る。
（作用） 上記構成により、リードフレーム本体の少なくとも１
つのリードに、銅箔からなる導電性プレートが導電性樹
脂によって接続されているため、フレキシブルでありか
つ機械的強度も大きいため、歪みや剥がれもなく、接続
を確実に行うことが可能となる上、低抵抗であるためイ
ンダクタンスの低減をはかることができる。
つのリードに、銅箔からなる導電性プレートが導電性樹
脂によって接続されているため、フレキシブルでありか
つ機械的強度も大きいため、歪みや剥がれもなく、接続
を確実に行うことが可能となる上、低抵抗であるためイ
ンダクタンスの低減をはかることができる。
すなわち、加工性が良好でかつフレキシブルな低抵抗
の銅箔を用いているため、第４図に示した従来例のリー
ドフレームで用いられていたような舌片は不要となり、
折り曲げ加工の必要がなくなり、機械的応力がかから
ず、また、剥がれや歪みを生じることもない。
の銅箔を用いているため、第４図に示した従来例のリー
ドフレームで用いられていたような舌片は不要となり、
折り曲げ加工の必要がなくなり、機械的応力がかから
ず、また、剥がれや歪みを生じることもない。
また、リードフレーム本体の少なくとも１つのリード
に形成された凹部に導電性樹脂が充填され銅箔からなる
導電性プレートに接続すれば、上記作用に加え高精度の
接続を確実に行うことが可能となる。
に形成された凹部に導電性樹脂が充填され銅箔からなる
導電性プレートに接続すれば、上記作用に加え高精度の
接続を確実に行うことが可能となる。
（実施例） 以下本発明の実施例について、図面を参照しつつ詳細
に説明する。
に説明する。
第１図は、本発明の第１の実施例のパワーデバイスの
要部を示す断面図である。
要部を示す断面図である。
このデバイスは、半導体チップ１を載置すると共にグ
ランドプレートとしての役割を担う厚さ0.02〜0.1μｍ
程度の銅箔からなる第１の導電板２と、この上層に接着
剤３を介して固着され、電源ラインに接続されるパワー
プレートとしての厚さ0.02〜0.1μｍ程度の銅箔からな
る第２の導電板４と、さらにこの上層に接着剤を介して
固着され、前記第１の導電板２の半導体チップ搭載部を
囲むように複数のインナーリードを配設してなるリード
フレーム車体５とから構成され、封止樹脂Ｐによって封
止せしめられてなるものである。
ランドプレートとしての役割を担う厚さ0.02〜0.1μｍ
程度の銅箔からなる第１の導電板２と、この上層に接着
剤３を介して固着され、電源ラインに接続されるパワー
プレートとしての厚さ0.02〜0.1μｍ程度の銅箔からな
る第２の導電板４と、さらにこの上層に接着剤を介して
固着され、前記第１の導電板２の半導体チップ搭載部を
囲むように複数のインナーリードを配設してなるリード
フレーム車体５とから構成され、封止樹脂Ｐによって封
止せしめられてなるものである。
このリードフレーム本体５の対応するインナーリード
先端部には凹部Ｕが形成されており、この凹部Ｕ内に、
導電性接着剤を充填し、第１または第２の導電板の対応
する領域に固着することにより接続を達成している。さ
らにまた、各インナーリードは半導体チップ上の各ボン
ディングパッドとそれぞれを接続するようにボンディン
グワイヤを介して接続がなされている。
先端部には凹部Ｕが形成されており、この凹部Ｕ内に、
導電性接着剤を充填し、第１または第２の導電板の対応
する領域に固着することにより接続を達成している。さ
らにまた、各インナーリードは半導体チップ上の各ボン
ディングパッドとそれぞれを接続するようにボンディン
グワイヤを介して接続がなされている。
次に、このデバイスの製造工程について説明する。
まず、第２図（ａ）に示すように、通常のスタンピン
グ法により、帯状材料を加工し、半導体チップ載置領域
ａと対峙するインナーリード６、アウターリード７、ダ
イバー８などを含む通常のリードフレームの形状に成型
する。９はサイドバーである。次いで、インナーリード
のうちの所定のものの中央からややアウターリードより
に凹部Ｕを開けると共にコイニング処理を行い、インナ
ーリード先端部の平坦幅を確保したのち、先端部にめっ
きを行うめっきを行う。Ｍはめっき領域を示す。このと
き必要に応じて、インナーリード先端部のボンディング
エリアを避けるように絶縁性テープを貼着し、固定する
ようにしてもよい。
グ法により、帯状材料を加工し、半導体チップ載置領域
ａと対峙するインナーリード６、アウターリード７、ダ
イバー８などを含む通常のリードフレームの形状に成型
する。９はサイドバーである。次いで、インナーリード
のうちの所定のものの中央からややアウターリードより
に凹部Ｕを開けると共にコイニング処理を行い、インナ
ーリード先端部の平坦幅を確保したのち、先端部にめっ
きを行うめっきを行う。Ｍはめっき領域を示す。このと
き必要に応じて、インナーリード先端部のボンディング
エリアを避けるように絶縁性テープを貼着し、固定する
ようにしてもよい。
一方、第２図（ｂ）および第２図（ｃ）に示すよう
に、銅箔にポリイミドフィルム11を貼着した材料を通常
のスタンピング法により、加工し、グランドプレートと
しての役割を行う第１の導電板２と、電源ラインに接続
されるパワープレートとしての第２の導電板４とを形成
する。これらの第１および第２の導電板2,4に対して
は、舌片Ｔを有するように打ち抜きを行っている。
に、銅箔にポリイミドフィルム11を貼着した材料を通常
のスタンピング法により、加工し、グランドプレートと
しての役割を行う第１の導電板２と、電源ラインに接続
されるパワープレートとしての第２の導電板４とを形成
する。これらの第１および第２の導電板2,4に対して
は、舌片Ｔを有するように打ち抜きを行っている。
そして、第２図（ｄ）に示すように、第１の導電板、
第２の導電板、リードフレーム本体５を順次積層し、前
記第１および第２の導電板を、リードフレーム本体５の
インナーリードの中央よりややアウターリードよりに設
けられた凹部Ｕに導電性接着剤を充填して一体的に固着
する。
第２の導電板、リードフレーム本体５を順次積層し、前
記第１および第２の導電板を、リードフレーム本体５の
インナーリードの中央よりややアウターリードよりに設
けられた凹部Ｕに導電性接着剤を充填して一体的に固着
する。
この後、第１の導電板２の中央部に半導体チップ１を
接着剤を介して固着すると共に、ワイヤボンディングを
行い、樹脂封止を行って、第１図に示したようなデバイ
スが完成する。
接着剤を介して固着すると共に、ワイヤボンディングを
行い、樹脂封止を行って、第１図に示したようなデバイ
スが完成する。
このようにして形成されたデバイスは、導電性プレー
トが可撓性の銅箔にポリイミドフィルムを貼着して形成
されているため、歪みや剥がれを生じたりすること無く
良好にリードとの接続を達成する事ができるうえ、低抵
抗であるため、インダクタンスの低減をはかることがで
きる。また、リードと導電性プレートとがインナーリー
ド先端に形成された凹部に導電性接着剤を充填し導電性
プレートを固着することによって接続されているため、
接続を確実に行うことが可能となる。
トが可撓性の銅箔にポリイミドフィルムを貼着して形成
されているため、歪みや剥がれを生じたりすること無く
良好にリードとの接続を達成する事ができるうえ、低抵
抗であるため、インダクタンスの低減をはかることがで
きる。また、リードと導電性プレートとがインナーリー
ド先端に形成された凹部に導電性接着剤を充填し導電性
プレートを固着することによって接続されているため、
接続を確実に行うことが可能となる。
また、第４図に示した従来例のリードフレームのよう
に、折り曲げ加工時の機械的応力による剥がれや歪みを
生じることもなく信頼性の高いデバイスを得ることが可
能となる。
に、折り曲げ加工時の機械的応力による剥がれや歪みを
生じることもなく信頼性の高いデバイスを得ることが可
能となる。
なお前記実施例では、パワープレートや接地プレート
は、ポリイミドフィルムに銅箔を貼着して打ち抜きを行
うことによって形成したが、フィルムキャリア等の絶縁
性基板上に銅箔を貼着したのちエッチングによって選択
的に銅箔を除去し所望のパターンを形成するようにして
も良い。
は、ポリイミドフィルムに銅箔を貼着して打ち抜きを行
うことによって形成したが、フィルムキャリア等の絶縁
性基板上に銅箔を貼着したのちエッチングによって選択
的に銅箔を除去し所望のパターンを形成するようにして
も良い。
また、前記実施例では、インナーリード先端に凹部を
形成したが貫通孔でもよい。
形成したが貫通孔でもよい。
さらには第３図（ａ）に示すように、インナーリード
先端の凹部も導電性プレートの凸部も形成せず、平坦面
同志を銀ペーストなどの導電性接着剤で接合するように
してもよい。
先端の凹部も導電性プレートの凸部も形成せず、平坦面
同志を銀ペーストなどの導電性接着剤で接合するように
してもよい。
また、第３図（ｂ）に示すようにグランドプレートの
みを銅箔で構成し、パワープレートは肉厚の銅板に突起
を設け、この突起をインナーリードの凹部に嵌挿するこ
とにより接続するようにしてもよい。
みを銅箔で構成し、パワープレートは肉厚の銅板に突起
を設け、この突起をインナーリードの凹部に嵌挿するこ
とにより接続するようにしてもよい。
加えて、インナーリード先端に凹部を形成すると共に
導電性プレートにも凹部を形成し、両者に導電性接着剤
を充填することにより電気的接続を達成するようにして
もよい。
導電性プレートにも凹部を形成し、両者に導電性接着剤
を充填することにより電気的接続を達成するようにして
もよい。
以上説明してきたように、本発明によれば、複数のイ
ンナーリードを配列してなるリードフレーム本体上に絶
縁層を介して少なくとも１つの銅箔からなる導電性プレ
ートを積層して固着し、リードフレーム本体の少なくと
も１つのリードに導電性接着剤を介して接続しているた
め、歪みや剥がれもなく、高精度の接続を確実に行うこ
とが可能となる。
ンナーリードを配列してなるリードフレーム本体上に絶
縁層を介して少なくとも１つの銅箔からなる導電性プレ
ートを積層して固着し、リードフレーム本体の少なくと
も１つのリードに導電性接着剤を介して接続しているた
め、歪みや剥がれもなく、高精度の接続を確実に行うこ
とが可能となる。
第１図は、本発明実施例の半導体装置を示す図、第２図
（ａ）乃至第２図（ｄ）は、同半導体装置の製造工程
図、第３図（ａ）および第３図（ｂ）はそれぞれ本発明
の他の実施例を示す図、第４図は従来例の半導体装置を
示す図である。 １……半導体チップ、２……第１の導電板、３……接着
剤、４……第２の導電板、５……リードフレーム本体、
Ｐ……封止樹脂、ａ……半導体チップ載置領域、６……
インナーリード、７……アウターリード、８……タイバ
ー、９……サイドバー、Ｕ……凹部、Ｔ……舌片、11…
…ポリイミド膜、ｓ……絶縁膜。
（ａ）乃至第２図（ｄ）は、同半導体装置の製造工程
図、第３図（ａ）および第３図（ｂ）はそれぞれ本発明
の他の実施例を示す図、第４図は従来例の半導体装置を
示す図である。 １……半導体チップ、２……第１の導電板、３……接着
剤、４……第２の導電板、５……リードフレーム本体、
Ｐ……封止樹脂、ａ……半導体チップ載置領域、６……
インナーリード、７……アウターリード、８……タイバ
ー、９……サイドバー、Ｕ……凹部、Ｔ……舌片、11…
…ポリイミド膜、ｓ……絶縁膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴田 宗也 福岡県北九州市八幡西区小嶺２丁目10番 １号 株式会社三井ハイテック内 (56)参考文献 特開 昭59−98543（ＪＰ，Ａ) 特開 昭61−97954（ＪＰ，Ａ)
Claims (2)
- 【請求項１】半導体チップと、 前記半導体チップの周縁に先端が位置するように、複数
のリードを配設してなるリードフレーム本体と、 前記半導体チップを搭載するとともに、前記リードフレ
ーム本体表面に絶縁層を介して積層され、前記リード先
端よりも前記半導体チップに近接した位置で、露呈する
領域をもち、半導体チップとの接続が可能なように構成
された銅箔からなるプレートとを具備し、 前記プレートは、前記絶縁層上から、前記リードフレー
ム本体の少なくとも１つのリードに到達するように配設
された導電性樹脂層を介して、電気的に接続されるよう
にしたことを特徴とする半導体装置。 - 【請求項２】前記リードフレーム本体の少なくとも１つ
のリードは凹部を有しており、前記凹部に相当する位置
に導電性樹脂を充填することにより、 前記リードフレーム本体の少なくとも１つのリードに接
続されるようにしたことを特徴とする請求項１に記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169275A JP2552943B2 (ja) | 1990-06-27 | 1990-06-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169275A JP2552943B2 (ja) | 1990-06-27 | 1990-06-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0457350A JPH0457350A (ja) | 1992-02-25 |
| JP2552943B2 true JP2552943B2 (ja) | 1996-11-13 |
Family
ID=15883495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2169275A Expired - Fee Related JP2552943B2 (ja) | 1990-06-27 | 1990-06-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2552943B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5998543A (ja) * | 1982-11-26 | 1984-06-06 | Hitachi Ltd | 半導体装置 |
| JPS6197954A (ja) * | 1984-10-19 | 1986-05-16 | Hitachi Ltd | 半導体装置 |
-
1990
- 1990-06-27 JP JP2169275A patent/JP2552943B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0457350A (ja) | 1992-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US6861734B2 (en) | Resin-molded semiconductor device | |
| US6002165A (en) | Multilayered lead frame for semiconductor packages | |
| US5652461A (en) | Semiconductor device with a convex heat sink | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JP2004207275A (ja) | 回路装置およびその製造方法 | |
| JPH08306855A (ja) | 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法 | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| US8253239B2 (en) | Multi-chip semiconductor connector | |
| JPH04127564A (ja) | リードフレームの製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US20030209783A1 (en) | Assembly structure for electronic power integrated circuit formed on a semiconductor die and corresponding manufacturing process | |
| JP2552943B2 (ja) | 半導体装置 | |
| JP2740977B2 (ja) | 半導体装置 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JP3691790B2 (ja) | 半導体装置の製造方法及び該方法によって製造された半導体装置 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP3147189B2 (ja) | リードフレームおよびその製造方法 | |
| JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH05129514A (ja) | リードフレームおよびその製造方法 | |
| JPS63185035A (ja) | 半導体装置 | |
| JPH04162469A (ja) | リードフレームの製造方法 | |
| JP6923299B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04119653A (ja) | 集積回路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |