JPH05129514A - リードフレームおよびその製造方法 - Google Patents
リードフレームおよびその製造方法Info
- Publication number
- JPH05129514A JPH05129514A JP28809091A JP28809091A JPH05129514A JP H05129514 A JPH05129514 A JP H05129514A JP 28809091 A JP28809091 A JP 28809091A JP 28809091 A JP28809091 A JP 28809091A JP H05129514 A JPH05129514 A JP H05129514A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- conductive plate
- lead
- plate
- frame body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 グランドプレートやパワープレート等の導電
性プレートとリードフレーム本体との接続が確実で低コ
ストのリードフレームを提供する。 【構成】 複数のリードを配列してなるリードフレーム
本体に絶縁層を介して少なくとも1つの導電性プレート
を積層して固着するとともに、この導電性プレートとリ
ードフレーム本体の少なくとも1つのリードとを貴金属
めっきで形成されたバンプを介して接合する。またバン
プを形成しない側にもバンプに接合する領域には貴金属
めっきを形成しておく。導電性プレートおよびリードフ
レーム本体のリードの対応する領域のいずれか一方にバ
ンプを形成するとともに両方の前記対応する領域に貴金
属めっき層を形成し、バンプを介して熱圧着させ、前記
導電性プレートを、少なくとも1つのリードに接続する
ように、前記リードフレーム本体上に積層するようにし
ている。
性プレートとリードフレーム本体との接続が確実で低コ
ストのリードフレームを提供する。 【構成】 複数のリードを配列してなるリードフレーム
本体に絶縁層を介して少なくとも1つの導電性プレート
を積層して固着するとともに、この導電性プレートとリ
ードフレーム本体の少なくとも1つのリードとを貴金属
めっきで形成されたバンプを介して接合する。またバン
プを形成しない側にもバンプに接合する領域には貴金属
めっきを形成しておく。導電性プレートおよびリードフ
レーム本体のリードの対応する領域のいずれか一方にバ
ンプを形成するとともに両方の前記対応する領域に貴金
属めっき層を形成し、バンプを介して熱圧着させ、前記
導電性プレートを、少なくとも1つのリードに接続する
ように、前記リードフレーム本体上に積層するようにし
ている。
Description
【0001】
【産業上の利用分野】本発明は、リードフレームおよび
その製造方法に係り、特に半導体集積回路チップを実装
するリードフレーム構体に関する。
その製造方法に係り、特に半導体集積回路チップを実装
するリードフレーム構体に関する。
【0002】
【従来の技術】高出力型半導体集積回路の分野では、高
いパワーを用いるために、電流供給のためのリードはワ
イヤとの接続部におけるインダクタンスの増大を防ぐた
めに、ボンディングワイヤに代えてパワープレートを介
してチップのボンディングパッドに接続するという方法
が取られることが多い。また、高集積化に従い、リード
の本数を低減する目的から、複数のパッドから接地ライ
ンに落とすような場合、接地用のプレートを設けこれに
すべて接続するという方法が有力となってきている。
いパワーを用いるために、電流供給のためのリードはワ
イヤとの接続部におけるインダクタンスの増大を防ぐた
めに、ボンディングワイヤに代えてパワープレートを介
してチップのボンディングパッドに接続するという方法
が取られることが多い。また、高集積化に従い、リード
の本数を低減する目的から、複数のパッドから接地ライ
ンに落とすような場合、接地用のプレートを設けこれに
すべて接続するという方法が有力となってきている。
【0003】さらにまた、発熱量も大きいため、ダイパ
ッドに代えて放熱性の良好な金属板からなる大きな放熱
板を必要とする傾向にある。
ッドに代えて放熱性の良好な金属板からなる大きな放熱
板を必要とする傾向にある。
【0004】このようなパワーデバイスでは、一例を第
4図に示すように、通常、接地用のグランドプレート1
2とパワープレート14とがリードフレーム本体15に
対して各々所定の部位に設けられた舌片を介して溶接に
より電気的に接続されリードフレーム構体を構成してい
る。ここで13は相互の電気的絶縁のために介在せしめ
られる絶縁膜である。
4図に示すように、通常、接地用のグランドプレート1
2とパワープレート14とがリードフレーム本体15に
対して各々所定の部位に設けられた舌片を介して溶接に
より電気的に接続されリードフレーム構体を構成してい
る。ここで13は相互の電気的絶縁のために介在せしめ
られる絶縁膜である。
【0005】このため、舌片の折り曲げ精度や、溶接位
置精度の影響により各構成体に歪みを生じたり、また溶
接箇所がはがれたりすることがあった。
置精度の影響により各構成体に歪みを生じたり、また溶
接箇所がはがれたりすることがあった。
【0006】また、これらグランドプレート12、パワ
ープレート14、リードフレーム本体15の素材として
は、通常銅もしくは銅合金が用いられており、銅同志で
は電気抵抗が低いため、電気溶接を用いる場合には溶接
自体が困難であるのみならず溶接強度も弱く確実な溶接
が困難であるという問題があった。
ープレート14、リードフレーム本体15の素材として
は、通常銅もしくは銅合金が用いられており、銅同志で
は電気抵抗が低いため、電気溶接を用いる場合には溶接
自体が困難であるのみならず溶接強度も弱く確実な溶接
が困難であるという問題があった。
【0007】さらにまた、溶接による接合を行おうとす
ると、高価な溶接設備が必要となり、これにより生産コ
ストが高くなるという問題があった。
ると、高価な溶接設備が必要となり、これにより生産コ
ストが高くなるという問題があった。
【0008】
【発明が解決しようとする課題】このように、従来のパ
ワーデバイスでは、接地用のグランドプレートやパワー
プレート等とリードフレーム本体との接続が、各々所定
の部位に設けられた舌片を介して溶接によりなされてい
るため、溶接強度も弱く確実な溶接が困難であり、また
接続不良や変形を生じ易く、これがデバイスとしての信
頼性低下の原因となっていた。
ワーデバイスでは、接地用のグランドプレートやパワー
プレート等とリードフレーム本体との接続が、各々所定
の部位に設けられた舌片を介して溶接によりなされてい
るため、溶接強度も弱く確実な溶接が困難であり、また
接続不良や変形を生じ易く、これがデバイスとしての信
頼性低下の原因となっていた。
【0009】本発明は、前記実情に鑑みてなされたもの
で、グランドプレートやパワープレート等の導電性プレ
ートとリードフレーム本体との接続が確実で信頼性の高
いリードフレームを提供することを目的とする。
で、グランドプレートやパワープレート等の導電性プレ
ートとリードフレーム本体との接続が確実で信頼性の高
いリードフレームを提供することを目的とする。
【0010】
【課題を解決するための手段】そこで、本発明のリード
フレームでは、複数のリードを配列してなるリードフレ
ーム本体に絶縁層を介して少なくとも1つの導電性プレ
ートを積層して固着するとともに、この導電性プレート
とリードフレーム本体の少なくとも1つのリードとを金
属めっきで形成されたバンプを介して接合することによ
って電気接続を達成している。望ましくは導電性プレー
トとリードフレーム本体のうちバンプを形成しない側に
もバンプに接合する領域にはバンプと同一金属からなる
金属めっきを形成しておく。
フレームでは、複数のリードを配列してなるリードフレ
ーム本体に絶縁層を介して少なくとも1つの導電性プレ
ートを積層して固着するとともに、この導電性プレート
とリードフレーム本体の少なくとも1つのリードとを金
属めっきで形成されたバンプを介して接合することによ
って電気接続を達成している。望ましくは導電性プレー
トとリードフレーム本体のうちバンプを形成しない側に
もバンプに接合する領域にはバンプと同一金属からなる
金属めっきを形成しておく。
【0011】また望ましくは、この導電性プレートおよ
びリードフレーム本体に形成される貴金属めっきは金め
っきとする。
びリードフレーム本体に形成される貴金属めっきは金め
っきとする。
【0012】また本発明のリードフレームの製造方法で
は、導電性プレートおよびリードフレーム本体のリード
の対応する領域のいずれか一方にバンプを形成しこれら
導電性プレートおよびリードフレーム本体をバンプを介
して熱圧着させ、前記導電性プレートを、前記リードフ
レーム本体の少なくとも1つのリードに接続するよう
に、前記リードフレーム本体上に積層するようにしてい
る。
は、導電性プレートおよびリードフレーム本体のリード
の対応する領域のいずれか一方にバンプを形成しこれら
導電性プレートおよびリードフレーム本体をバンプを介
して熱圧着させ、前記導電性プレートを、前記リードフ
レーム本体の少なくとも1つのリードに接続するよう
に、前記リードフレーム本体上に積層するようにしてい
る。
【0013】望ましくは、バンプのみならずバンプに対
応する領域に同一金属のめっき層を形成しておく。
応する領域に同一金属のめっき層を形成しておく。
【0014】
【作用】上記構成により、導電性プレートおよびリード
フレーム本体の構成金属とはバンプを介して熱圧着によ
り電気接続を達成しているため、接合が容易でかつ極め
て強固で確実な電気的接続が可能となる。
フレーム本体の構成金属とはバンプを介して熱圧着によ
り電気接続を達成しているため、接合が容易でかつ極め
て強固で確実な電気的接続が可能となる。
【0015】さらにバンプも金属めっき工程によって形
成されるため、工程が簡略化されコストも低減される。
成されるため、工程が簡略化されコストも低減される。
【0016】また、加工性が良好でかつフレキシブルな
低抵抗の銅箔からなる導電性プレートを用い、金めっき
で形成されたバンプを介して接合するようにすれば、微
細でかつ高精度の接続が可能となりまた、第4図に示し
た従来例のリードフレームで用いられていたような舌片
は不要となり、折り曲げ加工の必要がなくなり、ずれが
生じにくい上機械的応力がかからず、また、剥がれや歪
みを生じることもない。
低抵抗の銅箔からなる導電性プレートを用い、金めっき
で形成されたバンプを介して接合するようにすれば、微
細でかつ高精度の接続が可能となりまた、第4図に示し
た従来例のリードフレームで用いられていたような舌片
は不要となり、折り曲げ加工の必要がなくなり、ずれが
生じにくい上機械的応力がかからず、また、剥がれや歪
みを生じることもない。
【0017】
【実施例】以下本発明の実施例について、図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【0018】図1は、本発明の第1の実施例の方法で形
成されたパワーデバイスの要部を示す断面図である。
成されたパワーデバイスの要部を示す断面図である。
【0019】このデバイスは、リードフレームが、銅を
主成分とするリードフレーム本体5の所定の領域に形成
された金のバンプ3Pを介して、グランドプレートとし
ての役割を担う銅板からなる第1の導電板2、およびこ
の上層に積層され、電源ラインに接続され銅板からなる
パワープレートとしての第2の導電板4とに熱圧着さ
れ、これらの間の電気的接続を達成するようにしたこと
を特徴とするものである。 すなわちこのデバイスは、
半導体チップ1を載置すると共にグランドプレートとし
ての役割を担う第1の導電板2と、この上層にポリイミ
ド膜からなる絶縁層11を介して固着され、電源ライン
に接続されるパワープレートとしての第2の導電板4
と、さらにこの上層に同様に絶縁層11を介して固着さ
れ、前記第1の導電板2の半導体チップ搭載部を囲むよ
うに複数のインナーリードを配設してなるリードフレー
ム本体5とから構成され、封止樹脂Pによって封止せし
められてなるものである。
主成分とするリードフレーム本体5の所定の領域に形成
された金のバンプ3Pを介して、グランドプレートとし
ての役割を担う銅板からなる第1の導電板2、およびこ
の上層に積層され、電源ラインに接続され銅板からなる
パワープレートとしての第2の導電板4とに熱圧着さ
れ、これらの間の電気的接続を達成するようにしたこと
を特徴とするものである。 すなわちこのデバイスは、
半導体チップ1を載置すると共にグランドプレートとし
ての役割を担う第1の導電板2と、この上層にポリイミ
ド膜からなる絶縁層11を介して固着され、電源ライン
に接続されるパワープレートとしての第2の導電板4
と、さらにこの上層に同様に絶縁層11を介して固着さ
れ、前記第1の導電板2の半導体チップ搭載部を囲むよ
うに複数のインナーリードを配設してなるリードフレー
ム本体5とから構成され、封止樹脂Pによって封止せし
められてなるものである。
【0020】そしてこのリードフレーム本体5の対応す
るインナーリード先端部には金めっき層3および金のバ
ンプ3Pが形成されており、この金バンプ3Pを介し
て、第1または第2の導電板の対応する領域に設けら
れ、金めっき層3の形成された舌片を熱圧着することに
より電気的接続を達成している。さらにまた、各インナ
ーリードは半導体チップ上の各ボンディングパッドとそ
れぞれを接続するようにボンディングワイヤを介して接
続がなされている。
るインナーリード先端部には金めっき層3および金のバ
ンプ3Pが形成されており、この金バンプ3Pを介し
て、第1または第2の導電板の対応する領域に設けら
れ、金めっき層3の形成された舌片を熱圧着することに
より電気的接続を達成している。さらにまた、各インナ
ーリードは半導体チップ上の各ボンディングパッドとそ
れぞれを接続するようにボンディングワイヤを介して接
続がなされている。
【0021】次に、このデバイスの製造工程について説
明する。
明する。
【0022】まず、第2図(a) に示すように、通常のス
タンピング法により、帯状材料を加工し、半導体チップ
載置領域aと対峙するインナ−リ−ド6、アウターリー
ド7、タイバー8などを含む通常のリードフレ−ムの形
状に成型する。9はサイドバーである。次いで、コイニ
ング処理を行い、インナ−リ−ド先端部の平坦幅を確保
したのち、先端部に金めっきを行い、続いてインナーリ
ード6の所定の領域にさらに金めっきを行いバンプ3P
を形成する。Mは金めっき領域を示す。このとき必要に
応じて、インナ−リ−ド先端部のボンディングエリアを
避けるように絶縁性テープを貼着し、固定するようにし
てもよい。
タンピング法により、帯状材料を加工し、半導体チップ
載置領域aと対峙するインナ−リ−ド6、アウターリー
ド7、タイバー8などを含む通常のリードフレ−ムの形
状に成型する。9はサイドバーである。次いで、コイニ
ング処理を行い、インナ−リ−ド先端部の平坦幅を確保
したのち、先端部に金めっきを行い、続いてインナーリ
ード6の所定の領域にさらに金めっきを行いバンプ3P
を形成する。Mは金めっき領域を示す。このとき必要に
応じて、インナ−リ−ド先端部のボンディングエリアを
避けるように絶縁性テープを貼着し、固定するようにし
てもよい。
【0023】一方、第2図(b) および第2図(c) に示す
ように、また通常のスタンピング法により、放熱性の良
好な銅板を加工し、グランドプレートとしての役割を行
う第1の導電板2と、電源ラインに接続されるパワープ
レートとしての第2の導電板4とを形成する。これらの
第1および第2の導電板2,4に対しては、舌片4Tを
有するように打ち抜きを行った後、この舌片の表面に金
めっき層3を形成し、接合領域を除く表面を絶縁性のポ
リイミド膜11で被覆する。
ように、また通常のスタンピング法により、放熱性の良
好な銅板を加工し、グランドプレートとしての役割を行
う第1の導電板2と、電源ラインに接続されるパワープ
レートとしての第2の導電板4とを形成する。これらの
第1および第2の導電板2,4に対しては、舌片4Tを
有するように打ち抜きを行った後、この舌片の表面に金
めっき層3を形成し、接合領域を除く表面を絶縁性のポ
リイミド膜11で被覆する。
【0024】そして、第2図(d) に示すように、第1の
導電板2の中央部に半導体チップ1を接着剤を介して固
着すると共に、第1の導電板、第2の導電板、リードフ
レーム本体5を順次積層し、前記第1および第2の導電
板の舌片を、リードフレーム本体5のインナーリードの
金バンプ3Pに熱圧着することにより電気的に接続す
る。熱圧着の温度は400〜600℃とする。
導電板2の中央部に半導体チップ1を接着剤を介して固
着すると共に、第1の導電板、第2の導電板、リードフ
レーム本体5を順次積層し、前記第1および第2の導電
板の舌片を、リードフレーム本体5のインナーリードの
金バンプ3Pに熱圧着することにより電気的に接続す
る。熱圧着の温度は400〜600℃とする。
【0025】この後、ワイヤボンディングを行い、樹脂
封止を行って、第1図に示したようなデバイスが完成す
る。
封止を行って、第1図に示したようなデバイスが完成す
る。
【0026】このようにして形成されたデバイスは、リ
ードと導電性プレートとがリードにめっきによって形成
された金バンプ3Pを介して溶接され溶接作業が容易で
あり、剥がれもなく、低コストで高精度の接続を確実に
行うことが可能となる。
ードと導電性プレートとがリードにめっきによって形成
された金バンプ3Pを介して溶接され溶接作業が容易で
あり、剥がれもなく、低コストで高精度の接続を確実に
行うことが可能となる。
【0027】なお前記実施例では、接合領域のインナー
リードに金バンプを形成するようにしたが、導電板側に
バンプを形成しても良くまた、Niめっきに限定される
ことなくAgめっき層、Pdめっき層、Snめっき層な
ど他の金属めっき層を用いてもよい。またバンプの形成
はめっき法に限定されることなく、接着法などを用いて
もよい。
リードに金バンプを形成するようにしたが、導電板側に
バンプを形成しても良くまた、Niめっきに限定される
ことなくAgめっき層、Pdめっき層、Snめっき層な
ど他の金属めっき層を用いてもよい。またバンプの形成
はめっき法に限定されることなく、接着法などを用いて
もよい。
【0028】また前記実施例では、パワープレートや接
地プレートは、一枚の導電性の板状体で構成したが、フ
ィルムキャリア等の絶縁性基板上に所望のパターンを形
成することによって行っても良い。このとき信号線およ
びグランド線のパターンは、スパッタリングおよび電解
めっきによって形成された銅薄膜をフォトリソ法により
パターニングして形成する方法、樹脂フィルム表面に表
面処理を行った後、薄い銅箔を直接圧着したり、接着剤
を介して固着したりして銅薄膜を形成した後パターニン
グしたりまた、薄い銅箔の表面にポリイミド樹脂等の絶
縁性樹脂を塗布しこれを硬化することによって銅薄膜を
形成した後、同様にフォトリソ法によりパターニングす
るなどの方法をとることも可能である。
地プレートは、一枚の導電性の板状体で構成したが、フ
ィルムキャリア等の絶縁性基板上に所望のパターンを形
成することによって行っても良い。このとき信号線およ
びグランド線のパターンは、スパッタリングおよび電解
めっきによって形成された銅薄膜をフォトリソ法により
パターニングして形成する方法、樹脂フィルム表面に表
面処理を行った後、薄い銅箔を直接圧着したり、接着剤
を介して固着したりして銅薄膜を形成した後パターニン
グしたりまた、薄い銅箔の表面にポリイミド樹脂等の絶
縁性樹脂を塗布しこれを硬化することによって銅薄膜を
形成した後、同様にフォトリソ法によりパターニングす
るなどの方法をとることも可能である。
【0029】実施例2 次に本発明の第2の実施例として、グランドプレートお
よび電源プレートを銅箔で構成したものについて説明す
る。
よび電源プレートを銅箔で構成したものについて説明す
る。
【0030】このリードフレームは、第1および第2の
導電板が銅箔で構成されており、これらとの接合領域の
リードフレーム本体に金バンプ層3Pが形成されている
ことを特徴とするものである。
導電板が銅箔で構成されており、これらとの接合領域の
リードフレーム本体に金バンプ層3Pが形成されている
ことを特徴とするものである。
【0031】すなわち第3図に示すように、半導体チッ
プ1を載置すると共にグランドプレートとしての役割を
担う厚さ0.02〜0.1μm 程度の銅箔からなる第1
の導電板22と、この上層に絶縁層11を介して積層さ
れ、電源ラインに接続されるパワープレートとしての厚
さ0.02〜0.1μm 程度の銅箔からなる第2の導電
板24と、さらにこの上層に絶縁層11を介して積層さ
れ、前記第1の導電板2の半導体チップ搭載部を囲むよ
うに複数のインナーリードを配設してなるリードフレー
ム本体5とから構成されている。
プ1を載置すると共にグランドプレートとしての役割を
担う厚さ0.02〜0.1μm 程度の銅箔からなる第1
の導電板22と、この上層に絶縁層11を介して積層さ
れ、電源ラインに接続されるパワープレートとしての厚
さ0.02〜0.1μm 程度の銅箔からなる第2の導電
板24と、さらにこの上層に絶縁層11を介して積層さ
れ、前記第1の導電板2の半導体チップ搭載部を囲むよ
うに複数のインナーリードを配設してなるリードフレー
ム本体5とから構成されている。
【0032】他部については前記実施例1と同様に形成
されている。
されている。
【0033】このようにして形成されたデバイスは、実
施例1の効果に加えて、導電性プレートが可撓性の銅箔
にポリイミドフィルムを貼着して形成されているため、
歪みや剥がれを生じたりすること無く良好にリードとの
接続を達成する事ができるうえ、低抵抗であるため、イ
ンダクタンスの低減をはかることができる。
施例1の効果に加えて、導電性プレートが可撓性の銅箔
にポリイミドフィルムを貼着して形成されているため、
歪みや剥がれを生じたりすること無く良好にリードとの
接続を達成する事ができるうえ、低抵抗であるため、イ
ンダクタンスの低減をはかることができる。
【0034】なお前記実施例2では、パワープレートや
接地プレートは、ポリイミドフィルムに銅箔を貼着して
打ち抜きを行うことによって形成したが、フィルムキャ
リア等の絶縁性基板上に銅箔を貼着したのちエッチング
によって選択的に銅箔を除去し所望のパターンを形成す
るようにしても良い。また、インナーリードとの接合領
域にのみ厚くなるように銅箔を形成しておき、この上層
に金等の貴金属めっきを行うようにしてバンプを形成し
ても良い。この場合はリードフレーム本体のバンプは不
要となる。
接地プレートは、ポリイミドフィルムに銅箔を貼着して
打ち抜きを行うことによって形成したが、フィルムキャ
リア等の絶縁性基板上に銅箔を貼着したのちエッチング
によって選択的に銅箔を除去し所望のパターンを形成す
るようにしても良い。また、インナーリードとの接合領
域にのみ厚くなるように銅箔を形成しておき、この上層
に金等の貴金属めっきを行うようにしてバンプを形成し
ても良い。この場合はリードフレーム本体のバンプは不
要となる。
【0035】
【発明の効果】以上説明してきたように、本発明によれ
ば、複数のインナーリードを配列してなるリードフレー
ム本体上に絶縁層を介して少なくとも1つの導電性プレ
ートを積層し電気的接続を行うに際し、導電性プレート
およびリードフレーム本体の対応する領域に貴金属めっ
き層を形成するとともにいずれかの側にバンプを形成し
このバンプを介して熱圧着を行うようにしているため、
接合が容易でかつ極めて強固で確実な電気的接続が可能
となり、低コストで信頼性の高いリードフレームを得る
ことができる。
ば、複数のインナーリードを配列してなるリードフレー
ム本体上に絶縁層を介して少なくとも1つの導電性プレ
ートを積層し電気的接続を行うに際し、導電性プレート
およびリードフレーム本体の対応する領域に貴金属めっ
き層を形成するとともにいずれかの側にバンプを形成し
このバンプを介して熱圧着を行うようにしているため、
接合が容易でかつ極めて強固で確実な電気的接続が可能
となり、低コストで信頼性の高いリードフレームを得る
ことができる。
【図1】本発明の第1の実施例の方法で形成されたリー
ドフレームを用いた半導体装置を示す図
ドフレームを用いた半導体装置を示す図
【図2】同半導体装置の製造工程図
【図3】本発明の第2の実施例の方法で形成されたリー
ドフレームを用いた半導体装置を示す図
ドフレームを用いた半導体装置を示す図
【図4】従来例の半導体装置を示す図である。
1 半導体チップ 2 第1の導電板 3P バンプ 3 金めっき層 4 第2の導電板 5 リードフレーム本体 P 封止樹脂 a 半導体チップ載置領域 6 インナ−リ−ド 7 アウターリード 8 タイバー 9 サイドバー T 舌片 11 ポリイミド膜。
Claims (4)
- 【請求項1】 導電性プレートと、 前記導電性プレート上に絶縁層を介して積層され、半導
体チップの周縁に先端がくるように、複数のリ−ドを表
面に配設したリードフレーム本体とを具備したリードフ
レームにおいて、 前記導電性プレートとリードフレーム本体のリードの対
応する少なくとも1つの領域が金属めっきによって形成
されたバンプを介して接合されていることを特徴とする
リードフレーム。 - 【請求項2】 導電性プレートを形成する導電性プレー
ト形成工程と、 前記導電性プレート上に絶縁層を介して積層され、半導
体チップの周縁に先端がくるように、複数のリ−ドを表
面に配設したリードフレーム本体を形成するリードフレ
ーム本体形成工程と、 前記導電性プレートおよびリードフレーム本体のリード
の対応する領域のいずれか一方に金属めっき法によりバ
ンプを形成するめっき工程と、 前記導電性プレートおよび前記リードフレーム本体を前
記バンプを介して熱圧着させ、前記導電性プレートを、
前記リードフレーム本体の少なくとも1つのリードに接
続するように、前記リードフレーム本体上に積層する組
み立て工程とを含むことを特徴とするリードフレームの
製造方法。 - 【請求項3】 前記バンプおよび前記導電性プレートお
よびリードフレーム本体のリードの対応する領域を覆う
貴金属めっき層は、金めっき層であることを特徴とする
請求項2記載のリードフレームの製造方法。 - 【請求項4】 前記めっき工程は、バンプの形成ととも
に両方の前記対応する領域に前記バンプと同一金属のめ
っき層を形成する工程であることを特徴とする請求項2
記載のリードフレームの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28809091A JP2879629B2 (ja) | 1991-11-01 | 1991-11-01 | リードフレームおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28809091A JP2879629B2 (ja) | 1991-11-01 | 1991-11-01 | リードフレームおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05129514A true JPH05129514A (ja) | 1993-05-25 |
JP2879629B2 JP2879629B2 (ja) | 1999-04-05 |
Family
ID=17725663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28809091A Expired - Fee Related JP2879629B2 (ja) | 1991-11-01 | 1991-11-01 | リードフレームおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2879629B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5554886A (en) * | 1994-03-30 | 1996-09-10 | Goldstar Electron Co., Ltd. | Lead frame and semiconductor package with such lead frame |
US5629559A (en) * | 1993-04-06 | 1997-05-13 | Tokuyama Corporation | Package for semiconductor device |
US5767570A (en) * | 1993-03-18 | 1998-06-16 | Lsi Logic Corporation | Semiconductor packages for high I/O semiconductor dies |
-
1991
- 1991-11-01 JP JP28809091A patent/JP2879629B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5767570A (en) * | 1993-03-18 | 1998-06-16 | Lsi Logic Corporation | Semiconductor packages for high I/O semiconductor dies |
US5629559A (en) * | 1993-04-06 | 1997-05-13 | Tokuyama Corporation | Package for semiconductor device |
US5554886A (en) * | 1994-03-30 | 1996-09-10 | Goldstar Electron Co., Ltd. | Lead frame and semiconductor package with such lead frame |
Also Published As
Publication number | Publication date |
---|---|
JP2879629B2 (ja) | 1999-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3780122B2 (ja) | 半導体装置の製造方法 | |
US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
JP2005317998A5 (ja) | ||
JPH04127564A (ja) | リードフレームの製造方法 | |
JP2879629B2 (ja) | リードフレームおよびその製造方法 | |
JP2010050288A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2740977B2 (ja) | 半導体装置 | |
JP3147189B2 (ja) | リードフレームおよびその製造方法 | |
JPH0831879A (ja) | 半導体装置とtabテープ及びそれぞれの製造方法 | |
JP3417292B2 (ja) | 半導体装置 | |
JP3691790B2 (ja) | 半導体装置の製造方法及び該方法によって製造された半導体装置 | |
JP2001210676A (ja) | 半導体装置およびその製造方法 | |
JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
JP2669286B2 (ja) | 複合リードフレーム | |
JP3434918B2 (ja) | 半導体装置 | |
JP3336235B2 (ja) | 半導体装置およびその製造方法 | |
JPS63185035A (ja) | 半導体装置 | |
JP2552943B2 (ja) | 半導体装置 | |
JP4021115B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
JPH09270435A (ja) | 半導体装置の製造方法 | |
JPH05283473A (ja) | フィルムキャリア半導体装置とその製造方法 | |
JPH06188286A (ja) | テープキャリアパッケージ型半導体装置 | |
JPH07249708A (ja) | 半導体装置及びその実装構造 | |
JPH06326227A (ja) | 多層リードフレームの製造方法及び構造 | |
JPH0336755A (ja) | 半導体素子用リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |