JPS63185035A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63185035A
JPS63185035A JP62016259A JP1625987A JPS63185035A JP S63185035 A JPS63185035 A JP S63185035A JP 62016259 A JP62016259 A JP 62016259A JP 1625987 A JP1625987 A JP 1625987A JP S63185035 A JPS63185035 A JP S63185035A
Authority
JP
Japan
Prior art keywords
lead
bumps
semiconductor element
semiconductor device
out electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62016259A
Other languages
English (en)
Inventor
Yutaka Okuaki
奥秋 裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP62016259A priority Critical patent/JPS63185035A/ja
Publication of JPS63185035A publication Critical patent/JPS63185035A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、多端子半導体装置におけるチーブ中ヤリア
リ−・ドと半導体素子電極との接続工程を簡略化しかつ
その接続の信頼性を向上し、シ、かも経済的にすぐれた
半導体装置に関するものである。
C1E来の技術) 従来、半導体装置の実装体の製造方法に関してIC(集
積回路)、LSIC大規模集槓回路)などの素子上に形
成された外部導出電極や端子(以上外部導出電極という
)を外部接続リードへ電気的に導出する方法としていく
つかの方法が開発されるに及んでいる。
これらのうち、最も知られている方法としては、25〜
40μmの金、アルミなどの金属細線で前記外部導出電
極との配線接続を熱圧着もしくは超音波法によって接続
する、いわゆるワイヤメンディング技術がある。
この方法では、外部導出電極数が少ない場合には、接続
の信頼性も高いが、近年のLSIのように素子内の機能
数が高まるにつれて外部導出電極の数も100〜150
端子と多くなってくると、この接続を行うのに素子側と
外部接続リード側の2回のボンディングを必要とするた
め、接続回数が多くなシ、接続個所が多くなるので、接
続の信頼性を低下させ、かつこの接続工程での低コスト
化の実境が困難であった。
また、このような接続部の信頼性の劣化という欠点をな
くすために、素子側電極端子を−L度に処理するいわゆ
る金属細線を用いないワイヤレス技術が実用化されてき
た。
その一つとして、たとえばテープキャリア方式がある。
このテープキャリア方式では、ウエハグロセス段階で素
子の導出電極上に金属突起物(主に金または錫、ハンダ
が用いられ、以下バンプという)を設け、このバンプに
ポリイミドフィルム上に形成され友錫メツ午処理した銅
箔のリードを加圧、加熱させ溶融接続を行うものである
このテープキャリア方式によって、半導体素子と接続し
次外部導出リードが取9付けられたテープキャリア実装
体について、第5図〜第9図によって従来のテープキャ
リア方式を説明する。
ポリイミドテープからなるT A B (Tape A
uto−mated Bonding )と一般に言わ
れてワイヤざンデイングの代わりとしてのテープキャリ
ア半導体組立技術の一手法であシ、第5図に示すように
映画のフィルムと同じ幅のテープ1とこのフィルムと同
じ送り孔2をもち、中央付近に半導体素子用の孔3をも
つ几絶縁フィルム上に銅箔を接着剤で貼って、ろらかし
め設計され次所定の・母ターンにエツチング加工した銅
箔リード4が半導体素子収容用の孔3の中に突き出し九
細いインナリードと呼ばれるリード4を形成して、表面
はハンダまたは錫メッキが施しであるテープ状の特殊な
フレキシブル配線板である。
このインナリード4に第5図、第6図(第5図のA−A
Mの断面図)からも明らかなように、半導体素子5の外
部導出電極に形成し友錫またはハンダま之は金などのバ
ンプ6にボンディングツール(図示せず)を押し当て・
母ルス電流を流し、加熱圧着接続し、その後これらの部
分はエポキシ樹脂などで封止される。
インナリード4は支持枠7によって接着支持されている
。周辺開口部8内でアウタリード(外部リードとまたは
グリント基板端子と接続される)となるアウタリード部
9を周辺開口部8内で所定の位置で切萌して、第7図に
図示し友形状に打ち抜かれ、個別に分離される。
個別に分離されたテープキャリア実装体10は第8図に
図示した一般的に知られている薄い金属板をグリント配
線形状に所定のパターン状に打ち抜き、ま之はエツチン
グ加工されたリードフレーム11の中央部に半導体素子
5が収納され、半導体素子5から接続導出されtアウタ
リード9をリードフレーム内万端12の所定の位置にセ
ットし、前記ポンディングツールによって加熱圧着され
、溶着され、電気的に導通接続される。内方端12の先
端には、通常金メッキが施されている。
その後、一般的に知られているリードフレームを用いた
樹脂封止技術によって樹脂封止され、樹脂封止半導体装
置が形成される。
その他のチーブ午ヤリア実装体10の搭載方法として一
般的に知られたプリント配線回路基板に搭載する方法が
ある。これは第9図に示すようにプリント配線回路基板
13(以下グリント基板という)には、導通配線路14
が形成され、素子収納穴15が形成され、前記チーブ午
ヤリア実装体lOの半導体素子5をこの素子収納穴15
に収納−シ、導通配線路14の内方端電極16とアウタ
リード9とを所定の位置にセットして、前記ポンデイン
ダノールによって圧着、加熱接続される。
通常、導通配線路14の内方端電極16には、金メッキ
が施されている。半導体素子5#′i素子収納穴5の底
部にエポキシ系接着剤18または銀ペーストなどによっ
て固着接続される場合もある。
その後、素子収納穴15は封止樹脂17によって封止さ
れる。封止樹脂としては主にエポキシ樹脂ま九はシリコ
ン樹脂が用いられる。
(発明□が解決しようとする問題点) しかしながら、上記構成の実装構造ではポリイミドフィ
ルム上に形成され次リードが曲り之シして、インナリー
ド4の先端のピッチがすれて、バンプとの位置がずれて
位置合わせができないといつ友不蔀合がある。
半導体素子の電極上にパンツを形成しなければならない
ので、ウェハプロセスの工程数が増えるとともに、バン
プメツキ工程でメッキ工程により歩留まりを洛とすとい
う不都合など、多端子化するとインナリードのエツチン
グ精度を管理するのが非常に困難であるという経済的に
不利でおると云う問題があった。
さらに、半導体ウェハでバンプにメッキする場合には、
1枚ごとに処理するパッチ処理によってバンプメツ午し
ていたので、処理時間がかかり、メッキの厚さのバラツ
キ、メッキの付き具合、パッチ処理装置のメッキ電流を
流す次めの電極とウェハのメツ中電極との接続の不具合
などが発生するので、管理がむずかしく、取扱、作業性
が悪い。
この発明は前記従来技術がもっている問題点のうち、イ
ンナリード先端が曲るという欠点と、インナリードの二
ツテンダff&管理、半導体素子の電極にバンプを形成
するといつ几煩わしい工程を要する点と、ウェハのメツ
中電極とメツ中電流を流す几めの電極との接続が不具合
になる点について解決した半導体装置を提供するもので
ある。
(問題点を解決するための手段) この発明は、半導体装置において、両面に導通するかあ
るいは少なくとも片面にバンプをインナリード、アフタ
リード側に形成し次耐熱性のシートを設は友ものである
(作用) この発明によれば、以上のように半導体装置全構成し九
ので、テーグキャリア、インナリードの、先端と半導体
素子外部導出電極と、アウタリードと外部引出電極また
はリードフレームとをシートに、形成し次バンプを介し
て接続導通し、したがって前記問題点を除去できる。
(実施例) 以下、この発明の半導体装置の実施例について図面に基
づき説明するが、実施、例の具体的な説明に先立ち、ま
ずこの発明の理解を容易にする九めに、この発明の概要
から述べる。
この発明は、複数の電極が形成され九半導体素子と、こ
の電極と対応した位置にバンプを両面または片面に形成
し几耐熱性の配線シート(半導体素子側に配線が引き回
しされている)を介してインナリードと半導体素子外部
導出電極(以下導出電極という)、またはアクタリード
と外部引き出し電極または導出重視とリードフレームの
内方端リードとを接続するようにしてお夕、九とえば半
導体素子を搭載する基板などの外部引き出し電極とを耐
熱性の配線シートに形成したバンプを介して加熱圧着し
友ものである。
さて、第1図はこの発明の第1の実施例を示す断面図で
ある。この第1図において、通常樹脂封止半導体装置に
用いられているリードフレーム11の内方端200部分
には金が部分メッキされている。
これらのリードフレーム11と半導体素子5の導出電極
(図示せず)とを通電、嶺続、搭載する場合にyJI1
1図の実施例では耐熱性のシートとして、ポリイミドチ
ーブ1に半導体素子5の導出電極と対応した部分および
リードフレーム11の内方端20と対応し次位置に前記
ポリイミドチーブ1に貫通孔(図示せず)を形成し、こ
のポリイきドテーグ1の半導体素子5と反対側の貫通孔
の底部に銅箔などによる導電路21をエツチング加工な
どによって形成している。
この導電性21に通電して、前記導出電極と内方端20
に対応し7を貫通孔内に電気メツキ法によリ、バンプ2
2が成長されている。このように、導電路21に通電し
て形成されたバンプ22は少なくともポリイミドテア7
’lの下面よシ突出する位の高さを有している。
かくして、バンプ22付き+l IJイミドテテー1が
形成されており、このバンプ22付きのポリイミドテー
プlを用いて、リードフレーム11の内方端20と半導
体素子5の導出電極にバンプ22を位置出してサンディ
ングツール(図示せス)ニより押し付けて、通常用いら
れるパルス電流によりバンプ22に発熱させる。
これにより、バンプ22の金属をリードフレーム11の
内方端と半導体素子5の導出電極に融着させるとともに
加熱圧着され、リードフレーム11の内方端20とポリ
イミドテープ1の導電路21がバンプ22を通して電気
的に導通接続されるとともに、バンプ22を通して導電
路21と半導体素子5の導出電極が電気的に導通接続さ
れる。
このようにして、リード7V−ム11に接続して半導体
装置5はその後横々の工程を経て樹脂封止される。バン
プ22の金属としては通常金、ハンダまたは錫が好適で
ある。
ま几、サンディングツールの熱は導電路21を加熱し、
その熱がバンプ22を経て導出電極に溶着される。金バ
ンプを形成した場合には加熱圧着によって導出電極に圧
着される。導電路21の底面は通常錫メッキまたはハン
ダメッキされている。
第2図はこの発明の半導体装置の第2の実施例の構成を
示す断面図である。この第2図の実施例の基本的構成は
第1図の実施例と同様であるが、バンプ22をポリイミ
ドテープlの両面に突出するように設けた点が、第1図
とは異なるものである。
このようにすることによって、バンプ22の位置が第1
の実施例では目視できなかったが、この第2の実施例の
ようにポリイミドテープlの両面にバンプ22を突出す
るように形成すれば、位置の割り出しが容易になる。な
お、このバンプ22の形成方法およびバンプ金属は第1
の実施例と同様である。
第3図はこの発明の第3の実施例の構成を示す断面図で
ある。この第3の実施例では、ぼりイミドチーブlにお
いて、半導体素子5の導出電極と対応し友部分およびリ
ードフレーム11の内方端20と対応した位置に貫通孔
23をそれぞれ形成し、このポリイミドテープlの半導
体素子5側に前記同様鋼箔などを接着剤で接着し、ホト
リソ技術によって心安部分だけ銅箔を残すようにマス午
ングエッチングを行い、導電路21が形成されている。
このポリイミドテープlにおいて、バンプ形成エリヤ以
外をマスキングし、貫通孔23に対向した半導体素子5
側の部分にバンプ24が形成されている。
通常、バンプは電気メツキ法によって形成される。バン
プ24を形成した導電路21の部分以外は錫メッキまた
はハンダメツ中によって保護されている。
まt1パンf24以外の少なくとも導電路21面にエポ
午シ樹脂などの保護膜を形成してもよい。
これは第1.第2の実施例と同様で弗る。
このようにして、バンプ24を形成したポリイミドテー
プlを用いて第4図に示すように、半導体素子5の導出
電極および内方端20とにサンディングツール26を用
いて、前記同様に位置合わせした後にサンディングツー
ル26の先端を貫通孔23内に入れ、導電路21を介し
てバンプ24を接続部に加圧してlンデイングツール2
6にパルス電流を流して加熱圧着することにより、バン
プ24が溶着され電気的に導電接続される。
なお、各実施例ともにバンプに金を使用し几場合には、
加熱圧着によって接続される。また、接続は内方端20
側、また導出電極側と同時でもよいが、ビンディングツ
ールの構造から別個に行った方が作業が容易である。
このように多端子を同時に接続でき、かつ導電路21と
導出電極および内方端との接続法の信頼性が向上するこ
とになる。そして、チーブ上にバンプを形成するもので
あるから、連続メッキ処理ができ、取扱も容易であると
ともに、メツ中成。
メツ中電着組成バンプ厚さなどの管理も容易にできる。
また、バンプ部分が不良でも高価な半導体素子を無駄に
することなく、打ち抜きなどによって不良をテープから
抜き落とすことによって良品のみを後工程に送ることが
できる。
(発明の効果) 以上詳細に説明したようにこの発明によれば、耐熱性の
配線シートの両面に導通するかあるいは少なくとも片面
にバンプを形成し、このバンプを通して半導体素子の導
出電極とチーブキャリア。
インナリードの先端およびアクタリードと半導体素子の
外部導出電極とを導通接続するようKしたので、以下に
列挙するごと龜効果を奏する。
(1)  ウエハグロセス工程でバンプ形成をしな゛い
で済むので、工程が削除できる。
(2)  メッキ工程の歩留まりによって良品の半導体
素子を無駄にしないで済む。
(3)  連続作業が可能であり、取扱が極めて容易で
あり、大量にメツ牟逃理でき、コスト低減が可能である
(4)  薄形化されたノ臂ツケージに有効であり、か
つ多端子半導体装置で6るばかりか、グリント基板ハイ
ブリッドICの配線および変災などについても利用でき
る。
【図面の簡単な説明】
第1図はこの発明の半導体装置の第1の実施例の構成を
示す断面図、第2図および第3図はそれぞれこの発明の
第2.第3の実施例の@面図、第4図は第3図の実施例
におけるバンプt−Mンデイングツールで溶着させて半
導体素子の導出電極と導電路とを電気的に接続する方法
を説明する友めの図、第5図は従来の半導体装置の平面
図、第6図は第5図のA−A線の断面図、第7図みいし
第9図はそれぞれ従来のチーブキャリア半導体組立手順
を示す図である。 l・・・ポリイミド、5・・・半導体素子、11・・・
リードフレーム、20・・・内方喝、21・・・導電路
、22゜24・・・バンプ、23・・・貫通孔。 第311 第5図 第6図

Claims (6)

    【特許請求の範囲】
  1. (1)(a)外部導出電極を有する半導体素子と、 (b)上記外部導出電極を電気的に導出するために導電
    性の内方端を有するリードフレームと、 (c)片面に導電路を有し上記導出電極と上記内方端が
    上記導電路を介して電気的に導通させるバンプを少なく
    とも片面に有する耐熱性の配線シートと、 よりなる半導体装置。
  2. (2)配線シートは半導体素子側に導電路を有するアウ
    タリード、インナリードの先端にバンプが形成されるこ
    とを特徴とする特許請求の範囲第1項記載の半導体装置
  3. (3)配線シートはバンプが形成された裏面に貫通孔が
    形成されることを特徴とする特許請求の範囲第2項記載
    の半導体装置。
  4. (4)配線シートは貫通孔に挿通された加熱圧着手段に
    よつてバンプに通電および圧着して導出電極および内方
    端を導電路と導通接続することを特徴とする特許請求の
    範囲第1項記載の半導体装置。
  5. (5)配線シートは半導体素子と反対側に導電路を有す
    るアウタリード、インナリードの先端にバンプが形成さ
    れることを特徴とする特許請求の範囲第1項記載の半導
    体装置。
  6. (6)配線シートは両面に突出するようにバンプが形成
    されることを特徴とする特許請求の範囲第1項、第2項
    、第5項記載の半導体装置。
JP62016259A 1987-01-28 1987-01-28 半導体装置 Pending JPS63185035A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62016259A JPS63185035A (ja) 1987-01-28 1987-01-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62016259A JPS63185035A (ja) 1987-01-28 1987-01-28 半導体装置

Publications (1)

Publication Number Publication Date
JPS63185035A true JPS63185035A (ja) 1988-07-30

Family

ID=11911562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62016259A Pending JPS63185035A (ja) 1987-01-28 1987-01-28 半導体装置

Country Status (1)

Country Link
JP (1) JPS63185035A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0281446A (ja) * 1988-09-16 1990-03-22 Nec Corp チップキャリア基板
JPH04326535A (ja) * 1991-04-25 1992-11-16 Mitsubishi Electric Corp 樹脂封止半導体装置
US5473514A (en) * 1990-12-20 1995-12-05 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
JP2008256325A (ja) * 2007-04-09 2008-10-23 Daikin Ind Ltd 空気調和機の室内機

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0281446A (ja) * 1988-09-16 1990-03-22 Nec Corp チップキャリア基板
US5473514A (en) * 1990-12-20 1995-12-05 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5613295A (en) * 1990-12-20 1997-03-25 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board and method for manufacturing same
US5646830A (en) * 1990-12-20 1997-07-08 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5715147A (en) * 1990-12-20 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
JPH04326535A (ja) * 1991-04-25 1992-11-16 Mitsubishi Electric Corp 樹脂封止半導体装置
JP2008256325A (ja) * 2007-04-09 2008-10-23 Daikin Ind Ltd 空気調和機の室内機

Similar Documents

Publication Publication Date Title
EP0459493B1 (en) A semiconductor device comprising a TAB tape and its manufacturing method
US4891687A (en) Multi-layer molded plastic IC package
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
EP0135416B1 (en) Integrated circuit having a pre-attached conductive mounting media and method of making the same
US5883432A (en) Connection structure between electrode pad on semiconductor device and printed pattern on printed circuit board
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
US6444494B1 (en) Process of packaging a semiconductor device with reinforced film substrate
JPS63185035A (ja) 半導体装置
US20030209783A1 (en) Assembly structure for electronic power integrated circuit formed on a semiconductor die and corresponding manufacturing process
JPH01184860A (ja) 半導体装置の製造方法
JPH0817870A (ja) 半導体装置
JPH0740576B2 (ja) フィルムキャリヤ半導体装置の電気試験方法
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
US6575765B2 (en) Interconnect assembly for an electronic assembly and assembly method therefor
JP2000252320A (ja) 半導体装置およびその製造方法
JP2652222B2 (ja) 電子部品搭載用基板
JP3147189B2 (ja) リードフレームおよびその製造方法
JPH02252251A (ja) フィルムキャリヤーテープ
JP2542675B2 (ja) 半導体装置
JP3800889B2 (ja) 半導体装置の製造方法および半導体装置
JP2975783B2 (ja) リードフレームおよび半導体装置
JPH05129514A (ja) リードフレームおよびその製造方法
JP2552943B2 (ja) 半導体装置
JPS6388833A (ja) テ−プキヤリヤ実装テ−プ
JP2782374B2 (ja) 電子部品搭載装置及びその製造方法