JPH0336755A - 半導体素子用リードフレーム - Google Patents

半導体素子用リードフレーム

Info

Publication number
JPH0336755A
JPH0336755A JP17160389A JP17160389A JPH0336755A JP H0336755 A JPH0336755 A JP H0336755A JP 17160389 A JP17160389 A JP 17160389A JP 17160389 A JP17160389 A JP 17160389A JP H0336755 A JPH0336755 A JP H0336755A
Authority
JP
Japan
Prior art keywords
wiring pattern
lead frame
lead
inner lead
intermediate wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17160389A
Other languages
English (en)
Inventor
Hideji Sagara
秀次 相楽
Masahiro Fuse
正弘 布施
Yutaka Yagi
裕 八木
Kazuo Izumida
泉田 和夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP17160389A priority Critical patent/JPH0336755A/ja
Publication of JPH0336755A publication Critical patent/JPH0336755A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置用リードフレームに関し、特に、レ
ジンモールド型半導体装置に好適であって超多ビン化を
可能とするリードフレームに関する。
〔発明の背景〕
従来一般にレジンモールド型半導体装置の組み立て用部
材として用いられるリードフレームとしては、たとえば
第6図に示すような・P面形状をしており、半導体素子
を取り付けるためのダイパッド1と、その周囲に配設さ
れ上記半導体素子との結線を行うためのインナーリード
2と、このインナーリード2に連続するアウターリード
3を備えている。そしてこのようなリードフレームは、
通常、コバール、42合金、銅系合金などの導電性にす
ぐれ1.かも強度が高い金属板をフォトエツチング法や
スタンピング法などにより、上記パッド1、インナーリ
ード2およびアウターリード3を有する形状に加工する
ことにより製造される。
上記のような従来のリードフレームは、第7図に組み立
て後の半導体装置の断面要部を拡大して示すように、ダ
イパッド1に半導体素子4を取り付けると同時に、該半
導体素子のポンディングパッド(図示せず)とインナー
リード2とを金などからなるワイヤー5により電気的に
接続して用いられる。したがって、通常、インナーリー
ド2のボンディング位置に金や銀などの貴金属をめっき
してワイヤーボンディングが確実に行えるようになされ
ている。
ところで、近年、半導体素子が高集積化され、人出力(
Ilo)端子の数が増加するに伴い、半導体素子のサイ
ズは増大しているものの、その−方で電子機器の小型化
および軽量化への要求は強く、そのために半導体パッケ
ージのより一層の小型化ならびに同一サイズ内での多ピ
ン化が進行している。このために、リードフレームに対
しても加工サイズの微細化が求められている。
しかしながら、エツチング法およびスタンピング法によ
る加工には限界が存在し、無制限に微小ピッチの加工が
できるわけではない。現在の技術では、概ね、板厚に対
して、エツチング法では80%程度、スタンピング法で
は当該板厚程度の幅がスリット加工の限界である。
また、半導体装置の組み立てにおいては、ワイヤボンデ
ィング法による電気的接続が主に行われているが、前述
したようなインナーリード2へのボンディング時には、
そのワイヤーの長さに制限が存在する。つまり、半導体
装置のパッケージをレジンでモールドして形成する際に
、ワイヤーが長すぎると、ワイヤー流れによるショート
が発坐しやすくなるので、このような問題を防止するた
めに、ワイヤーの長さは、このようなショートが生じな
いような長さに厳格に制限する必要があるのである。一
方、インナーリード2のピン数を増大させるためには、
上記のようにスリット加工に限界があることから、イン
ナーリード2をダイパッド上から所定距離だけ離して該
インナーリード形成領域を拡大する必要が生じる。しか
しながら、インナーリード形成領域を拡大することは同
時にボンディングワイヤーの長さを長くすることになり
、したがって上述したショートの問題が不r11避的に
生じることとなる。
このように、インナーリード形成領域の大きさは、搭載
する半導体素子およびダイパッドのサイズによって制限
され、したがって各々の加工法による加工限界ピッチか
ら、インナーリードに形成され得る最大胤エピン数も自
ずと制限され、このため従来のリードフレームにおいて
は一定限度以上の多ピン化は技術的に困難となる。
〔発明の概要〕
本発明は上述した従来技術に伴う問題点に鑑みてなされ
たものであり、搭載する半導体素子およびダイパッドの
サイズによって制限を受けることなく、インナーリード
の超多ピン化を可能とするリードフレームならびに該リ
ードフレームの製造に用いる中間接続体を提供すること
を目的とするものである。
上記の目的を達成するために、本発明のリードフレーム
においては、インナーリードへと接続される中間配線パ
ターンが形成された特定の中間接続体をリードフレーム
の構成部材として採用したことを特徴としている。
すなわち、本発明の半導体素子用リードフレームは、ダ
イパッド上に配設された平面形状の絶縁材料′からなる
絶縁基材に、集積回路素子とインナーリードとを接続す
る中間配線パターンおよび該中間配線パターンとインナ
ーリードとを接続するためのボンディング窓とを設け、
前記ボンディング窓により露出している配線パターンの
導体部分とインナーリード接続端部に設けた凹部ないし
凸部が係合するように両者が接合されてなることを特徴
としている。
なお、本発明の上記リードフレームにおいては、前記中
間配線パターンの導体部分とリードフレームのインナー
リード接続端部との接合が熱圧着溶接(共晶結合)によ
って行われていることが好ましい。
〔実施例〕
以下、添付図面に示す本発明の実施例に基づいて本発明
をさらに具体的に説明する。
第1図は、本発明の一実施例に係る半導体素子用リード
フレームを用いてICチップを実装した状態を示す断面
図である。図中、符号11はリードフレームのインナー
リードを示し、12はダイパッドである。これらの部材
の材質は、42合金、銅合金などの導電性の高い一連の
金属より構成されるものであり、金型加工もしくは化学
エツチングなどの方法によって形成される。
一方、これらの部材に接続される中間接続体100は、
絶縁性フィルム14の表面に所定の中間配線パターン1
3が形成されてなる。中間接続体100は図示のように
インナーリード11に接合されてリードフレームが構成
され、ICチップ15はダイパッド12上に搭載されて
、中間配線パターン13とICチップ上の電極パッドと
がワイヤー16によってボンディングされる。すなわち
、本発明においては、ICチップ15からのボンディン
グが中間配線パターン13に対して行われ、この配線パ
ターンを介してインナーリード11に電気的に接続され
る。したがって、配線パターンは材料に制限されること
なく微細化が可能であるので、芯条ビン化が実現できる
第2図は、上記のようなリードフレームの製這に用いる
中間接続体100の平面図であり、本発明の中間接続体
100は、絶縁性フィルム14の中央部に半導体素子の
ダイパッド部となるデバイスホール20が形成され、該
デバイスホール20の周縁から前記絶縁性フィルム14
の外周部へ向けて中間配線パターン13が形成され、さ
らに絶縁性フィルムの周縁部近傍には該絶縁性フィルム
が存在せず前記中間配線パターン13の導体部分が露出
するように形成されて後述する中間配線パターン13と
リードフレームのインナーリードとを接続するためのボ
ンディング窓17が設けられてなる。
本図の例において、絶縁性フィルム14は、たとえば厚
さ50〜75μm程度のポリイミド系もしくはポリイミ
ドと同等またはそれ以上の耐熱性を有する樹脂により構
成され得る。本発明においては、絶縁性基材としては、
上記のようなフィルム状の他にシート状や板状であって
もよい。
次に配線パターンの形成は、上記絶縁性フィルム14上
に、ラミネートもしくは蒸着およびメツキなどの方法に
より銅フィルムを積層し、しかるのちにフォトリソグラ
フィー法などの方法により所定のパターン形成を行い、
エツチング法によって中間配線パターン13を完成させ
ることにより行われ得る。なお、このような銅層/絶縁
性フィルムとしては、高耐熱性の接着剤を使用した3層
タイプのもの、あるいは接着剤を用いないで蒸着やメツ
キにて2層化したものを用いることができるが、3層タ
イプのものを用いる場合においては、銅フィルムと絶縁
性フィルムとのラミネートを行う前に予めボンディング
窓17の形成を行っておく必要がある。一方、2層タイ
プのフィルムを用いる場合にあは、所定の中間配線パタ
ーン13の形成を行ったのちに、たとえば絶縁性フィル
ムがポリイミド系樹脂の場合にはヒドラジンなどによっ
て所定形状にエツチングを行うことによりボンディング
窓17の形成を行うことができる。このようにしてボン
ディング窓17を形成することにより、該ボンディング
窓17には絶縁性フィルムの層は存在せず、中間配線パ
ターン13が該窓部分に露出した状態になる。
次に、第3図および第4図を参照しながら、中間配線パ
ターン13とリードフレームのインナーリード11とを
接合する方法について具体的に説明する。
本発明においては、中間配線パターン13とリードフレ
ームのインナーリード11とを接合は熱圧着溶接法(共
晶結合ともいう)によって行われる。具体的には、Au
−5n共品によるサーモコンドロールウエルダー法によ
って行うことが奸ましい。すなわち、まずボンディング
窓17に露出している中間配線パターン13の接合側表
面にNi層(図示せず)を4〜5μmの厚さで無電解メ
ツキにて形成したのち、同様にして今度はAu層(図示
せず)さらにこの上に1μm程度の厚さに形成する。一
方、リードフレームのインナーリード11の接合部先端
11aに電対あるいは無電解メツキにてSn層(図示せ
ず)を1μm程度の厚さに形成する(第4図(A))。
このようにしてメツキの施された中間配線パターン13
とインナーリード11の接合部位を係合させて所定の条
件でサーモコンドロールウエルダー法により熱圧着溶接
(共晶結合)させることによって両者を接合し一体化す
る(第4図(B))。
このとき、さらに絶縁性フィルムの裏面とダイパッドと
の接合はたとえば耐熱性接着剤を用いて行うことができ
る。このように本発明においては、中間配線パターン1
3とインナーリード11の接合が熱圧着溶接によって行
われるので、両者の結合を強固かつ確実に行うことがで
きる。
上記のようにして共晶結合による中間配線パターン13
とインナーリード11との接合を行ったのち、両者の物
理的接合強度を補強することを目的として、第4図(C
)に示すように、接合部位に熱硬化性接着剤1つを塗布
することが好ましい。
半導体装置の組み立てに際しては、上述のように中間接
続体を備えたリードフレームを構成(、たのち、常法に
従ってICチップ上の電極パッドと中間接続体上の中間
配線パターン先端部との間でボンディングを行うことに
より電気的接続を行う。
具体的には、たとえば配線パターンの先端部に前述した
と同様の方法でAuメツキを行ったのちICチップ上の
電極パッドとの間でAuワイヤによるポールボンディン
グを丈施することによって電気的接続が行われ得る。
また、本発明のリードフレームにおいては、第3図に示
したように、インナーリード11と中間配線パターン1
3との接合に際しては、両者がムいに係合するようにイ
ンナーリード11の接合部分に凹部を設けることにより
、中間接続体をダイパッド上に載置するときの位置決め
を迅速かつ容易に行うことができる。このようなインナ
ーリード接続部の形状は第3図や第4図に示すものに眠
られず、たとえば第5図(a)、(b)あるいは(c)
に示すような断面形状を有するものであってもよい。
〔発明の効果〕
本発明のリードフレームにおいては、半導体素子が搭載
されるダイパッド部とインナーリード部との間が、微細
な中間配線パターンを有する中間接続体を介して接続さ
れているので、芯条ビン化が可能になるとともに、上記
中間接続体はインナーリード部と強固かつ確実に接合さ
れるのでリードフレームの高品質化を図ることかできる
点においてもすぐれている。
【図面の簡単な説明】
第1図は本発明の実施例に係るリードフレームを用いて
半導体装置を組み立てた状態を示す断面図、第2図は本
発明で用いるの中間接続体の平面図、第3図は中間接続
体とリードフレームを接合する様子を示す斜視図、第4
図は中間接続体とリードフレームを接合する方法を示す
工程断面図、第5図はインナーリードの中間接続体との
接続部の部分断面図であり、第6図は従来のリードフレ
ームの平面図、第7図は従来のリードフレームを用いて
ボンディングを行った状態を示す概要断面図である。 11・・・インナーリード、12・・・ダイパッド、1
3・・・中間配線パターン、14・・・絶縁性フィルム

Claims (1)

  1. 【特許請求の範囲】 1、ダイパッド上に配設された平面形状の絶縁材料から
    なる絶縁基材に、集積回路素子とインナーリードとを接
    続する中間配線パターンおよび該中間配線パターンとイ
    ンナーリードとを接続するためのボンディング窓とを設
    け、前記ボンディング窓により露出している配線パター
    ンの導体部分とインナーリード接続端部に設けた凹部な
    いし凸部が係合するように両者が接合されてなることを
    特徴とする、半導体素子用リードフレーム。 2、前記中間配線パターンの導体部分とリードフレーム
    のインナーリード接続端部との接合が、熱圧着溶接によ
    って行われている、請求項1に記載の半導体素子用リー
    ドフレーム。 3、前記絶縁基材が、樹脂フィルムからなる、請求項1
    に記載の半導体素子用リードフレーム。
JP17160389A 1989-07-03 1989-07-03 半導体素子用リードフレーム Pending JPH0336755A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17160389A JPH0336755A (ja) 1989-07-03 1989-07-03 半導体素子用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17160389A JPH0336755A (ja) 1989-07-03 1989-07-03 半導体素子用リードフレーム

Publications (1)

Publication Number Publication Date
JPH0336755A true JPH0336755A (ja) 1991-02-18

Family

ID=15926229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17160389A Pending JPH0336755A (ja) 1989-07-03 1989-07-03 半導体素子用リードフレーム

Country Status (1)

Country Link
JP (1) JPH0336755A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286148A (ja) * 1991-03-14 1992-10-12 Hitachi Cable Ltd 多ピン多層配線リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286148A (ja) * 1991-03-14 1992-10-12 Hitachi Cable Ltd 多ピン多層配線リードフレーム

Similar Documents

Publication Publication Date Title
EP1235272B1 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
EP1005086A2 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
KR20110084444A (ko) 유연하고 적층 가능한 반도체 다이 패키지들, 이를 사용한 시스템들 및 이를 제조하는 방법들
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
KR100679470B1 (ko) 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH04127564A (ja) リードフレームの製造方法
JPH0336755A (ja) 半導体素子用リードフレーム
JP3297959B2 (ja) 半導体装置
JPH06104369A (ja) 多層リードフレーム
JPH06112395A (ja) 混成集積回路装置
JP2879629B2 (ja) リードフレームおよびその製造方法
JP3576228B2 (ja) 表面実装型半導体装置
JP3147189B2 (ja) リードフレームおよびその製造方法
JP3336235B2 (ja) 半導体装置およびその製造方法
JPS63185035A (ja) 半導体装置
JP2652222B2 (ja) 電子部品搭載用基板
JPH03142862A (ja) リードフレーム
JPH118260A (ja) 樹脂封止型半導体装置の製造方法
KR100318317B1 (ko) 베어 칩 실장 인쇄회로기판
JP3005841B2 (ja) 半導体装置用リ−ドフレ−ム及びその製造方法
JP2552943B2 (ja) 半導体装置
JPH09252020A (ja) 半導体装置およびその製造方法
JP2001053195A (ja) 半導体装置の製造方法
JPH0485864A (ja) 半導体素子用リードフレーム