JPH0485864A - 半導体素子用リードフレーム - Google Patents

半導体素子用リードフレーム

Info

Publication number
JPH0485864A
JPH0485864A JP19875890A JP19875890A JPH0485864A JP H0485864 A JPH0485864 A JP H0485864A JP 19875890 A JP19875890 A JP 19875890A JP 19875890 A JP19875890 A JP 19875890A JP H0485864 A JPH0485864 A JP H0485864A
Authority
JP
Japan
Prior art keywords
die pad
lead frame
semiconductor device
insulating film
insulation film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19875890A
Other languages
English (en)
Inventor
Takeshi Tsunoda
剛 角田
Hiroshi Yagi
八木 ▲ひろし▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP19875890A priority Critical patent/JPH0485864A/ja
Publication of JPH0485864A publication Critical patent/JPH0485864A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子を取り付けるためのダイパッド部
に少なくとも絶縁性フィルムが貼り合わされた半導体素
子用リードフレームに関し、特に超多ビン化に対して好
適である半導体素子用リードフレームに関するものであ
る。
〔従来の技術〕
従来より、半導体装置の組立用部材として用いられてい
るリードフレームは、例えば第8図又は、第9図に示す
ような平面形状を有している。このリードフレームは、
例えば、半導体素子を取り付けるためのダイパッド1と
、その周囲に配役さね半導体素子との結線を行うための
インナーリード2と、該インナーリード2に連続するア
ウターリード3とを備えている。
このようなリードフレームは、通常、 コバール、42
合金、銅系合金等の、導電性に優れ且つ強度が大きい金
属板を用い、フォトエツチング法やスタンピング法等に
より、ダイパッド1、インナーリード2及びアウターリ
ード3を有する形状に加工することにより、製造される
ものである。
そして、このリードフレームを用いて半導体装置を組み
立てる場合、第10図に示すようにリードフレームのダ
イパッド1に半導体素子4(以下、単に素子ともいう)
を取り付けると同時に、素子4のポンディングパッド(
図示せず)とインナーリード2とを金等からなるワイヤ
5により電気的に接続することにより、半導体装置が組
み立てられる。従って、通常は、インナーリード2のボ
ンディング位置に金や銀等の貴金属のめっきを施して、
ワイヤボンディングが確実に行えるようになされている
一方、近年半導体素子が高集積化さね 入出力(I 1
0)端子の数が増加するに伴い、半導体素子サイズが増
大している。しかし、その一方で電子機器の小型・軽量
化への要求が強く、そのために半導体パッケージのより
一層の小型化及び同一サイズでの多ピン化が進行してい
る。このために、リードフレームに対しても加工サイズ
の微細化が求められている。
〔発明が解決しようとする課題〕
ところで、このようにリードフレームにおける加工サイ
ズが微細化して(ると、必然的にリードのピッチもきわ
めて微小となって(る。しかしながら、リードフレーム
をエツチング法及びスタンピング法により加工しようと
すると、これらの加工法には限界が存在し、無制限にリ
ードの微少ピッチの加工ができるわけではない。エツチ
ング法では概ね板厚に対して80%程度、またスタンピ
ング法では概ね板厚程度がスリットの加工限界となって
いる。
また、半導体装置の組立では、ワイヤボンディング法に
よる電気的接続が主に行われているが、インナーリード
2へのワイヤのボンディング時には、ボンディング可能
なワイヤ長に制限が存在する。この理由は、半導体装置
のパッケージをレジンでモールドして形成する際に、ワ
イヤ流れによるショートが生じるのを防止するためであ
る。このようにワイヤ長に制限があるために、インナー
リード2先端をダイパッド1から離してインナーリード
形成領域を拡げることができなく、そのビン数を増やす
こともできない。
従って、搭載する半導体素子(チップ)サイズ及びダイ
パッドサイズが決定されると、インナーリード2の先端
の形成領域が決定されることになる。このようにインナ
ーリード形成領域が決定されると、それぞれの加工法に
よる加工限界ピッチから、最大加工ビン数が自ずと決ま
ってしまい、それ以上の多ビン化ができないという問題
があった。
そこで、搭載するチップサイズ及びダイパッドサイズを
変更せず、しかもインナーリードにボンディングするワ
イヤ長をも延・長することなく、多ビン化を可能にする
ために、ダイパッドに、半導体素子とインナーリードと
の電気的接続を中継する独立電極である中間パッドが形
成されている絶縁性フィルムを貼り合わせることにより
、インナーリードをダイパッドから離性させてインナー
リードの形成領域を拡げ、結果として、インナーリード
の数を増設することが考えられる。
その場合、絶縁性フィルムを貼り合わせるにあたり、半
導体装置の信頼性を十分に確保するためには、絶縁性フ
ィルムをダイパッドに確実に且つ強固に貼り合わせるこ
とが極めて重要であり、その実現が強く要請される。
本発明は上記要請に応えるべくなされたものであり、そ
の目的は、絶縁性フィルムをダイパッドに確実に且つ強
固に貼り合わせることができ、しかも容易に製造するこ
とのできる半導体素子用リードフレームを提供すること
である。
〔課題を解決するための手段〕
前述の課題を解決するために、本発明は、半導体素子が
接合される絶縁性フィルムを、接着剤を用いてダイパッ
ド上に貼り合わせる構造の半導体素子用リードフレーム
において、ダイパッド上の表面粗度Raが0.08μm
以上であることを特徴としている。
特に本発明の実施態様として、絶縁性フィルムに独立電
極を形成していることを特徴としている。
〔作用〕
このように構成された本発明の半導体素子用リードフレ
ームにおいては、例えば第4図に示すようにダイパッド
1の表面粗度Raが0.08μm以上に設定されている
ので、ダイパッド1と絶縁性フィルム8とは、接着時に
それらの間に空気層9が形成されにくい。したがって、
ダイパッド1に対して、絶縁性フィルム8は確実且つ強
固に貼り合わされるようになる。
なお、符号は図面を参照するためだけのものであり、本
発明の構成を何ら限定するものではない。
〔実施例〕
以下、図面を参照して、本発明の実施例を詳細に説明す
る。
第1図(A)は、本発明の一実施例であるリードフレー
ムAの概略を示す部分平面図であり、同図(B)は、 
(A)のIBIB線に沿う断面図である。また、第2図
(A)は、本実施例のリードフレームを作製する前の材
料としてのリードフレームA′と絶縁性フィルム8の概
略を示す部分平面図であり、同図(B)は(A)のnB
−I[B断面図である。
本実施例のリードフレームAは、第2図に示すように所
定数の構成単位Bが図中左右方向に連続して形成されて
いるリードフレーム本体A′を備えている。 各構成単
位Bは、基本的構成として中央に位置するグイバンド1
と、その周囲に配設されたインナーリード2と、該イン
ナーリード2に連続するアウターリード3とから構成さ
れている。
そして、第1図に示すようにリードフレームAはダイパ
ッド1の上に半導体素子取付部の周囲に配設された所定
数の中間パッド(独立電極)6,6゜・・・を有する絶
縁性フィルム8を貼り合わせることにより形成されてい
る。
次に、このようなリードフレームの製造方法について具
体的に説明する。
第3図(A)〜(D)は、 リードフレームのグイパッ
ド1上に絶縁性フィルム8を貼り合わせる工程を概略的
に示す拡大部分断面図である。
まず、第2図に示されているものと同様のリードフレー
ム本体A′と第1図に示されているものと同様の絶縁性
フィルム8とを用意する。このリードフレーム本体A′
を作製するにあたっては、まず例えば板厚150μmの
42合金からなる300m口の合金板を用い、 トリク
レンにより脱脂したこの合金板に対して、0FPR−8
00(商品名、東京応化■製ポジレジスト)のレジスト
をデイツプ方式にてレジストコーティング(膜厚6μm
)を行う。次いで、所定のパターンマスクを用いて露光
 次いで常法により現像及びボストベーク等を行うとと
もに、塩化鉄によるエツチングを行い、その後アヤトン
によるレジストの剥離を行う。そして、最後にダイパッ
ド1の表面に、例えば銀めっきを施し、表面粗度Raを
0.08μm以上にする(めっきはインナーリード2の
先端にも同時にかつ同様に行う)。
また、絶縁性フィルム8を作製するにあたっては、例え
ば厚さ25μmのポリイミドフィルムからなるフィルム
基材8Aを用い、このフィルム基材8Aの一方の片面に
厚さ18μmの銅箔をラミネートし、他方の片面に高耐
熱性の接着剤をラミネートすることにより積層フィルム
を形成する。
さらに、前述のリードフレームA′の場合と同様のエツ
チング法により、この積層フィルムの表面く 所定パタ
ーンからなる中間パッド6を形成し、この表面にニッケ
ルめりき及び金めつき等の表面処理を行うことにより、
絶縁性フィルム8が作製される。
そして、第3図(A)に示すように、上記ダイパッドl
の上に上記絶縁性フィルム8を、接着剤層8Bが下に向
くように配し、次いで同図(B)に示すように、該絶縁
性フィルム8を上記グイパッド1の上に載置し、これら
両者の正確な位置合わせを行う。
次いで、第3図(C)に示すように、接合用加熱治具1
0により、上記絶縁性フィルム8をダイバンド1に押圧
(加圧)すると同時に加熱して、第3図(D)に示すよ
うに、上記絶縁性フィルム8とダイパッド1とが、確実
且つ強固に貼り合わされる。こうして、本実施例のリー
ドフレームAが製造される。
ここで、グイパッド1と絶縁性フィルム8とを密着させ
た際に、両者の間に空気層が形成される可能性がある。
すなわち、第4図(A)に示すように、ダイパッド1の
表面粗度Raが0,08μm未満であると、空気が外部
に逃げ難くなり、ダイパッド1と絶縁性フィルム8との
接着後にも、これら両者の間に空気が残って空気層9が
部分的に形成されてしまう。この空気層9が形成される
と、ワイヤボンド時におけるボンダビリティの低下を招
く恐れがある。
これに対し、第4図(B)に示すようにダイパッド1の
表面粗度RaがO,OSμm以上であると、空気が外部
に逃げ易くなり、ダイパッド1と絶縁性フィルム8との
接着後には、これら両者間に空気層9は形成されにくく
なり、ダイパッド1と絶縁性フィルム8とは確実且つ強
固に接着される。
したがって、ワイヤボンド時に高ボンダビリティが期待
される。
実際に試験した結L 第5図に示すように発生する空気
層の占める面積が表面粗度Raが0.08μm未満の場
合は比較的大きいのに対して、表面粗度Raが0.08
μm以上の場合はきわめて小さいことがわかる。更に、
接着剤の種類や温度等の異なる3種類の貼り付は条件に
ついて試験した結果を表1に示す。
表1表面粗IRaの違いによると有空気層面積率表1か
ら明らがなように、いずれの条件においても、表面粗度
Raがo 08μm以上のものの方が表面粗度Raが0
.08μm未満のものよりも、発生する空気層の占める
面積がきわめて少ない。
このよ・うに表面粗度Raが0.08μm以上の場合に
は、接着性がきわめて大きく向上することがわかる。
第6図は、本実施例のリードフレームAを用いて製造し
た半導体装置を示し、特に搭載される半導体素子とイン
ナーリードとの間の電気的接続の態様を概略的に示す説
明図である。
第6図に示すようく 半導体素子4のポンディングパッ
ド(図示せず)と中間バッド6とをワイヤ5aで接続し
、該中間バッド6とインナーリード2とをワイヤ5bで
接続する。このように、中間バッド6により半導体素子
4とインナーリード2との電気的接続の中継点を設ける
ことにより、ワイヤ、特にワイヤ5bを従来のワイヤ長
より延長することなく、ダイパッド1からインナーリー
ド2のボンディング位置(通常先端部)を従来に比し大
きく離性させることが可能となる。その結果 ワイヤボ
ンディング後に樹脂をモールドする場合でも、ワイヤが
長いことに起因するショート等を起こすことなく、イン
ナーリード2の形成頭載を拡張することが可能となる。
したがって、形成し得るインナーリード2の本数を増加
させ紐条ビン化が容易に可能となる。
また、第7図は、本実施例のリードフレームA゛を用い
る場合の他の態様を示す概略説明図である。
第7図に示すように、この態様では搭載する半導体素子
4のサイズが第6図に示す半導体素子4のそれよりも小
さい。このように半導体素子4のサイズが/J%さい場
合でも、従来のリードフレームと同一サイズの本実施例
によるリードフレームAを使用することにより、第6図
で説明したと同様の電気的接続を行うことが可能となる
。すなわち、本実施例によるリードフレームAはより一
層の広い汎用性をも有している。
以上、本発明を実施例に基づいて具体的に説明したが、
本発明のリードフレームは前記実施例に示したものに限
定されるものではない。
例えば、 リードフレームの形成材料としては。
42@金の他にコバール、銅系合金等の任意の導電性材
料を使用することができ、また絶縁性フィルムのフィル
ム基材もポリイミドに限られず、絶縁性を備え且つ耐熱
性等の他の要求される性質を儂えている材料であれば任
意のもので形成できる。
また、前述の実施例では、多ビン化を可能にするための
中間バッドを備えた絶縁性フィルムを貼り合わせる場合
を例に本発明を説明したが、本発明は、これに限定され
るものではなく、例えば中間バッドを備えていない絶縁
性フィルムをダイパラド部に貼り合わせる場合等、目的
の如何に拘らず絶縁性フィルムをダイパッド部に貼り合
わせるものであれば如何なる場合にも適用可能であるこ
とはいうまでもない。
〔発明の効果〕 以上の説明から明かなように、本発明のリードフレーム
によれば、ダイパッド上の表面粗度Raを0.08μm
以上に設定しているので、ダイパッドに絶縁性フィルム
を確実に且つ強固に貼り合わせることができる。
【図面の簡単な説明】
第1図は本発明のリードフレームの一実施例を概略的に
示し、 (A)はこの実施例の部分平面図、(B)は(
A)のI B−I B線に沿う断面図、第2図はこの実
施例に使用されるリードフレーム本体を概略的に示し、
 (A)はこのリードフレーム本体の部分平面図、 (
B)は(A)のnB−nB線に沿う断面図、第3図はこ
の実施例のリードフレームの製造方法を示し、 (A)
〜(D)は各製造工程を概略的に示す部分断面図、第4
図は表面粗度Raが0.08μm未満のダイパッドの上
に絶縁性フィルムを接着した場合と、この実施例のリー
ドフレームにおける表面粗度RaがO,OSμm以上の
ダイパッドの上に絶縁性フィルムを接着した場合とを比
較説明し、 (A)は前者の場合の部分断面図、 (B
)は後者の場合の部分断面図、第5図は試験結果を示す
図、第6図および第7図はそれぞれこの実施例のリード
フレームを用いて製造した半導体装置の要部を示す概略
説明図、第8図および第9図はそれぞれ従来のリードフ
レームの一単位を示す平面図、第10図は、従来のリー
ドフレームを用いて製造した半導体装置の要部を示す概
略説明図である。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体素子が接合される絶縁性フィルムを、接着
    剤を用いてダイパッド上に貼り合わせる構造の半導体素
    子用リードフレームにおいて、 ダイパッド上の表面粗度Raが0.08μm以上である
    ことを特徴とする半導体素子用リードフレーム。
  2. (2)前記絶縁性フィルムに独立電極が形成されている
    ことを特徴とする請求項1記載の半導体素子用リードフ
    レーム。
JP19875890A 1990-07-26 1990-07-26 半導体素子用リードフレーム Pending JPH0485864A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19875890A JPH0485864A (ja) 1990-07-26 1990-07-26 半導体素子用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19875890A JPH0485864A (ja) 1990-07-26 1990-07-26 半導体素子用リードフレーム

Publications (1)

Publication Number Publication Date
JPH0485864A true JPH0485864A (ja) 1992-03-18

Family

ID=16396467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19875890A Pending JPH0485864A (ja) 1990-07-26 1990-07-26 半導体素子用リードフレーム

Country Status (1)

Country Link
JP (1) JPH0485864A (ja)

Similar Documents

Publication Publication Date Title
JP3780122B2 (ja) 半導体装置の製造方法
JP3176542B2 (ja) 半導体装置及びその製造方法
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JPWO2007061112A1 (ja) 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2004253674A (ja) 半導体装置及びその製造方法
JPH0831864A (ja) 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH04127564A (ja) リードフレームの製造方法
JPH0997868A (ja) リードフレーム部材及びその製造方法
JPH0485864A (ja) 半導体素子用リードフレーム
KR20030019070A (ko) 반도체 장치
KR100884662B1 (ko) 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법
JPH07249708A (ja) 半導体装置及びその実装構造
JPH1140728A (ja) リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法
JPH05129514A (ja) リードフレームおよびその製造方法
JP3434918B2 (ja) 半導体装置
JPH04119653A (ja) 集積回路素子
JPH04192450A (ja) 複合リードフレーム
JPH03206633A (ja) 半導体装置
JPH02232958A (ja) 半導体素子用リードフレームの製造方法
JPH10303254A (ja) 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置
JPH05218280A (ja) リードフレームおよびその製造方法
JPH0336755A (ja) 半導体素子用リードフレーム