JPH10303254A - 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置 - Google Patents
半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置Info
- Publication number
- JPH10303254A JPH10303254A JP9112875A JP11287597A JPH10303254A JP H10303254 A JPH10303254 A JP H10303254A JP 9112875 A JP9112875 A JP 9112875A JP 11287597 A JP11287597 A JP 11287597A JP H10303254 A JPH10303254 A JP H10303254A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- tape carrier
- semiconductor element
- bonding
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子とワイヤボンディングを行うこと
のできる半導体素子搭載用テープキャリア、およびそれ
を使用した半導体装置を提供する。 【解決手段】 ポリイミド製耐熱テープ２１にアウター
リードホール２６を設け、アウターリードホール２６の
上を渡すように貼り付けた銅箔２２の上面に銅リードパ
ターンを形成する。銅リードパターン面を脱脂および酸
洗により清浄化し、清浄化された銅リードパターン面に
電気めっき法で無光沢ニッケルめっき層２３を析出す
る。このニッケルめっき層２３の上に、パラジウムめっ
き層２４を析出し、さらにこのパラジウムめっき層２４
の上に、金めっき層２５を析出して、テープキャリア２
０を形成する。金めっき層２５は、省略することができ
る。
のできる半導体素子搭載用テープキャリア、およびそれ
を使用した半導体装置を提供する。 【解決手段】 ポリイミド製耐熱テープ２１にアウター
リードホール２６を設け、アウターリードホール２６の
上を渡すように貼り付けた銅箔２２の上面に銅リードパ
ターンを形成する。銅リードパターン面を脱脂および酸
洗により清浄化し、清浄化された銅リードパターン面に
電気めっき法で無光沢ニッケルめっき層２３を析出す
る。このニッケルめっき層２３の上に、パラジウムめっ
き層２４を析出し、さらにこのパラジウムめっき層２４
の上に、金めっき層２５を析出して、テープキャリア２
０を形成する。金めっき層２５は、省略することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子搭載用
テープキャリア、およびそのテープキャリアを使用した
半導体装置に関し、特に、ワイヤボンディング法が適用
できる半導体素子搭載用テープキャリア、およびそのテ
ープキャリアを使用した半導体装置に関する。
テープキャリア、およびそのテープキャリアを使用した
半導体装置に関し、特に、ワイヤボンディング法が適用
できる半導体素子搭載用テープキャリア、およびそのテ
ープキャリアを使用した半導体装置に関する。
【０００２】
【従来の技術】銅箔とポリイミド等の耐熱性テープの張
合せ材から作成する半導体素子搭載用テープキャリア
は、大量生産性に優れ、可撓性があり、薄く、軽量であ
るため、従来から液晶画面の駆動用ＩＣ（Integrated C
ircuit）や小型計算機の論理ＬＳＩ（Large Scale Inte
gration）に適用され、最近においては、ＣＰＵ（Centr
alProcessing Unit）やＡＳＩＣ（Application Specifi
c Integrated Circuit）などの大型論理回路半導体素子
の搭載用にまで適用されている。
合せ材から作成する半導体素子搭載用テープキャリア
は、大量生産性に優れ、可撓性があり、薄く、軽量であ
るため、従来から液晶画面の駆動用ＩＣ（Integrated C
ircuit）や小型計算機の論理ＬＳＩ（Large Scale Inte
gration）に適用され、最近においては、ＣＰＵ（Centr
alProcessing Unit）やＡＳＩＣ（Application Specifi
c Integrated Circuit）などの大型論理回路半導体素子
の搭載用にまで適用されている。
【０００３】図３は、従来のテープ・オートメーテッド
・ボンディング（ＴＡＢ）による半導体装置の製造を示
す。半導体装置１３は、半導体素子５と、テープキャリ
ア１とを備えている。テープキャリア１は、半導体素子
５の電極と接合される接合面を有するインナーリード６
と、インナーリード６に連設されて外部配線基板（図示
せず）と接合される接合面を有するアウターリード７と
を含むリードパターンを配された可撓性絶縁フィルム２
から成っている。インナーリード６とアウターリード７
から成るリードパターンは、銅または銅合金で構成され
る。
・ボンディング（ＴＡＢ）による半導体装置の製造を示
す。半導体装置１３は、半導体素子５と、テープキャリ
ア１とを備えている。テープキャリア１は、半導体素子
５の電極と接合される接合面を有するインナーリード６
と、インナーリード６に連設されて外部配線基板（図示
せず）と接合される接合面を有するアウターリード７と
を含むリードパターンを配された可撓性絶縁フィルム２
から成っている。インナーリード６とアウターリード７
から成るリードパターンは、銅または銅合金で構成され
る。
【０００４】従来のＴＡＢによる半導体装置の製造方法
について説明する。半導体素子５の電極面のアルミパッ
ド上に複数の突起状の金バンプ３を形成する。これら複
数の金バンプ３上に、複数の金バンプ３と同数のテープ
キャリア１のインナーリード６を正確に配置し、ダイヤ
モンドなどで形成された硬質のボンディングツール４で
全てのインナーリード６を金バンプ３に一括して熱圧着
することによって、半導体装置１３を製造している。
について説明する。半導体素子５の電極面のアルミパッ
ド上に複数の突起状の金バンプ３を形成する。これら複
数の金バンプ３上に、複数の金バンプ３と同数のテープ
キャリア１のインナーリード６を正確に配置し、ダイヤ
モンドなどで形成された硬質のボンディングツール４で
全てのインナーリード６を金バンプ３に一括して熱圧着
することによって、半導体装置１３を製造している。
【０００５】このように、従来のＴＡＢによれば、イン
ナーリード６を金バンプ３を接合材として一括して熱圧
着するので、テープキャリア１と半導体素子５の接合時
間が短く、大量生産に適したものとなっている。
ナーリード６を金バンプ３を接合材として一括して熱圧
着するので、テープキャリア１と半導体素子５の接合時
間が短く、大量生産に適したものとなっている。
【０００６】従来のＴＡＢにおいて、テープキャリア１
を半導体素子５に接合する場合、テープキャリア１のイ
ンナーリード６に、錫めっきまたは金−ニッケルめっき
を施している。錫めっきの場合は、半導体素子５上の金
バンプ６と金−錫共晶合金を形成して、半導体素子５と
テープキャリア１のインナーリード６とを接合してい
る。金−ニッケルめっきの場合は、半導体素子５上の金
バンプ６と金−金接合となり、より信頼性の高い接合と
なっている。この下地めっき層のニッケルめっき層は、
インナーリード６の素材である銅と、めっき層の最表面
である金めっき層との熱拡散を防止するバリアの役割を
持っている。
を半導体素子５に接合する場合、テープキャリア１のイ
ンナーリード６に、錫めっきまたは金−ニッケルめっき
を施している。錫めっきの場合は、半導体素子５上の金
バンプ６と金−錫共晶合金を形成して、半導体素子５と
テープキャリア１のインナーリード６とを接合してい
る。金−ニッケルめっきの場合は、半導体素子５上の金
バンプ６と金−金接合となり、より信頼性の高い接合と
なっている。この下地めっき層のニッケルめっき層は、
インナーリード６の素材である銅と、めっき層の最表面
である金めっき層との熱拡散を防止するバリアの役割を
持っている。
【０００７】硬質の金属リードフレームやガラスエボキ
シ基板と半導体素子との接合においては、半導体素子に
接合されるインナーリードの数が少ない場合、ＴＡＢに
換えて金ワイヤボンディング法が用いられている。
シ基板と半導体素子との接合においては、半導体素子に
接合されるインナーリードの数が少ない場合、ＴＡＢに
換えて金ワイヤボンディング法が用いられている。
【０００８】図４は、従来の金ワイヤボンディング法に
よって金属リードフレームを使用して製造された半導体
装置を示す。図４において、半導体素子５と金属リード
フレーム１１のインナーリード６を、絶縁状の接着テー
プ８で接着する。インナーリード６の接着面の反対面
と、半導体素子５のアルミパッドを、熱圧着法または超
音波併用熱圧着法によって、金ボンディングワイヤ９で
接合する。この接合後、半導体素子５、インナーリード
６、および金ボンディングワイヤ９を、モールドレジン
１０で覆うことによって、半導体装置１２が生成され
る。
よって金属リードフレームを使用して製造された半導体
装置を示す。図４において、半導体素子５と金属リード
フレーム１１のインナーリード６を、絶縁状の接着テー
プ８で接着する。インナーリード６の接着面の反対面
と、半導体素子５のアルミパッドを、熱圧着法または超
音波併用熱圧着法によって、金ボンディングワイヤ９で
接合する。この接合後、半導体素子５、インナーリード
６、および金ボンディングワイヤ９を、モールドレジン
１０で覆うことによって、半導体装置１２が生成され
る。
【０００９】
【発明が解決しようとする課題】しかしながら、図３に
示したような従来のＴＡＢによる半導体装置によれば、
半導体素子５と一度に接合されるインナーリード６の数
が数百にもなったり、また、半導体素子５とインナーリ
ード６の接合ピッチが狭くなると、接合時における半導
体素子５とインナーリード６の正確な配置が困難になる
という問題があった。
示したような従来のＴＡＢによる半導体装置によれば、
半導体素子５と一度に接合されるインナーリード６の数
が数百にもなったり、また、半導体素子５とインナーリ
ード６の接合ピッチが狭くなると、接合時における半導
体素子５とインナーリード６の正確な配置が困難になる
という問題があった。
【００１０】また、半導体素子５とインナーリード６の
接合材となる金バンプ３は、ダイシングによって切断す
る前の配線を描画したＬＳＩウェハにフォトレジストを
厚塗りし、露光、現像、電気金めっき、レジスト剥膜、
金焼鈍などの１０工程以上の工程を経て作成されるた
め、製造コストと時間が多くかかり、このため金バンプ
３の製造が困難であるという問題があった。
接合材となる金バンプ３は、ダイシングによって切断す
る前の配線を描画したＬＳＩウェハにフォトレジストを
厚塗りし、露光、現像、電気金めっき、レジスト剥膜、
金焼鈍などの１０工程以上の工程を経て作成されるた
め、製造コストと時間が多くかかり、このため金バンプ
３の製造が困難であるという問題があった。
【００１１】図４に示したような従来の金ボンディング
ワイヤによる半導体装置によれば、熱圧着法による半導
体素子５とインナーリード６の接合においては、インナ
ーリード６が３００℃以上に加熱されるため、インナー
リード６およびアウターリード７の素材となる銅箔とポ
リイミドテープなどの絶縁フィルム２とを接着する接着
剤が流動化し、また絶縁フィルム２も軟化するため接合
性が悪くなるという問題があった。
ワイヤによる半導体装置によれば、熱圧着法による半導
体素子５とインナーリード６の接合においては、インナ
ーリード６が３００℃以上に加熱されるため、インナー
リード６およびアウターリード７の素材となる銅箔とポ
リイミドテープなどの絶縁フィルム２とを接着する接着
剤が流動化し、また絶縁フィルム２も軟化するため接合
性が悪くなるという問題があった。
【００１２】また、超音波併用熱圧着法による半導体素
子５とインナーリード６の接合においては、接合時の加
熱温度を２００℃以下にし、超音波の出力を高めると、
金ボンディングワイヤ９の変形が大きくなり、ネック切
れを起こしやすいという問題があった。
子５とインナーリード６の接合においては、接合時の加
熱温度を２００℃以下にし、超音波の出力を高めると、
金ボンディングワイヤ９の変形が大きくなり、ネック切
れを起こしやすいという問題があった。
【００１３】また、超音波併用熱圧着法による半導体素
子５とインナーリード６の接合において、接合時の加熱
温度を２００℃以下にし、超音波の出力を金ボンディン
グワイヤ９のネック切れが起こらない程度まで抑える
と、インナーリード６から金ボンディングワイヤ９が弾
かれて圧着されないという問題があった。
子５とインナーリード６の接合において、接合時の加熱
温度を２００℃以下にし、超音波の出力を金ボンディン
グワイヤ９のネック切れが起こらない程度まで抑える
と、インナーリード６から金ボンディングワイヤ９が弾
かれて圧着されないという問題があった。
【００１４】従って、本発明の目的は、可撓性を有する
テープキャリアと半導体素子をワイヤボンディングで接
続することができる半導体素子搭載用テープキャリアを
提供することである。
テープキャリアと半導体素子をワイヤボンディングで接
続することができる半導体素子搭載用テープキャリアを
提供することである。
【００１５】本発明の他の目的は、可撓性を有するテー
プキャリアと半導体素子をワイヤボンディングで接続す
ることができる半導体素子搭載用テープキャリアを使用
した半導体装置を提供することである。
プキャリアと半導体素子をワイヤボンディングで接続す
ることができる半導体素子搭載用テープキャリアを使用
した半導体装置を提供することである。
【００１６】
【課題を解決するための手段】本発明は、以上に述べた
目的を実現するため、半導体素子の電極と接合される接
合面を有するインナーリードと、インナーリードに連設
されて外部配線基板と接合される接合面を有するアウタ
ーリードとを含むリードパターンを、可撓性絶縁フィル
ム上に形成した半導体素子搭載用テープキャリアにおい
て、インナーリードは、下地めっき層としてのニッケル
めっき層と、ニッケルめっき層の上に形成され、超音波
併用熱圧着に要求される所定の硬さおよび所定の耐酸化
性を付与する表面めっき層を、少なくとも接合面に有す
ることを特徴とする半導体素子搭載用テープキャリアを
提供する。
目的を実現するため、半導体素子の電極と接合される接
合面を有するインナーリードと、インナーリードに連設
されて外部配線基板と接合される接合面を有するアウタ
ーリードとを含むリードパターンを、可撓性絶縁フィル
ム上に形成した半導体素子搭載用テープキャリアにおい
て、インナーリードは、下地めっき層としてのニッケル
めっき層と、ニッケルめっき層の上に形成され、超音波
併用熱圧着に要求される所定の硬さおよび所定の耐酸化
性を付与する表面めっき層を、少なくとも接合面に有す
ることを特徴とする半導体素子搭載用テープキャリアを
提供する。
【００１７】また、前記目的を実現するため、半導体素
子の電極と接合される接合面を有するインナーリード
と、インナーリードに連設されて外部配線基板と接合さ
れる接合面を有するアウターリードとを含むリードパタ
ーンを、可撓性絶縁フィルム上に形成した半導体素子搭
載用テープキャリアと、半導体素子搭載用テープキャリ
アのインナーリードに接合される半導体チップとを有す
る半導体装置において、インナーリードは、下地めっき
層としてのニッケルめっき層と、ニッケルめっき層の上
に形成され、超音波併用熱圧着に要求される所定の硬さ
および所定の耐酸化性を付与する表面めっき層を、少な
くとも接合面に有することを特徴とする半導体装置を提
供する。
子の電極と接合される接合面を有するインナーリード
と、インナーリードに連設されて外部配線基板と接合さ
れる接合面を有するアウターリードとを含むリードパタ
ーンを、可撓性絶縁フィルム上に形成した半導体素子搭
載用テープキャリアと、半導体素子搭載用テープキャリ
アのインナーリードに接合される半導体チップとを有す
る半導体装置において、インナーリードは、下地めっき
層としてのニッケルめっき層と、ニッケルめっき層の上
に形成され、超音波併用熱圧着に要求される所定の硬さ
および所定の耐酸化性を付与する表面めっき層を、少な
くとも接合面に有することを特徴とする半導体装置を提
供する。
【００１８】
【発明の実施の形態】以下本発明の半導体素子搭載用テ
ープキャリア、およびそのテープキャリアを使用した半
導体装置を詳細に説明する。
ープキャリア、およびそのテープキャリアを使用した半
導体装置を詳細に説明する。
【００１９】図１は、本発明の半導体素子搭載用テープ
キャリア（以下「テープキャリア」とする）を示す。本
発明のテープキャリア２０は、ポリイミド製耐熱テープ
２１にアウターリードホール２６を設け、ポリイミド製
耐熱テープ２１の片面に耐熱接着剤を用いてアウターリ
ードホール２６の上を渡すように銅箔２２を貼り付けた
テープキャリア用テープ材２７を、以下のように成形加
工することによって生成される。
キャリア（以下「テープキャリア」とする）を示す。本
発明のテープキャリア２０は、ポリイミド製耐熱テープ
２１にアウターリードホール２６を設け、ポリイミド製
耐熱テープ２１の片面に耐熱接着剤を用いてアウターリ
ードホール２６の上を渡すように銅箔２２を貼り付けた
テープキャリア用テープ材２７を、以下のように成形加
工することによって生成される。
【００２０】テープキャリア用テープ材２７の銅箔２２
の上面に感光性レジストを薄く均一に塗布した後、露
光、現像、エッチング、レジスト剥膜などの工程を経
て、所望の形状の微細パターンを有する銅リードパター
ンを形成する。銅箔２２に形成された銅リードパターン
のめっき不要部に、耐薬品性のレジストをスクリーン印
刷法で塗布し、レジストの塗布されていない銅リードパ
ターン面を脱脂および酸洗により清浄化する。清浄化さ
れた銅リードパターン面にニッケルを電気めっき法でめ
っきし、無光沢ニッケルめっき層２３を析出する。この
ニッケルめっき層２３の上に、同じく電気めっき法でパ
ラジウムをめっきし、パラジウムめっき層２４を析出す
る。さらにこのパラジウムめっき層２４の上に同じく電
気めっき法で金をめっきし、金めっき層２５を析出し
て、テープキャリア２０を形成する。
の上面に感光性レジストを薄く均一に塗布した後、露
光、現像、エッチング、レジスト剥膜などの工程を経
て、所望の形状の微細パターンを有する銅リードパター
ンを形成する。銅箔２２に形成された銅リードパターン
のめっき不要部に、耐薬品性のレジストをスクリーン印
刷法で塗布し、レジストの塗布されていない銅リードパ
ターン面を脱脂および酸洗により清浄化する。清浄化さ
れた銅リードパターン面にニッケルを電気めっき法でめ
っきし、無光沢ニッケルめっき層２３を析出する。この
ニッケルめっき層２３の上に、同じく電気めっき法でパ
ラジウムをめっきし、パラジウムめっき層２４を析出す
る。さらにこのパラジウムめっき層２４の上に同じく電
気めっき法で金をめっきし、金めっき層２５を析出し
て、テープキャリア２０を形成する。
【００２１】ここで、アウターリードホール２６の上に
渡された銅箔２２のうち、半導体素子搭載部２８側の銅
箔２２が、インナーリード６となり、その外側部分の銅
箔２２が、アウターリード７となる。
渡された銅箔２２のうち、半導体素子搭載部２８側の銅
箔２２が、インナーリード６となり、その外側部分の銅
箔２２が、アウターリード７となる。
【００２２】図３に示したＴＡＢ法で使用される従来の
テープキャリア１は、半導体素子５のアルミパッド上面
に設けられた金バンプ３と、テープキャリア１のインナ
ーリード６を一括ボンディングによって接合するもので
あるため、半導体素子５の搭載部に予め半導体素子５の
サイズより大きなホール（デバイスホール）を開け、イ
ンナーリード６の先端がこのデバイスホール内に突出す
る構造となっている。
テープキャリア１は、半導体素子５のアルミパッド上面
に設けられた金バンプ３と、テープキャリア１のインナ
ーリード６を一括ボンディングによって接合するもので
あるため、半導体素子５の搭載部に予め半導体素子５の
サイズより大きなホール（デバイスホール）を開け、イ
ンナーリード６の先端がこのデバイスホール内に突出す
る構造となっている。
【００２３】図１に示した本発明のテープキャリア２０
は、超音波併用熱圧着法によって、金ボンディングワイ
ヤ（図示せず）でテープキャリア２０のインナーリード
６と半導体素子（図示せず）を接合するため、従来のテ
ープキャリア１（図３）のように、デバイスホールを設
ける必要がなく、インナーリード６の先端をポリイミド
製耐熱テープ２１から突出させずに、全てポリイミド製
耐熱テープ２１の上面に設置できる。
は、超音波併用熱圧着法によって、金ボンディングワイ
ヤ（図示せず）でテープキャリア２０のインナーリード
６と半導体素子（図示せず）を接合するため、従来のテ
ープキャリア１（図３）のように、デバイスホールを設
ける必要がなく、インナーリード６の先端をポリイミド
製耐熱テープ２１から突出させずに、全てポリイミド製
耐熱テープ２１の上面に設置できる。
【００２４】図２は、本発明の半導体装置の断面図であ
る。本発明によるテープキャリア２０を使用した半導体
装置３０は、上述のようにして形成したテープキャリア
２０の半導体素子搭載部２８に、半導体素子５を耐熱性
ポリイミド接着剤で固着した後、超音波併用熱圧着法に
よって、その半導体素子５のアルミパッドとテープキャ
リア２０のインナーリード６の先端を金ボンディングワ
イヤ９でワイヤボンディングして生成される。
る。本発明によるテープキャリア２０を使用した半導体
装置３０は、上述のようにして形成したテープキャリア
２０の半導体素子搭載部２８に、半導体素子５を耐熱性
ポリイミド接着剤で固着した後、超音波併用熱圧着法に
よって、その半導体素子５のアルミパッドとテープキャ
リア２０のインナーリード６の先端を金ボンディングワ
イヤ９でワイヤボンディングして生成される。
【００２５】本発明のテープキャリア２０の各めっき層
の働きは、最下層のニッケルめっき層２３は、銅箔２２
からの銅の熱拡散の防止および金ボンディングワイヤ９
の超音波接合に耐え得る硬さの付与をその目的とし、中
層のパラジウムめっき層２４は、同様に硬さの付与と耐
酸化性の向上をその目的とし、最表層の金めっき層２５
は、耐酸化性の向上をその目的とする。
の働きは、最下層のニッケルめっき層２３は、銅箔２２
からの銅の熱拡散の防止および金ボンディングワイヤ９
の超音波接合に耐え得る硬さの付与をその目的とし、中
層のパラジウムめっき層２４は、同様に硬さの付与と耐
酸化性の向上をその目的とし、最表層の金めっき層２５
は、耐酸化性の向上をその目的とする。
【００２６】従って、各めっき層は、ニッケルめっき層
２３が、１〜２μｍ程度、パラジウムめっき層２４が
０．０５〜０．２μｍ程度、金めっき層２５が、０．０
０５〜０．０５μｍ程度の厚さがよい。
２３が、１〜２μｍ程度、パラジウムめっき層２４が
０．０５〜０．２μｍ程度、金めっき層２５が、０．０
０５〜０．０５μｍ程度の厚さがよい。
【００２７】
【実施例】以下に、本発明のテープキャリア２０を使用
した場合の超音波併用熱圧着法による半導体装置の実施
例と、従来のテープキャリアを使用した場合とを比較す
る。
した場合の超音波併用熱圧着法による半導体装置の実施
例と、従来のテープキャリアを使用した場合とを比較す
る。
【００２８】本発明の第１の実施例によるテープキャリ
ア２０は、上述のようにして形成された銅リードパター
ン全体を、上述と同様にして清浄化する。この清浄化さ
れた銅リードパターン面全体に上述の電気めっき法でめ
っきを施す。ここで、無光沢ニッケルめっき層２３は、
約２μｍの厚さで析出し、パラジウムめっき層２４は、
約０．２μｍ析出し、さらに金めっき層２４は、約０．
０５μｍ析出させる。金ボンディングワイヤ９の外径を
２５μｍとする。また、ボンディング条件は、ボンディ
ング荷重約９０ｇｆ、熱圧着ステージ温度２００℃、超
音波出力０．５Ｗとした。このボンディング条件は、剛
性の高い金属リードフレームであっても比較的接合しに
くい臨界条件である。
ア２０は、上述のようにして形成された銅リードパター
ン全体を、上述と同様にして清浄化する。この清浄化さ
れた銅リードパターン面全体に上述の電気めっき法でめ
っきを施す。ここで、無光沢ニッケルめっき層２３は、
約２μｍの厚さで析出し、パラジウムめっき層２４は、
約０．２μｍ析出し、さらに金めっき層２４は、約０．
０５μｍ析出させる。金ボンディングワイヤ９の外径を
２５μｍとする。また、ボンディング条件は、ボンディ
ング荷重約９０ｇｆ、熱圧着ステージ温度２００℃、超
音波出力０．５Ｗとした。このボンディング条件は、剛
性の高い金属リードフレームであっても比較的接合しに
くい臨界条件である。
【００２９】以上の条件で、金ボンディングワイヤ９を
５００本使用して、半導体素子５とインナーリード６を
接合する試験を２回行った。この試験において、半導体
素子５またはインナーリード６のどちらか一方でも接合
されていない場合を不良モードとして、金ボンディング
ワイヤ９の圧着率を求めた結果、全ての接合が確認さ
れ、圧着率１００％となった。
５００本使用して、半導体素子５とインナーリード６を
接合する試験を２回行った。この試験において、半導体
素子５またはインナーリード６のどちらか一方でも接合
されていない場合を不良モードとして、金ボンディング
ワイヤ９の圧着率を求めた結果、全ての接合が確認さ
れ、圧着率１００％となった。
【００３０】本発明の第２の実施例によるテープキャリ
ア２０は、銅箔２２のめっき必要部分、即ち、インナー
リード６の先端部のみを清浄化して、この面に上記第１
の実施例と同様のめっきを施し、第１の実施例と同様の
条件で、圧着試験を行った。その結果、第１の実施例と
同様に、金ボンディングワイヤ９の全ての接合が確認さ
れ、圧着率１００％となった。
ア２０は、銅箔２２のめっき必要部分、即ち、インナー
リード６の先端部のみを清浄化して、この面に上記第１
の実施例と同様のめっきを施し、第１の実施例と同様の
条件で、圧着試験を行った。その結果、第１の実施例と
同様に、金ボンディングワイヤ９の全ての接合が確認さ
れ、圧着率１００％となった。
【００３１】従来のテープキャリアは、銅箔のめっき必
要部分、即ち、インナーリードの先端部のみを清浄化し
て、この面にニッケルを電気めっき法でめっきし、無光
沢ニッケルめっき層を約２μｍ析出し、このニッケルめ
っき層の上に、同じく電気めっき法で金をめっきした金
めっき層を０．０５μｍ析出して形成する。この従来の
テープキャリアを使用して、本発明と同様の条件で、圧
着試験を行った。その結果、金ボンディングワイヤの圧
着率が８０％となり、２０％の金ボンディングワイヤの
接合が不良となった。
要部分、即ち、インナーリードの先端部のみを清浄化し
て、この面にニッケルを電気めっき法でめっきし、無光
沢ニッケルめっき層を約２μｍ析出し、このニッケルめ
っき層の上に、同じく電気めっき法で金をめっきした金
めっき層を０．０５μｍ析出して形成する。この従来の
テープキャリアを使用して、本発明と同様の条件で、圧
着試験を行った。その結果、金ボンディングワイヤの圧
着率が８０％となり、２０％の金ボンディングワイヤの
接合が不良となった。
【００３２】前述した実施例では、ニッケル／パラジウ
ム／金の３層のめっきを施したが、ニッケル／パラジウ
ムの２層のめっきであっても従来より優れた効果を得る
ことができた。即ち、銅箔のめっき必要部分に、約２μ
ｍの厚さの無光沢ニッケルめっき層を析出し、この上に
約０．２μｍの厚さのパラジウムめっき層を析出したテ
ープキャリアを準備し、上記と同様の条件で、圧着試験
を行った。その結果、９５％の金ボンディングワイヤの
圧着率が得られた。９５％の圧着率（５％の接合不良）
は十分に実用化できる結果である。
ム／金の３層のめっきを施したが、ニッケル／パラジウ
ムの２層のめっきであっても従来より優れた効果を得る
ことができた。即ち、銅箔のめっき必要部分に、約２μ
ｍの厚さの無光沢ニッケルめっき層を析出し、この上に
約０．２μｍの厚さのパラジウムめっき層を析出したテ
ープキャリアを準備し、上記と同様の条件で、圧着試験
を行った。その結果、９５％の金ボンディングワイヤの
圧着率が得られた。９５％の圧着率（５％の接合不良）
は十分に実用化できる結果である。
【００３３】本発明のテープキャリア２０の最下層のニ
ッケルめっき層２３は、銅箔２２からの銅の熱拡散を防
止するためには少なくとも１μｍ以上の厚さを必要とす
るが、ニッケルめっき層２３は比較的硬いめっき層であ
るので、テープキャリア２０の可撓性を確保するために
は２μｍ以下が望ましい。従って、ニッケルめっき層２
３の厚さは、１〜２μｍ程度がよい。
ッケルめっき層２３は、銅箔２２からの銅の熱拡散を防
止するためには少なくとも１μｍ以上の厚さを必要とす
るが、ニッケルめっき層２３は比較的硬いめっき層であ
るので、テープキャリア２０の可撓性を確保するために
は２μｍ以下が望ましい。従って、ニッケルめっき層２
３の厚さは、１〜２μｍ程度がよい。
【００３４】中層もしくは最表層のパラジウムめっき層
２４は、ニッケルめっき層２３よりも硬いめっき層であ
り、また高価なのでできるだけ薄い方がよいが、０．０
５μｍ以下にすると耐酸化性が低下し、テープキャリア
２０のボンディング性が低下することとなった。更に、
薄膜層とした場合の層の厚さの制御およびその品質の保
証が困難であるため、パラジウムめっき層２４の厚さ
は、０．０５〜０．２μｍ程度がよい。
２４は、ニッケルめっき層２３よりも硬いめっき層であ
り、また高価なのでできるだけ薄い方がよいが、０．０
５μｍ以下にすると耐酸化性が低下し、テープキャリア
２０のボンディング性が低下することとなった。更に、
薄膜層とした場合の層の厚さの制御およびその品質の保
証が困難であるため、パラジウムめっき層２４の厚さ
は、０．０５〜０．２μｍ程度がよい。
【００３５】最表層の金めっき層２５は、パラジウムめ
っき層２４よりも更に高価なので薄付けがよいが、パラ
ジウムめっき層２４と同様に、薄膜層とした場合の層の
厚さの制御およびその品質の保証が困難であるため、金
めっき層２５の厚さは、０．００５〜０．０５μｍ程度
がよい。
っき層２４よりも更に高価なので薄付けがよいが、パラ
ジウムめっき層２４と同様に、薄膜層とした場合の層の
厚さの制御およびその品質の保証が困難であるため、金
めっき層２５の厚さは、０．００５〜０．０５μｍ程度
がよい。
【００３６】以上、本発明の実施の形態および実施例を
示したが、本発明のテープキャリア２０は、超音波併用
熱圧着による金ワイヤボンディング法のみならず、他の
ワイヤボンディング法に用いてもよい。
示したが、本発明のテープキャリア２０は、超音波併用
熱圧着による金ワイヤボンディング法のみならず、他の
ワイヤボンディング法に用いてもよい。
【００３７】
【発明の効果】以上述べた通り、本発明の半導体素子搭
載用テープキャリア、およびそのテープキャリアを使用
した半導体装置によれば、リード部分に金／パラジウム
／ニッケルめっきあるいはパラジウム／ニッケルめっき
を施し、超音波併用熱圧着による金ワイヤボンディング
法が使用できることとしたので、半導体素子の電極上に
金バンプを設ける必要がなく、高価で時間のかかるウェ
ハバンプ（金バンプ）製造工程を全て省略することがで
きるようになった。また、超音波併用熱圧着による金ワ
イヤボンディング法で、従来の剛性の高い金属リードフ
レームに替えて、薄く可撓性のあるテープ材のリードフ
レームが使用できることとしたので、半導体装置のパッ
ケージの薄形化ができ、狭い隙間や湾曲した半導体装置
搭載部、裏側基板などに、半導体装置のパッケージを折
り曲げて搭載できるようになった。また、本発明のテー
プキャリアは、ウェハバンプ製造工程を全て省略し、従
来のワイヤボンディング法で使用できることとしたの
で、このテープキャリアを使用した半導体装置の製造コ
ストの大幅な削減が可能となった。
載用テープキャリア、およびそのテープキャリアを使用
した半導体装置によれば、リード部分に金／パラジウム
／ニッケルめっきあるいはパラジウム／ニッケルめっき
を施し、超音波併用熱圧着による金ワイヤボンディング
法が使用できることとしたので、半導体素子の電極上に
金バンプを設ける必要がなく、高価で時間のかかるウェ
ハバンプ（金バンプ）製造工程を全て省略することがで
きるようになった。また、超音波併用熱圧着による金ワ
イヤボンディング法で、従来の剛性の高い金属リードフ
レームに替えて、薄く可撓性のあるテープ材のリードフ
レームが使用できることとしたので、半導体装置のパッ
ケージの薄形化ができ、狭い隙間や湾曲した半導体装置
搭載部、裏側基板などに、半導体装置のパッケージを折
り曲げて搭載できるようになった。また、本発明のテー
プキャリアは、ウェハバンプ製造工程を全て省略し、従
来のワイヤボンディング法で使用できることとしたの
で、このテープキャリアを使用した半導体装置の製造コ
ストの大幅な削減が可能となった。
【図１】本発明の半導体素子搭載用テープキャリアを示
す断面図。
す断面図。
【図２】本発明の半導体装置を示す断面図。
【図３】従来のテープ・オートメーテッド・ボンディン
グ（ＴＡＢ）による半導体装置の製造を示すブロック
図。
グ（ＴＡＢ）による半導体装置の製造を示すブロック
図。
【図４】従来の金ワイヤボンディング法によって製造さ
れた半導体装置を示す断面図。
れた半導体装置を示す断面図。
１ テープキャリア ２ 絶縁フィルム ３ 金バンプ ４ ボンディングツール ５ 半導体素子 ５ａ アルミパッド ６ インナーリード ７ アウターリード ８ 接着テープ ９ 金ボンディングワイヤ １０ モールドレジン １１ リードフレーム １２、１３、３０ 半導体装置 ２０ テープキャリア ２１ ポリイミド製耐熱テープ ２２ 銅箔 ２３ ニッケルめっき層 ２４ パラジウムめっき層 ２５ 金めっき層 ２６ アウターリードホール ２７ テープキャリア用テープ材 ２８ 半導体素子搭載部
Claims (6)
- 【請求項１】 半導体素子の電極と接合される接合面を
有するインナーリードと、前記インナーリードに連設さ
れて外部配線基板と接合される接合面を有するアウター
リードとを含むリードパターンを、可撓性絶縁フィルム
上に形成した半導体素子搭載用テープキャリアにおい
て、 前記インナーリードは、下地めっき層としてのニ
ッケルめっき層と、前記ニッケルめっき層の上に形成さ
れ、超音波併用熱圧着に要求される所定の硬さおよび所
定の耐酸化性を付与する表面めっき層を、少なくとも前
記接合面に有することを特徴とする半導体素子搭載用テ
ープキャリア。 - 【請求項２】 前記表面めっき層は、パラジウムめっき
層である請求項１記載の半導体素子搭載用テープキャリ
ア。 - 【請求項３】 前記表面めっき層は、パラジウムめっき
層、およびこのパラジウムめっき層の上に形成された金
めっき層である請求項１記載の半導体素子搭載用テープ
キャリア。 - 【請求項４】 半導体素子の電極と接合される接合面を
有するインナーリードと、前記インナーリードに連設さ
れて外部配線基板と接合される接合面を有するアウター
リードとを含むリードパターンを、可撓性絶縁フィルム
上に形成した半導体素子搭載用テープキャリアと、前記
半導体素子搭載用テープキャリアの前記インナーリード
に接合される半導体チップとを有する半導体装置におい
て、 前記インナーリードは、下地めっき層としてのニッケル
めっき層と、前記ニッケルめっき層の上に形成され、超
音波併用熱圧着に要求される所定の硬さおよび所定の耐
酸化性を付与する表面めっき層を、少なくとも前記接合
面に有することを特徴とする半導体装置。 - 【請求項５】 前記表面めっき層は、パラジウムめっき
層である請求項４記載の半導体装置。 - 【請求項６】 前記表面めっき層は、パラジウムめっき
層、およびこのパラジウムめっき層の上に形成された金
めっき層である請求項４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9112875A JPH10303254A (ja) | 1997-04-30 | 1997-04-30 | 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9112875A JPH10303254A (ja) | 1997-04-30 | 1997-04-30 | 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303254A true JPH10303254A (ja) | 1998-11-13 |
Family
ID=14597727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9112875A Pending JPH10303254A (ja) | 1997-04-30 | 1997-04-30 | 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10303254A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6891198B2 (en) | 2002-06-20 | 2005-05-10 | Mitsui Mining & Smelting Co., Ltd. | Film carrier tape for mounting an electronic part |
| WO2013069947A1 (en) * | 2011-11-09 | 2013-05-16 | Lg Innotek Co., Ltd. | Tape carrier package and method of manufacturing the same |
-
1997
- 1997-04-30 JP JP9112875A patent/JPH10303254A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6891198B2 (en) | 2002-06-20 | 2005-05-10 | Mitsui Mining & Smelting Co., Ltd. | Film carrier tape for mounting an electronic part |
| WO2013069947A1 (en) * | 2011-11-09 | 2013-05-16 | Lg Innotek Co., Ltd. | Tape carrier package and method of manufacturing the same |
| US9674955B2 (en) | 2011-11-09 | 2017-06-06 | Lg Innotek Co., Ltd. | Tape carrier package, method of manufacturing the same and chip package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786239A (en) | Method of manufacturing a semiconductor package | |
| US20040232539A1 (en) | Rearrangemet sheet, semiconductor device and method of manufacturing thereof | |
| US6936927B2 (en) | Circuit device having a multi-layer conductive path | |
| JPH07506217A (ja) | 製造された半導体ダイ上に電極の接続を形成する方法 | |
| JPH0729934A (ja) | バンプを持つ半導体構造 | |
| US7141509B2 (en) | Method for fabricating a circuit device | |
| US6883231B2 (en) | Method for fabricating a circuit device | |
| US20020192858A1 (en) | Method for fabricating a circuit device | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| JP3424523B2 (ja) | Ｔａｂ用テープキャリア及びその製造方法 | |
| JPH10303254A (ja) | 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置 | |
| JPH09306949A (ja) | 複合バンプへのテープ自動化結合方法 | |
| JPH11111782A (ja) | 半導体装置用テープキャリア及びそのテープキャリアを使用した半導体装置 | |
| JPH11102939A (ja) | 半導体素子搭載用テープキャリアおよびこれを用いた半導体装置 | |
| JPH10303231A (ja) | 半導体素子搭載用テープキャリアおよびそのテープキャリアを使用した半導体装置 | |
| JPS59143352A (ja) | バンプ付フイルムキヤリヤとその製造方法 | |
| JPH04322435A (ja) | 半導体装置およびその製造方法 | |
| JPS5940539A (ja) | 半導体装置およびその製造方法 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| TW200305266A (en) | Semiconductor device and a method of manufacturing the same | |
| JP2001053116A (ja) | ２層配線ｔａｂテープ及びその製造方法 | |
| JPH05326527A (ja) | バンプ形成用アンダバリヤメタルリボン | |
| JPH0158863B2 (ja) | ||
| JPH01112741A (ja) | 集積回路の接続方法 | |
| JPH0878419A (ja) | バンプ及びそれを用いた半導体装置の製造方法 |