JP2001053116A - ２層配線ｔａｂテープ及びその製造方法 - Google Patents
２層配線ｔａｂテープ及びその製造方法Info
- Publication number
- JP2001053116A JP2001053116A JP22687399A JP22687399A JP2001053116A JP 2001053116 A JP2001053116 A JP 2001053116A JP 22687399 A JP22687399 A JP 22687399A JP 22687399 A JP22687399 A JP 22687399A JP 2001053116 A JP2001053116 A JP 2001053116A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- polyimide
- thickness
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 熱による歪みの発生が少なく、配線設計の自
由度が高く、フォトソルダレジストとの密着性、特にス
テフナー貼り付け側の密着性が良好な２層配線ＴＡＢテ
ープとその製造方法。 【解決手段】 厚さが２０〜３０μｍのポリイミド層１
に、厚さが１０〜１４μｍの接着剤層２，４を介して配
線層９，１０を設け、ポリイミド層、接着剤層、配線層
１０を貫通して設けたブラインドビア７と、ブラインド
ビアの内面に形成した、配線層９，１０を相互に電気的
に接続する金属メッキ層８と、配線層１０の表面に所定
のパターンで形成したボール・パッド層に配設したはん
だボール２６と、ボール・パッド層を除く領域に形成し
たフォトソルダレジスト１１とを備えている。
由度が高く、フォトソルダレジストとの密着性、特にス
テフナー貼り付け側の密着性が良好な２層配線ＴＡＢテ
ープとその製造方法。 【解決手段】 厚さが２０〜３０μｍのポリイミド層１
に、厚さが１０〜１４μｍの接着剤層２，４を介して配
線層９，１０を設け、ポリイミド層、接着剤層、配線層
１０を貫通して設けたブラインドビア７と、ブラインド
ビアの内面に形成した、配線層９，１０を相互に電気的
に接続する金属メッキ層８と、配線層１０の表面に所定
のパターンで形成したボール・パッド層に配設したはん
だボール２６と、ボール・パッド層を除く領域に形成し
たフォトソルダレジスト１１とを備えている。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、２層配線ＴＡＢ
（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テ
ープ及びその製造方法に関し、特に、ＣＳＰ（Ｃｈｉｐ
Ｓｃａｌｅ Ｐａｃｋａｇｅ）用およびＢＧＡ（Ｂａ
ｌｌ Ｇｒｉｄ Ａｒｒａｙ）用として好適な２層配線
ＴＡＢテープであり、熱による歪みの発生が少なく形状
性に優れ、ＢＧＡ・ＣＳＰ等の配線の設計における自由
度が高く、かつフォトソルダレジストとの密着性、特に
ステフナー貼り付け側の密着性が良好で信頼性の高い２
層配線ＴＡＢテープ、及び高生産性かつ低コストの２層
配線ＴＡＢテープの製造方法に関する。
（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テ
ープ及びその製造方法に関し、特に、ＣＳＰ（Ｃｈｉｐ
Ｓｃａｌｅ Ｐａｃｋａｇｅ）用およびＢＧＡ（Ｂａ
ｌｌ Ｇｒｉｄ Ａｒｒａｙ）用として好適な２層配線
ＴＡＢテープであり、熱による歪みの発生が少なく形状
性に優れ、ＢＧＡ・ＣＳＰ等の配線の設計における自由
度が高く、かつフォトソルダレジストとの密着性、特に
ステフナー貼り付け側の密着性が良好で信頼性の高い２
層配線ＴＡＢテープ、及び高生産性かつ低コストの２層
配線ＴＡＢテープの製造方法に関する。
【０００２】
【従来の技術】図３は、従来の導通化処理及び銅めっき
を施した両面ＣＣＬの製造工程［（イ）〜（ハ）］を模
式的に示す断面図である。図３（イ）及び（ロ）に示す
ように、２層配線ＴＡＢテープとして、接着剤レス２層
ＣＣＬ（Ｃｏｐｐｅｒ Ｃ１ａｄ Ｌａｍｉｎａｔｅ）
６を用いてフォトプロセスで予め片面の銅層３に貫通孔
を形成した後、レーザ加工によって絶縁層であるポリイ
ミドテープ１に貫通孔を形成してブラインドビア７を形
成する。図３（ハ）に示すように、その後ブラインドビ
ア７の内壁をデスミヤ処理後導電化処理して約８μｍ厚
さの銅めっき８を施して製造する２層配線のＢＧＡ・Ｃ
ＳＰ用ＴＡＢテープが種々提案されている（例えば、特
開昭６１−１７６１９３号公報）。なお、接着剤レス２
層ＣＣＬ６は、銅層３の上にポリイミドワニスを塗布
し、それをヒーターで加熱してポリイミド層１とするキ
ャスティング工程によって製造される。
を施した両面ＣＣＬの製造工程［（イ）〜（ハ）］を模
式的に示す断面図である。図３（イ）及び（ロ）に示す
ように、２層配線ＴＡＢテープとして、接着剤レス２層
ＣＣＬ（Ｃｏｐｐｅｒ Ｃ１ａｄ Ｌａｍｉｎａｔｅ）
６を用いてフォトプロセスで予め片面の銅層３に貫通孔
を形成した後、レーザ加工によって絶縁層であるポリイ
ミドテープ１に貫通孔を形成してブラインドビア７を形
成する。図３（ハ）に示すように、その後ブラインドビ
ア７の内壁をデスミヤ処理後導電化処理して約８μｍ厚
さの銅めっき８を施して製造する２層配線のＢＧＡ・Ｃ
ＳＰ用ＴＡＢテープが種々提案されている（例えば、特
開昭６１−１７６１９３号公報）。なお、接着剤レス２
層ＣＣＬ６は、銅層３の上にポリイミドワニスを塗布
し、それをヒーターで加熱してポリイミド層１とするキ
ャスティング工程によって製造される。
【０００３】
【発明が解決しようとする課題】しかし、接着剤レス２
層ＣＣＬを用いた従来の２層配線ＴＡＢテープによる
と、ポリイミド層が５０μｍ程度の厚さになると、ポリ
イミドワニスをヒーターで加熱する時に生じる歪みが大
きくなり、これによって接着剤レス２層ＣＣＬに蛇行が
生じるため、搬送時にガイドに引っ掛かることがあり、
また配線のエッチングパターンにズレが生じることがあ
る。エッチングパターンのズレは配線の微細化を妨げ、
配線ピッチを４０μｍ以下にすることが困難になる。ま
た、キャスティングによって形成されたポリイミド層
は、フォトソルダレジストとの密着性が悪いため、フォ
トソルダレジストに接着剤を介してステフナーを貼付し
た構造の半導体装置では、フォトソルダレジストとポリ
イミド層の間に剥離が生じて信頼性を低下させる。ま
た、２層配線のＴＡＢテープでは、ＢＧＡ・ＣＳＰの配
線パターン引き回しが限定され、ボールパッド（Ｂａｌ
ｌ Ｐａｄ）数が増加すると、可能な配線パターン引き
回し配線ピッチは４０μｍ以下となり、銅箔層をエッチ
ングすることは極めて困難であった。
層ＣＣＬを用いた従来の２層配線ＴＡＢテープによる
と、ポリイミド層が５０μｍ程度の厚さになると、ポリ
イミドワニスをヒーターで加熱する時に生じる歪みが大
きくなり、これによって接着剤レス２層ＣＣＬに蛇行が
生じるため、搬送時にガイドに引っ掛かることがあり、
また配線のエッチングパターンにズレが生じることがあ
る。エッチングパターンのズレは配線の微細化を妨げ、
配線ピッチを４０μｍ以下にすることが困難になる。ま
た、キャスティングによって形成されたポリイミド層
は、フォトソルダレジストとの密着性が悪いため、フォ
トソルダレジストに接着剤を介してステフナーを貼付し
た構造の半導体装置では、フォトソルダレジストとポリ
イミド層の間に剥離が生じて信頼性を低下させる。ま
た、２層配線のＴＡＢテープでは、ＢＧＡ・ＣＳＰの配
線パターン引き回しが限定され、ボールパッド（Ｂａｌ
ｌ Ｐａｄ）数が増加すると、可能な配線パターン引き
回し配線ピッチは４０μｍ以下となり、銅箔層をエッチ
ングすることは極めて困難であった。
【０００４】従って、本発明の目的は、熱による歪みの
発生が少なく形状性に優れ、ＢＧＡ・ＣＳＰ等の配線の
設計における自由度が高く、かつフォトソルダレジスト
との密着性、特にステフナー貼り付け側の密着性が良好
で信頼性の高い２層配線ＴＡＢテープ、及び高生産性か
つ低コストの２層配線ＴＡＢテープの製造方法を提供す
ることにある。
発生が少なく形状性に優れ、ＢＧＡ・ＣＳＰ等の配線の
設計における自由度が高く、かつフォトソルダレジスト
との密着性、特にステフナー貼り付け側の密着性が良好
で信頼性の高い２層配線ＴＡＢテープ、及び高生産性か
つ低コストの２層配線ＴＡＢテープの製造方法を提供す
ることにある。
【０００５】
【課題を解決するための手段】本発明は、上述の課題を
解決するため、下記［１］〜［６］の２層配線ＴＡＢテ
ープ及びその製造方法を提供する。すなわち、
解決するため、下記［１］〜［６］の２層配線ＴＡＢテ
ープ及びその製造方法を提供する。すなわち、
【０００６】［１］ 厚さが２０〜３０μｍのポリイミ
ド層と、前記ポリイミド層の一面に厚さが１０〜１４μ
ｍの第１の接着剤層を介してパターン化して形成した第
１の配線層と、前記ポリイミド層の他面に厚さが１０〜
１４μｍの第２の接着剤層を介してパターン化して形成
した第２の配線層と、前記ポリイミド層、前記第１及び
第２の接着剤層並びに前記第２の配線層を貫通して設け
たブラインドビアと、前記ブラインドビアの内面に形成
した、前記第１及び第２の配線層を相互に電気的に接続
する金属めっき層と、前記第２の配線層の表面に所定の
パターンで形成したボール・パッド層と、前記ボール・
パッド層に配設したはんだボールと、前記第２の配線層
の表面の前記ボール・パッド層を除く領域に形成したフ
ォトソルダレジストとを備えてなることを特徴とする多
層ＴＡＢテープ。
ド層と、前記ポリイミド層の一面に厚さが１０〜１４μ
ｍの第１の接着剤層を介してパターン化して形成した第
１の配線層と、前記ポリイミド層の他面に厚さが１０〜
１４μｍの第２の接着剤層を介してパターン化して形成
した第２の配線層と、前記ポリイミド層、前記第１及び
第２の接着剤層並びに前記第２の配線層を貫通して設け
たブラインドビアと、前記ブラインドビアの内面に形成
した、前記第１及び第２の配線層を相互に電気的に接続
する金属めっき層と、前記第２の配線層の表面に所定の
パターンで形成したボール・パッド層と、前記ボール・
パッド層に配設したはんだボールと、前記第２の配線層
の表面の前記ボール・パッド層を除く領域に形成したフ
ォトソルダレジストとを備えてなることを特徴とする多
層ＴＡＢテープ。
【０００７】［２］ 前記ポリイミド層が、前記一面
に、半導体チップを搭載する領域を有する構成の請求項
１に記載の２層配線ＴＡＢテープ。前記［１］に記載の
２層配線ＴＡＢテープ。
に、半導体チップを搭載する領域を有する構成の請求項
１に記載の２層配線ＴＡＢテープ。前記［１］に記載の
２層配線ＴＡＢテープ。
【０００８】［３］ 前記ポリイミド層が、前記一面
に、接着剤層を介してステフナーを貼付する領域を有す
る構成の前記［１］に記載の２層配線ＴＡＢテープ。
に、接着剤層を介してステフナーを貼付する領域を有す
る構成の前記［１］に記載の２層配線ＴＡＢテープ。
【０００９】［４］ 前記第１及び第２の配線層のそれ
ぞれの表面に、ニッケル層、金層、スズ層、又は、はん
だめっき層をさらに備えてなる前記［１］〜［３］のい
ずれかに記載の２層配線ＴＡＢテープ。
ぞれの表面に、ニッケル層、金層、スズ層、又は、はん
だめっき層をさらに備えてなる前記［１］〜［３］のい
ずれかに記載の２層配線ＴＡＢテープ。
【００１０】［５］ 厚さが２０〜３０μｍのポリイミ
ド層の一面に厚さが１０〜１４μｍの第１の接着剤層を
介して第１の銅箔層を貼付、キュアするとともに、前記
ポリイミド層の他面に、厚さが１０〜１４μｍの第２の
接着剤層を介して第２の銅箔層を貼付、キュアして、複
合基材を形成し、前記複合基材の前記第２の銅箔層にエ
ッチング加工を施し、前記ポリイミド層並びに前記第１
及び第２の接着剤層に直接レーザ（Ｌａｓｅｒ）加工を
施してブラインドビアを形成し、デスミヤ処理後導電処
理して前記ブラインドビアに金属めっき層を形成し、前
記第１の銅箔層を所定のパターンの第１の配線層に加工
し、かつ前記第２の銅箔層を所定のパターンの第２の配
線層に加工して、前記第１及び第２の配線層を前記金属
めっき層によって相互に電気的に接続し、さらに、前記
第２の配線層の表面に所定のパターンでボール・パッド
層を形成し、前記ボール・パッド層にはんだボールを配
設し、さらに、前記第２の配線層の表面の前記ボール・
パッド層を除く領域にフォトソルダレジストを形成する
ことを特徴とする２層配線ＴＡＢテープの製造方法。
ド層の一面に厚さが１０〜１４μｍの第１の接着剤層を
介して第１の銅箔層を貼付、キュアするとともに、前記
ポリイミド層の他面に、厚さが１０〜１４μｍの第２の
接着剤層を介して第２の銅箔層を貼付、キュアして、複
合基材を形成し、前記複合基材の前記第２の銅箔層にエ
ッチング加工を施し、前記ポリイミド層並びに前記第１
及び第２の接着剤層に直接レーザ（Ｌａｓｅｒ）加工を
施してブラインドビアを形成し、デスミヤ処理後導電処
理して前記ブラインドビアに金属めっき層を形成し、前
記第１の銅箔層を所定のパターンの第１の配線層に加工
し、かつ前記第２の銅箔層を所定のパターンの第２の配
線層に加工して、前記第１及び第２の配線層を前記金属
めっき層によって相互に電気的に接続し、さらに、前記
第２の配線層の表面に所定のパターンでボール・パッド
層を形成し、前記ボール・パッド層にはんだボールを配
設し、さらに、前記第２の配線層の表面の前記ボール・
パッド層を除く領域にフォトソルダレジストを形成する
ことを特徴とする２層配線ＴＡＢテープの製造方法。
【００１１】［６］ 前記第１及び第２の配線層のそれ
ぞれの表面に、ニッケル層、金層、スズ層、又は、はん
だめっき層をさらに形成する前記［５］に記載の２層配
線ＴＡＢテープの製造方法。
ぞれの表面に、ニッケル層、金層、スズ層、又は、はん
だめっき層をさらに形成する前記［５］に記載の２層配
線ＴＡＢテープの製造方法。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しつつ具体的に説明する。図１は、本発明の２層
配線ＴＡＢテープを、ＢＧＡに適用した場合を模式的に
示す断面図（イ）及びその一部拡大図（ロ）である。図
１（イ）及び（ロ）に示すように、本発明の２層配線Ｔ
ＡＢテープは、厚さが２０〜３０μｍのポリイミド層１
と、ポリイミド層１の一面に厚さが１０〜１４μｍの第
１の接着剤層２を介してパターン化して形成した第１の
配線層９と、ポリイミド層１の他面に厚さが１０〜１４
μｍの第２の接着剤層４を介してパターン化して形成し
た第２の配線層１０と、ポリイミド層１、第１及び第２
の接着剤層２、４及び第２の配線層１０を貫通して設け
たブラインドビア７（図２参照）と、ブラインドビア７
の内面に形成した、第１及び第２の配線層９、１０を相
互に電気的に接続する銅めっき層８と、銅めっき層８の
表面に所定のパターンで形成したボール・パッド層（図
示せず）と、ボール・パッド層に配設したはんだボール
２６と、第２の配線層１０の表面のボール・パッド層を
除く領域に形成したフォトソルダレジスト１１とを備え
ている。
を参照しつつ具体的に説明する。図１は、本発明の２層
配線ＴＡＢテープを、ＢＧＡに適用した場合を模式的に
示す断面図（イ）及びその一部拡大図（ロ）である。図
１（イ）及び（ロ）に示すように、本発明の２層配線Ｔ
ＡＢテープは、厚さが２０〜３０μｍのポリイミド層１
と、ポリイミド層１の一面に厚さが１０〜１４μｍの第
１の接着剤層２を介してパターン化して形成した第１の
配線層９と、ポリイミド層１の他面に厚さが１０〜１４
μｍの第２の接着剤層４を介してパターン化して形成し
た第２の配線層１０と、ポリイミド層１、第１及び第２
の接着剤層２、４及び第２の配線層１０を貫通して設け
たブラインドビア７（図２参照）と、ブラインドビア７
の内面に形成した、第１及び第２の配線層９、１０を相
互に電気的に接続する銅めっき層８と、銅めっき層８の
表面に所定のパターンで形成したボール・パッド層（図
示せず）と、ボール・パッド層に配設したはんだボール
２６と、第２の配線層１０の表面のボール・パッド層を
除く領域に形成したフォトソルダレジスト１１とを備え
ている。
【００１３】ここで、ポリイミド層１の厚さは、２０〜
３０μｍであることが必要である。２０μｍ未満である
と機械的強度が不十分となり、３０μｍを超えると、熱
による歪みが発生し形状性が低下する。また、第１及び
第２の配線層９、１０の厚さは、それぞれ５〜３５μｍ
が好ましい。この範囲を外れると、電解銅箔では製造で
きないことがある。また、ブラインドビア７の径は、３
０〜８０μｍが好ましい。８０μｍを超えると、リード
配線ピッチが８０μｍ未満のファインピツチの配線の引
き回しが困難となることがあり、３０μｍ未満である
と、レーザの穴明けが不安定となり、またデスミヤ処理
が不確実となることがある。さらに、第１及び第２の接
着剤層２、４の厚さは、１０〜１４μｍであることが必
要である。１０μｍ未満であると、機械的強度が不十分
となり、１４μｍを超えるとフレキシビリティが不十分
となる。
３０μｍであることが必要である。２０μｍ未満である
と機械的強度が不十分となり、３０μｍを超えると、熱
による歪みが発生し形状性が低下する。また、第１及び
第２の配線層９、１０の厚さは、それぞれ５〜３５μｍ
が好ましい。この範囲を外れると、電解銅箔では製造で
きないことがある。また、ブラインドビア７の径は、３
０〜８０μｍが好ましい。８０μｍを超えると、リード
配線ピッチが８０μｍ未満のファインピツチの配線の引
き回しが困難となることがあり、３０μｍ未満である
と、レーザの穴明けが不安定となり、またデスミヤ処理
が不確実となることがある。さらに、第１及び第２の接
着剤層２、４の厚さは、１０〜１４μｍであることが必
要である。１０μｍ未満であると、機械的強度が不十分
となり、１４μｍを超えるとフレキシビリティが不十分
となる。
【００１４】本発明の２層配線ＴＡＢテープの好適な例
として、ポリイミド層１が、一面に、半導体チップ２０
を搭載する領域を有するものを挙げることができる。
として、ポリイミド層１が、一面に、半導体チップ２０
を搭載する領域を有するものを挙げることができる。
【００１５】また、好適な例として、ポリイミド層１
が、一面に、接着剤層２５を介してステフナー２４を貼
付する領域を有するものを挙げることができる。
が、一面に、接着剤層２５を介してステフナー２４を貼
付する領域を有するものを挙げることができる。
【００１６】さらに好適な例として、第１及び第２の配
線層９、１０が、それぞれの表面に、ニッケル層、金
層、スズ層、又は、はんだめっき層をさらに備えてなる
ものを挙げることができる。
線層９、１０が、それぞれの表面に、ニッケル層、金
層、スズ層、又は、はんだめっき層をさらに備えてなる
ものを挙げることができる。
【００１７】図２は、本発明の２層配線ＴＡＢテープに
おいて、ブラインドビアを形成し、銅メッキを施こす工
程［（イ）〜（ハ）］を模式的に示す断面図である。図
２（イ）〜（ハ）に示すように、本発明の２層配線ＴＡ
Ｂテープは、厚さが２０〜３０μｍのポリイミド層１の
一面に厚さが１０〜１４μｍの第１の接着剤層２を介し
て第１の銅箔層３を貼付、キュアするとともに、ポリイ
ミド層１の他面に、厚さが１０〜１４μｍの第２の接着
剤層４を介して第２の銅箔層５を貼付、キュアして、複
合基材６を形成し、複合基材６の第２の銅箔層５にエッ
チング加工を施し、ポリイミド層１並びに第１及び第２
の接着剤層２、４に直接レーザ（Ｌａｓｅｒ）加工を施
してブラインドビア７を形成し、デスミヤ処理後導電処
理してブラインドビア７に銅めっき層８を形成する。次
に、図１（イ）及び（ロ）に示すように、第１の銅箔層
３を所定のパターンの第１の配線層９に加工し、かつ第
２の銅箔層５を所定のパターンの第２の配線層１０に加
工して、第１及び第２の配線層９、１０を銅めっき層８
によって相互に電気的に接続し、さらに、第２の配線層
１０の表面に所定のパターンでボール・パッド層（図示
せず）を形成し、ボール・パッド層にはんだボール２６
を配設し、さらに、第２の配線層１０の表面のボール・
パッド層を除く領域にフォトソルダレジスト１１を形成
することにより製造することができる。
おいて、ブラインドビアを形成し、銅メッキを施こす工
程［（イ）〜（ハ）］を模式的に示す断面図である。図
２（イ）〜（ハ）に示すように、本発明の２層配線ＴＡ
Ｂテープは、厚さが２０〜３０μｍのポリイミド層１の
一面に厚さが１０〜１４μｍの第１の接着剤層２を介し
て第１の銅箔層３を貼付、キュアするとともに、ポリイ
ミド層１の他面に、厚さが１０〜１４μｍの第２の接着
剤層４を介して第２の銅箔層５を貼付、キュアして、複
合基材６を形成し、複合基材６の第２の銅箔層５にエッ
チング加工を施し、ポリイミド層１並びに第１及び第２
の接着剤層２、４に直接レーザ（Ｌａｓｅｒ）加工を施
してブラインドビア７を形成し、デスミヤ処理後導電処
理してブラインドビア７に銅めっき層８を形成する。次
に、図１（イ）及び（ロ）に示すように、第１の銅箔層
３を所定のパターンの第１の配線層９に加工し、かつ第
２の銅箔層５を所定のパターンの第２の配線層１０に加
工して、第１及び第２の配線層９、１０を銅めっき層８
によって相互に電気的に接続し、さらに、第２の配線層
１０の表面に所定のパターンでボール・パッド層（図示
せず）を形成し、ボール・パッド層にはんだボール２６
を配設し、さらに、第２の配線層１０の表面のボール・
パッド層を除く領域にフォトソルダレジスト１１を形成
することにより製造することができる。
【００１８】本発明の２層配線ＴＡＢテープの製造方法
の好適な例として、第１及び第２の配線層９、１０のそ
れぞれの表面に、ニッケル層、金層、スズ層、又は、は
んだめっき層をさらに形成する方法を挙げることができ
る。
の好適な例として、第１及び第２の配線層９、１０のそ
れぞれの表面に、ニッケル層、金層、スズ層、又は、は
んだめっき層をさらに形成する方法を挙げることができ
る。
【００１９】以下、実施例によって本発明をさらに具体
的に説明する。 （実施例１）図２（イ）に示すように、厚さが２５μｍ
のポリイミド層１の一面に、ポリイミド系接着剤を塗布
して厚さが１２μｍの第１の接着剤層２を形成し、この
表面上に厚さが１８μｍの第１の銅箔層３を貼付すると
ともに、ポリイミド層１の他面に、ポリイミド系接着剤
を塗布して厚さが１２μｍの第２の接着剤層４を形成
し、この表面上に厚さが１８μｍの第２の銅箔層５を貼
付し、それぞれキュアして、幅が７０ｍｍの複合基材６
を形成した。
的に説明する。 （実施例１）図２（イ）に示すように、厚さが２５μｍ
のポリイミド層１の一面に、ポリイミド系接着剤を塗布
して厚さが１２μｍの第１の接着剤層２を形成し、この
表面上に厚さが１８μｍの第１の銅箔層３を貼付すると
ともに、ポリイミド層１の他面に、ポリイミド系接着剤
を塗布して厚さが１２μｍの第２の接着剤層４を形成
し、この表面上に厚さが１８μｍの第２の銅箔層５を貼
付し、それぞれキュアして、幅が７０ｍｍの複合基材６
を形成した。
【００２０】次に、図２（ロ）に示すように、複合基材
６の第２の銅箔層５にフォトプロセスとエッチング加工
を施した後に、ポリイミド層１及び第１及び第２の接着
剤層２、４にレーザ加工により直接６０μｍ径のブライ
ンドビア（Ｂｌｉｎｄ Ｖｉａ）７を６４個形成した
後、過マンガン酸カリでデスミヤ処理をし、その後にカ
ーボン導通化処理して、厚さ１０μｍの銅めっき層８を
形成した。
６の第２の銅箔層５にフォトプロセスとエッチング加工
を施した後に、ポリイミド層１及び第１及び第２の接着
剤層２、４にレーザ加工により直接６０μｍ径のブライ
ンドビア（Ｂｌｉｎｄ Ｖｉａ）７を６４個形成した
後、過マンガン酸カリでデスミヤ処理をし、その後にカ
ーボン導通化処理して、厚さ１０μｍの銅めっき層８を
形成した。
【００２１】次に、図１（イ）及び（ロ）に示すよう
に、第１の銅箔層３（図２参照）をフォトプロセスとエ
ッチングで所定のパターンの第１の配線層９に加工する
とともに、第２の銅箔層５（図２参照）をフォトプロセ
スとエッチングで所定のパターンの第２の配線層１０に
加工した。次に、第２の配線層１０に所定のパターン
で、フォトソルダレジスト１１を形成し、第１及び第２
の配線層９、１０にＮｉ，Ａｕめっき層（図示せず）を
形成し、２層配線のＴＡＢテープを製造した。
に、第１の銅箔層３（図２参照）をフォトプロセスとエ
ッチングで所定のパターンの第１の配線層９に加工する
とともに、第２の銅箔層５（図２参照）をフォトプロセ
スとエッチングで所定のパターンの第２の配線層１０に
加工した。次に、第２の配線層１０に所定のパターン
で、フォトソルダレジスト１１を形成し、第１及び第２
の配線層９、１０にＮｉ，Ａｕめっき層（図示せず）を
形成し、２層配線のＴＡＢテープを製造した。
【００２２】次に、ＬＳＩチップ２０をダイアタッチ剤
２１で貼付し、シングルポイントボンダでボンディング
ワイヤー２７によりボンディング後、ポッテング封止樹
脂２３で封止した。ステフナー２４をステフナー貼り付
け接着剤２５で貼付し、パッケージとした。
２１で貼付し、シングルポイントボンダでボンディング
ワイヤー２７によりボンディング後、ポッテング封止樹
脂２３で封止した。ステフナー２４をステフナー貼り付
け接着剤２５で貼付し、パッケージとした。
【００２３】次に、はんだボール２６を搭載後、ＦＲ４
基板（図示せず）に実装して信頼性を測定した。その結
果、温度サイクル試験（−５５℃（３０分保持）⇔１２
５℃（３０分保持）の１０００サイクルと高温バイアス
試験（８５℃ｘ８５％ＲＨ、印荷電圧７Ｖ）を１０００
時間でも不具合がなく良好な結果を得た。
基板（図示せず）に実装して信頼性を測定した。その結
果、温度サイクル試験（−５５℃（３０分保持）⇔１２
５℃（３０分保持）の１０００サイクルと高温バイアス
試験（８５℃ｘ８５％ＲＨ、印荷電圧７Ｖ）を１０００
時間でも不具合がなく良好な結果を得た。
【００２４】本発明は、アウターホール無しでデバイス
ホール無しのＦｌｉｐ Ｃｈｉｐ接合の２層配線ＴＡＢ
テープの構造にも適用可能である。また、本発明の２層
配線ＴＡＢテープは，微細配線リードピッチが８０μｍ
以下のＷｉｒｅ ＢｏｎｄｉｎｇタイプのＣＳＰ及びＴ
ａｐｅ ＢＧＡ（ＢａｌｌＧｒｉｄｅ Ａｒｒａｙ）等
にも適用可能である。
ホール無しのＦｌｉｐ Ｃｈｉｐ接合の２層配線ＴＡＢ
テープの構造にも適用可能である。また、本発明の２層
配線ＴＡＢテープは，微細配線リードピッチが８０μｍ
以下のＷｉｒｅ ＢｏｎｄｉｎｇタイプのＣＳＰ及びＴ
ａｐｅ ＢＧＡ（ＢａｌｌＧｒｉｄｅ Ａｒｒａｙ）等
にも適用可能である。
【００２５】
【発明の効果】以上説明した通り、本発明によって、熱
による歪みの発生が少なく形状性に優れ、ＢＧＡ・ＣＳ
Ｐ等の配線の設計における自由度が高く、かつフォトソ
ルダレジストとの密着性、特にステフナー貼り付け側の
密着性が良好で信頼性の高い２層配線ＴＡＢテープ、及
び高生産性かつ低コストの２層配線ＴＡＢテープの製造
方法を提供することができる。
による歪みの発生が少なく形状性に優れ、ＢＧＡ・ＣＳ
Ｐ等の配線の設計における自由度が高く、かつフォトソ
ルダレジストとの密着性、特にステフナー貼り付け側の
密着性が良好で信頼性の高い２層配線ＴＡＢテープ、及
び高生産性かつ低コストの２層配線ＴＡＢテープの製造
方法を提供することができる。
【００２６】
【図１】本発明の２層配線ＴＡＢテープの1 実施例を、
ＢＧＡに適用した場合を模式的に示す断面図（イ）及び
その一部拡大図（ロ）である。
ＢＧＡに適用した場合を模式的に示す断面図（イ）及び
その一部拡大図（ロ）である。
【図２】本発明の２層配線ＴＡＢテープの1 実施例にお
いて、両面ＣＣＬにブラインドビアを形成し、銅メッキ
を施こす工程［（イ）〜（ハ）］を模式的に示す断面図
である。
いて、両面ＣＣＬにブラインドビアを形成し、銅メッキ
を施こす工程［（イ）〜（ハ）］を模式的に示す断面図
である。
【図３】従来の導通化処理及び銅めっきを施した両面Ｃ
ＣＬの製造工程［（イ）〜（ハ）］を模式的に示す断面
図である。
ＣＬの製造工程［（イ）〜（ハ）］を模式的に示す断面
図である。
１：ポリイミド層 ２：第１の接着剤層 ３：第１の銅箔層 ４：第２の接着剤層 ５：第２の銅箔層 ６：複合部材 ７：ブラインドビア ８：銅めっき層 ９：第１の配線層 １０：第２の配線層 １１：フォトソルダレジスト ２０：ＬＳＩチップ ２１：ダイアタッチ剤 ２２：アウターリード ２３：ポッティング封止樹脂 ２４：ステフナー ２５：ステフナー貼り付け接着剤 ２６：はんだボール ２７：ボンディングワイヤー
Claims (6)
- 【請求項１】 厚さが２０〜３０μｍのポリイミド層
と、前記ポリイミド層の一面に厚さが１０〜１４μｍの
第１の接着剤層を介してパターン化して形成した第１の
配線層と、前記ポリイミド層の他面に厚さが１０〜１４
μｍの第２の接着剤層を介してパターン化して形成した
第２の配線層と、前記ポリイミド層、前記第１及び第２
の接着剤層並びに前記第２の配線層を貫通して設けたブ
ラインドビアと、前記ブラインドビアの内面に形成し
た、前記第１及び第２の配線層を相互に電気的に接続す
る金属めっき層と、前記第２の配線層の表面に所定のパ
ターンで形成したボール・パッド層と、前記ボール・パ
ッド層に配設したはんだボールと、前記第２の配線層の
表面の前記ボール・パッド層を除く領域に形成したフォ
トソルダレジストとを備えてなることを特徴とする多層
ＴＡＢテープ。 - 【請求項２】 前記ポリイミド層が、前記一面に、半導
体チップを搭載する領域を有する構成の請求項１に記載
の２層配線ＴＡＢテープ。 - 【請求項３】 前記ポリイミド層が、前記一面に、接着
剤層を介してステフナーを貼付する領域を有する構成の
請求項１に記載の２層配線ＴＡＢテープ。 - 【請求項４】 前記第１及び第２の配線層のそれぞれの
表面に、ニッケル層、金層、スズ層、又は、はんだめっ
き層をさらに備えてなる請求項１〜３のいずれかに記載
の２層配線ＴＡＢテープ。 - 【請求項５】 厚さが２０〜３０μｍのポリイミド層の
一面に厚さが１０〜１４μｍの第１の接着剤層を介して
第１の銅箔層を貼付、キュアするとともに、前記ポリイ
ミド層の他面に、厚さが１０〜１４μｍの第２の接着剤
層を介して第２の銅箔層を貼付、キュアして、複合基材
を形成し、前記複合基材の前記第２の銅箔層にエッチン
グ加工を施し、前記ポリイミド層並びに前記第１及び第
２の接着剤層に直接レーザ（Ｌａｓｅｒ）加工を施して
ブラインドビアを形成し、デスミヤ処理後導電処理して
前記ブラインドビアに金属めっき層を形成し、前記第１
の銅箔層を所定のパターンの第１の配線層に加工し、か
つ前記第２の銅箔層を所定のパターンの第２の配線層に
加工して、前記第１及び第２の配線層を前記金属めっき
層によって相互に電気的に接続し、さらに、前記第２の
配線層の表面に所定のパターンでボール・パッド層を形
成し、前記ボール・パッド層にはんだボールを配設し、
さらに、前記第２の配線層の表面の前記ボール・パッド
層を除く領域にフォトソルダレジストを形成することを
特徴とする２層配線ＴＡＢテープの製造方法。 - 【請求項６】 前記第１及び第２の配線層のそれぞれの
表面に、ニッケル層、金層、スズ層、又は、はんだめっ
き層をさらに形成する請求項５に記載の２層配線ＴＡＢ
テープの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22687399A JP2001053116A (ja) | 1999-08-10 | 1999-08-10 | ２層配線ｔａｂテープ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22687399A JP2001053116A (ja) | 1999-08-10 | 1999-08-10 | ２層配線ｔａｂテープ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001053116A true JP2001053116A (ja) | 2001-02-23 |
Family
ID=16851921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22687399A Pending JP2001053116A (ja) | 1999-08-10 | 1999-08-10 | ２層配線ｔａｂテープ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001053116A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003142616A (ja) * | 2001-11-08 | 2003-05-16 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US7768116B2 (en) | 2005-09-27 | 2010-08-03 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same |
-
1999
- 1999-08-10 JP JP22687399A patent/JP2001053116A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003142616A (ja) * | 2001-11-08 | 2003-05-16 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US7768116B2 (en) | 2005-09-27 | 2010-08-03 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same |
| US8236690B2 (en) | 2005-09-27 | 2012-08-07 | Samsung Electro-Mechanics Co., Ltd. | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007317740A (ja) | 配線基板及びその製造方法ならびに半導体装置 | |
| JPH10178145A (ja) | 半導体装置及びその製造方法並びに半導体装置用絶縁基板 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JP5003812B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP2833642B2 (ja) | 多層配線基板及びその製造方法 | |
| JPH07193166A (ja) | 半田バンプ付き半導体装置及びその製造方法 | |
| JP2001053116A (ja) | ２層配線ｔａｂテープ及びその製造方法 | |
| JP2001053194A (ja) | ２層配線ｔａｂテープ及びその製造方法 | |
| JPH0982751A (ja) | デバイスの実装構造 | |
| JP3541741B2 (ja) | 多層ｔａｂテープの製造方法 | |
| JP3324472B2 (ja) | Ｂｇａ用ｔａｂテープの製造方法 | |
| JP3362636B2 (ja) | Ｔａｂ用テープキャリアの製造方法 | |
| JP3351312B2 (ja) | Ｔ−ｂｇａ用ｔａｂテープの製造方法 | |
| JP2000031319A (ja) | 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置 | |
| JPH1117309A (ja) | 電子部品の接続機構、これを用いた電子回路基板、接続機構の製造方法 | |
| JPH11224912A (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| JPH09307019A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
| JP2001274203A (ja) | ２メタル基板とｂｇａ構造 | |
| JPH10335547A (ja) | 電子回路装置及びその製造方法 | |
| JP2001274204A (ja) | ２メタル基板とｂｇａ構造 | |
| JPH1154553A (ja) | バンプを有する電子部品及びその実装構造 | |
| JP2666569B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JP2008210835A (ja) | 電子部品搭載用基材とその製造方法 | |
| JP3912496B2 (ja) | 半導体装置用テープキャリアおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040406 |