JP3912496B2 - 半導体装置用テープキャリアおよびその製造方法 - Google Patents
半導体装置用テープキャリアおよびその製造方法 Download PDFInfo
- Publication number
- JP3912496B2 JP3912496B2 JP2002044786A JP2002044786A JP3912496B2 JP 3912496 B2 JP3912496 B2 JP 3912496B2 JP 2002044786 A JP2002044786 A JP 2002044786A JP 2002044786 A JP2002044786 A JP 2002044786A JP 3912496 B2 JP3912496 B2 JP 3912496B2
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- wiring
- land
- semiconductor device
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＢＧＡ(Ball Grid Array)パッケージ等の半導体装置に適用されるＴＡＢ(Tape Automated Bonding)テープ等の半導体装置用テープキャリアおよびその製造方法に関する。
【０００２】
【従来の技術】
図６は従来の半導体装置用テープキャリアの構成を示す平面図、図７は断面図である。
【０００３】
この半導体装置用テープキャリアは、テープ状の絶縁フィルム１の所定位置に貫通して形成された複数のＶＩＡホール（ビアホール）３と、絶縁フィルム１の片面に形成された配線２ｂと、この配線２ｂが形成された絶縁フィルム１の面のＶＩＡホール３形成位置に、配線２ｂに電気的に接続されて形成された円盤状のランド２ａとを備えて構成されている。
【０００４】
このような構成の半導体装置用テープキャリアにおけるＶＩＡホール３の開口側に図示せぬ半田ボールが収容されてランド２ａに接合され、また、配線２ｂ上に図示せぬ半導体チップが電気的に接続されて搭載され、モールド封止されることによって半導体装置の１つであるＢＧＡパッケージが形成される。
【０００５】
【発明が解決しようとする課題】
しかし、従来の半導体装置用テープキャリアにおいては、ＢＧＡパッケージ（半導体装置）の小型化、多ピン化に伴いランド２ａ間に通す配線本数を増やす必要がある。また、ＶＩＡホール３の周辺でのランド２ａと絶縁フィルム１との接着強度を強くするため図８に示すように、ＶＩＡホール３の径Ｄよりもランド２ａの径Ａを充分に大きく設計する必要がある。このようにランド２ａの径をＶＩＡホール３よりも充分に大きくすると、ランド２ａ間の配線領域が狭くなり、その間に配置する配線２ｂの本数が減少するという問題がある。
【０００６】
また、ランド２ａ間に配置する配線２ｂの本数を増やすためには、配線２ｂのピッチを小さくすればよいが、配線ピッチの微細加工には限界があり、その加工が難しくなるという問題がある。
【０００７】
本発明は、かかる点に鑑みてなされたものであり、ランド間に配置される配線の数を、配線加工が難しくならないように増加させることができる半導体装置用テープキャリアおよびその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置用テープキャリアは、貫通穴が形成された絶縁フィルムに、前記貫通穴の一開口部を塞いで施された銅メッキが、配線形成面に露出され、この露出部分がランドとされたことを特徴としている。
【００１１】
また、本発明の半導体装置用テープキャリアの製造方法は、絶縁フィルムに貫通穴を形成した後、前記絶縁フィルムの片面に銅箔を貼り付け、前記貫通穴の内面に銅メッキを施し、前記銅箔をエッチングすることにより配線および前記貫通穴に施された銅メッキを前記配線形成面に露出させ、この露出部分および前記配線に金メッキまたは、ニッケルの下地メッキを行った上に金メッキを施すことを特徴としている。
【００１２】
【発明の実施の形態】
以下、本発明の参考例及び実施の形態について、図面を参照して詳細に説明する。
【００１３】
（参考例）
図１は、本発明の参考例に係る半導体装置用テープキャリアの製造方法を示す工程図である。
【００１４】
最初に、図１（ａ）〜（ｅ）を参照して、本参考例に係る半導体装置用テープキャリアの製造方法を説明する。
【００１５】
まず、（ａ）に示すように、片面に接着材９が層状に塗布された絶縁フィルム１をパンチング加工することにより貫通穴３ａを形成し、（ｂ）に示すように、接着材９を介して銅箔２を貼り付ける。次に、（ｃ）に示すように、貫通穴３ａの内面に所定の厚さで銅メッキ４を施すことによってＶＩＡホール３を形成した後、銅箔２をエッチングすることによってランド２ａおよび配線２ｂを形成する。この後、その銅メッキ４、ランド２ａおよび配線２ｂに、金メッキ又は、ニッケルの下地メッキを行った上に金メッキを施す。
【００１６】
そして、（ｄ）に示すように、ランド２ａおよび配線２ｂの面をソルダレジスト５で覆い、（ｅ）に示すように、ＶＩＡホール３に半田ボール６を収容してランド２ａに接合する。
【００１７】
このような製造方法によれば、ＶＩＡホール３内に銅メッキ４を施すことによって、絶縁フィルム１とランド２ａとが銅メッキ４によって接続されるため、両者１と２ａとの接着力が高くなる。
【００１８】
このような製造方法で実際に作成した半導体装置用テープキャリア（以降、参考例テープキャリアと呼ぶ場合もある）と、従来の製造方法で作成した半導体装置用テープキャリア（以降、従来テープキャリアと呼ぶ場合もある）とにおける各構成要素の寸法を対比した表１を下記に示す。但し、両者とも、絶縁フィルム１の厚さが０．０５ｍｍ、接着材９の厚さが０．０１２ｍｍ、銅箔２の厚さが０．０１２ｍｍであるとし、また、表１に示すようにＶＩＡ径（ＶＩＡホールの径）Ｄが０．２４ｍｍ、ＶＩＡピッチ（ＶＩＡホールの間隔）が０．５０ｍｍであるとする。さらに、図２に示すように、本発明のテープキャリアにおける銅メッキ４の厚さＰは０．０１ｍｍであるとする。
【００１９】
【表１】
この表１で各寸法を示すように、ランド径Ａは、参考例テープキャリアが０．３２ｍｍ、従来テープキャリアが０．３５ｍｍで、参考例テープキャリアのランド径Ａを小さくすることができる。
【００２０】
このようにランド径Ａを小さくすることができるので、その分、ランド間隔を従来のものよりも長くすることができる。すなわち、参考例テープキャリアでは、ランド間配線スペースの長さが０．１８ｍｍと従来の０．１５ｍｍよりも０．０３ｍｍ長くすることができる。
【００２１】
また、ランド間配線スペースが広がることから、ランド間に３本の配線２ｂを形成した場合の配線ピッチは、従来テープキャリアでは０．０４３ｍｍに対して参考例テープキャリアでは０．０５１ｍｍとすることができる。さらに、ランド間に４本の配線２ｂを形成する場合、従来テープキャリアでは不可能であるが、参考例テープキャリアでは配線ピッチ０．０４０ｍｍで可能となる。
【００２２】
このように、参考例の半導体装置用テープキャリアによれば、ＶＩＡホール３内に銅メッキ４を施すことによって、絶縁フィルム１とランド２ａとが銅メッキ４によって接続されるため、両者１と２ａとの接着強度が強くなり、信頼度を向上させることができる。
【００２３】
また、絶縁フィルム１とランド２ａとの接着強度が強くなる分、ランド２ａの径Ｄを小さくすることができるので、ランド２ａ間の配線領域を広くすることができる。従って、ランド間に配置される配線の数を、配線加工が難しくならないように増加させることができる。これによって、設計の自由度も向上させることができる。また、ランド間に配置される配線のピッチを大きく採ることができるので、配線形成時の歩留まりを向上させることができ、その分、製造コストを良くすることができる。
【００２４】
さらに、ＶＩＡホール３内に、銅メッキ４を施した後、金メッキ又は、ニッケルの下地メッキを行った上に金メッキを施すので、ＶＩＡホール３への半田ボール６の接着面積が広くなり、その接着強度が増加し、信頼度を向上させることができる。
【００２５】
（第１の実施の形態）
図３は、本発明の第１の実施の形態に係る半導体装置用テープキャリアの構成を示す平面図、図４は、その断面図である。
【００２６】
これら図３および４に示す半導体装置用テープキャリアは、前記参考例で図１を参照して説明した製造方法とほぼ同様に作成されるが、異なる点は、銅箔２によるランド２ａを形成せず、貫通穴３ａに施された銅メッキ４を配線２ｂの形成面に露出させ、この露出部分をランドとしたことにある。
【００２７】
このようにランドを形成すれば、参考例のようにＶＩＡホール３の径Ｄに銅メッキ４の厚さＰを加えた寸法よりも大きなランド２ａを形成しなくてもよいので、その分さらにランド間の配線スペースの長さを長くすることができる。但し、第１の実施の形態テープキャリアにおいては、そのランド上に半導体装置を搭載するための配線２ｂを形成する。
【００２８】
次に、第１の実施の形態と従来の半導体装置用テープキャリアにおける各構成要素の寸法を対比した表２を下記に示す。但し、両者とも、絶縁フィルム１の厚さが０．０５ｍｍ、接着材９の厚さが０．０１２ｍｍ、銅箔２の厚さが０．０１２ｍｍであるとし、また、表２に示すようにＶＩＡ径Ｄが０．２４ｍｍ、ＶＩＡピッチが０．５０ｍｍであるとする。さらに、第１の実施の形態テープキャリアにおける図４に示す銅メッキ４の厚さＰは、この銅メッキ４が露出されてランドとなることから、参考例テープキャリアの０．０１ｍｍよりも厚い、０．０１５ｍｍであるとする。さらには、そのランド形成時における露光時の位置精度０．０３ｍｍに埋め込まれたランド周囲に、片側０．０１ｍｍの禁止領域を加えランドから０．０４ｍｍの位置Ｌに端のリード（配線２ｂ）を設計するものとする。
【００２９】
【表２】
この表２で各寸法を示すように、ランド径Ａは、第１の実施の形態テープキャリアが０．２７ｍｍ、従来テープキャリアが０．３５ｍｍである。第１の実施の形態テープキャリアではランド径Ａを小さくすることができる。
【００３０】
このようにランド径Ａを小さくすることができるので、その分、ランド間隔を従来のものよりも長くすることができる。すなわち、第１の実施の形態テープキャリアでは、ランド間配線スペースの長さが０．２３ｍｍと従来の０．１５ｍｍよりも０．０８ｍｍ長くすることができる。
【００３１】
また、ランド間配線スペースが広がることから、ランド間に３本の配線２ｂを形成した場合の配線ピッチは、従来テープキャリアでは０．０４３ｍｍに対して参考例テープキャリアでは０．０６０ｍｍとすることができる。さらに、ランド間に４本の配線２ｂを形成する場合、従来テープキャリアでは不可能であるが、本発明テープキャリアでは配線ピッチ０．０４３ｍｍで可能となる。
【００３２】
このように、第１の実施の形態の半導体装置用テープキャリアによれば、銅箔２によるランド２ａを形成せず、貫通穴３ａに施された銅メッキ４を配線２ｂの形成面に露出させ、この露出部分をランドとしたので、ランド２ａの径Ｄを小さくすることができ、ランド２ａ間の配線領域を広くすることができる。従って、ランド間に配置される配線の数を、配線加工が難しくならないように増加させることができる。これによって、設計の自由度も向上させることができる。また、ランド間に配置される配線のピッチを大きく採ることができるので、配線形成時の歩留まりを向上させることができ、その分、製造コストを良くすることができる。
【００３３】
さらに、ＶＩＡホール３内に、銅メッキ４を施した後、金メッキ又は、ニッケルの下地メッキを行った上に金メッキを施すので、ＶＩＡホール３への半田ボール６の接着面積が広くなり、その接着強度が増加し、信頼度を向上させることができる。
【００３４】
但し、参考例または第１の実施の形態の半導体装置用テープキャリアにおいては、絶縁フィルム、銅箔の材質と厚さ、ＶＩＡ径には、多数の組み合わせが考えられる。またランド形成の位置精度、配線ピッチの加工限界は、フィルム、銅箔、装置、製造条件などで違いはあるが、ＶＩＡ内面メッキにより配線材とフィルムの接着が確保されれば、配線ピッチを大きく取れるという点では従来技術よりも優位である。
【００３５】
最後に、参考例または第１の実施の形態の半導体装置用テープキャリアを用いたＢＧＡパッケージの構成例を図５に示し、その説明を行う。この図５に示すＢＧＡパッケージは、本実施の形態の半導体装置用テープキャリアにおけるＶＩＡホール３の開口側に図示せぬ半田ボールが収容されてランド２ａまたは配線２ｂに接合され、また、ランド２ａまたは配線２ｂの上に半導体チップ７が電気的に接続されて搭載され、モールド封止材８で封止されることによって形成されている。
【００３６】
このようなＢＧＡパッケージによれば、参考例または第１の実施の形態に記述した効果を有する半導体装置用テープキャリアを用いたので、ピン数を増やすことができ、パッケージの信頼度を向上させることができる。
【００３７】
【発明の効果】
以上説明したように、本発明によれば、ビアホール内に銅メッキを施すことによって、絶縁フィルムとランドとが銅メッキによって接続されるようにすることで、両者間の接着強度を強くし、この接着強度が強くなる分、ランドの径を小さくすることでランド間の配線領域を広くする。従って、ランド間に配置される配線の数を、配線加工が難しくならないように増加させることができる。
【図面の簡単な説明】
【図１】 本発明の参考例に係る半導体装置用テープキャリアの製造方法を示す工程図である。
【図２】 本参考例に係る半導体装置用テープキャリアのＶＩＡホール径、ＶＩＡホール内に施された銅メッキの厚さ、ランド径の各々の寸法を示す図である。
【図３】 本発明の第１の実施の形態に係る半導体装置用テープキャリアの構成を示す平面図である。
【図４】 本発明の第１の実施の形態に係る半導体装置用テープキャリアの構成を示す断面である。
【図５】 参考例または第１の実施の形態に係る半導体装置用テープキャリアを用いたＢＧＡパッケージの構成を示す断面図である。
【図６】 従来の半導体装置用テープキャリアの構成を示す平面図である。
【図７】 従来の半導体装置用テープキャリアの構成を示す断面である。
【図８】 従来の半導体装置用テープキャリアのＶＩＡホール径、ランド径の各々の寸法を示す図である。
【符号の説明】
１ 絶縁フィルム
２ 銅箔
２ａ ランド
２ｂ 配線
３ ＶＩＡホール
３ａ 貫通穴
４ 銅メッキ
５ ソルダレジスト
６ 半田ボール
７ 半導体チップ
８ モールド封止材
９ 接着材
Ａ ランド径
Ｄ ＶＩＡホール径
Ｐ 銅メッキの厚さ
【発明の属する技術分野】
本発明は、ＢＧＡ(Ball Grid Array)パッケージ等の半導体装置に適用されるＴＡＢ(Tape Automated Bonding)テープ等の半導体装置用テープキャリアおよびその製造方法に関する。
【０００２】
【従来の技術】
図６は従来の半導体装置用テープキャリアの構成を示す平面図、図７は断面図である。
【０００３】
この半導体装置用テープキャリアは、テープ状の絶縁フィルム１の所定位置に貫通して形成された複数のＶＩＡホール（ビアホール）３と、絶縁フィルム１の片面に形成された配線２ｂと、この配線２ｂが形成された絶縁フィルム１の面のＶＩＡホール３形成位置に、配線２ｂに電気的に接続されて形成された円盤状のランド２ａとを備えて構成されている。
【０００４】
このような構成の半導体装置用テープキャリアにおけるＶＩＡホール３の開口側に図示せぬ半田ボールが収容されてランド２ａに接合され、また、配線２ｂ上に図示せぬ半導体チップが電気的に接続されて搭載され、モールド封止されることによって半導体装置の１つであるＢＧＡパッケージが形成される。
【０００５】
【発明が解決しようとする課題】
しかし、従来の半導体装置用テープキャリアにおいては、ＢＧＡパッケージ（半導体装置）の小型化、多ピン化に伴いランド２ａ間に通す配線本数を増やす必要がある。また、ＶＩＡホール３の周辺でのランド２ａと絶縁フィルム１との接着強度を強くするため図８に示すように、ＶＩＡホール３の径Ｄよりもランド２ａの径Ａを充分に大きく設計する必要がある。このようにランド２ａの径をＶＩＡホール３よりも充分に大きくすると、ランド２ａ間の配線領域が狭くなり、その間に配置する配線２ｂの本数が減少するという問題がある。
【０００６】
また、ランド２ａ間に配置する配線２ｂの本数を増やすためには、配線２ｂのピッチを小さくすればよいが、配線ピッチの微細加工には限界があり、その加工が難しくなるという問題がある。
【０００７】
本発明は、かかる点に鑑みてなされたものであり、ランド間に配置される配線の数を、配線加工が難しくならないように増加させることができる半導体装置用テープキャリアおよびその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置用テープキャリアは、貫通穴が形成された絶縁フィルムに、前記貫通穴の一開口部を塞いで施された銅メッキが、配線形成面に露出され、この露出部分がランドとされたことを特徴としている。
【００１１】
また、本発明の半導体装置用テープキャリアの製造方法は、絶縁フィルムに貫通穴を形成した後、前記絶縁フィルムの片面に銅箔を貼り付け、前記貫通穴の内面に銅メッキを施し、前記銅箔をエッチングすることにより配線および前記貫通穴に施された銅メッキを前記配線形成面に露出させ、この露出部分および前記配線に金メッキまたは、ニッケルの下地メッキを行った上に金メッキを施すことを特徴としている。
【００１２】
【発明の実施の形態】
以下、本発明の参考例及び実施の形態について、図面を参照して詳細に説明する。
【００１３】
（参考例）
図１は、本発明の参考例に係る半導体装置用テープキャリアの製造方法を示す工程図である。
【００１４】
最初に、図１（ａ）〜（ｅ）を参照して、本参考例に係る半導体装置用テープキャリアの製造方法を説明する。
【００１５】
まず、（ａ）に示すように、片面に接着材９が層状に塗布された絶縁フィルム１をパンチング加工することにより貫通穴３ａを形成し、（ｂ）に示すように、接着材９を介して銅箔２を貼り付ける。次に、（ｃ）に示すように、貫通穴３ａの内面に所定の厚さで銅メッキ４を施すことによってＶＩＡホール３を形成した後、銅箔２をエッチングすることによってランド２ａおよび配線２ｂを形成する。この後、その銅メッキ４、ランド２ａおよび配線２ｂに、金メッキ又は、ニッケルの下地メッキを行った上に金メッキを施す。
【００１６】
そして、（ｄ）に示すように、ランド２ａおよび配線２ｂの面をソルダレジスト５で覆い、（ｅ）に示すように、ＶＩＡホール３に半田ボール６を収容してランド２ａに接合する。
【００１７】
このような製造方法によれば、ＶＩＡホール３内に銅メッキ４を施すことによって、絶縁フィルム１とランド２ａとが銅メッキ４によって接続されるため、両者１と２ａとの接着力が高くなる。
【００１８】
このような製造方法で実際に作成した半導体装置用テープキャリア（以降、参考例テープキャリアと呼ぶ場合もある）と、従来の製造方法で作成した半導体装置用テープキャリア（以降、従来テープキャリアと呼ぶ場合もある）とにおける各構成要素の寸法を対比した表１を下記に示す。但し、両者とも、絶縁フィルム１の厚さが０．０５ｍｍ、接着材９の厚さが０．０１２ｍｍ、銅箔２の厚さが０．０１２ｍｍであるとし、また、表１に示すようにＶＩＡ径（ＶＩＡホールの径）Ｄが０．２４ｍｍ、ＶＩＡピッチ（ＶＩＡホールの間隔）が０．５０ｍｍであるとする。さらに、図２に示すように、本発明のテープキャリアにおける銅メッキ４の厚さＰは０．０１ｍｍであるとする。
【００１９】
【表１】
【００２０】
このようにランド径Ａを小さくすることができるので、その分、ランド間隔を従来のものよりも長くすることができる。すなわち、参考例テープキャリアでは、ランド間配線スペースの長さが０．１８ｍｍと従来の０．１５ｍｍよりも０．０３ｍｍ長くすることができる。
【００２１】
また、ランド間配線スペースが広がることから、ランド間に３本の配線２ｂを形成した場合の配線ピッチは、従来テープキャリアでは０．０４３ｍｍに対して参考例テープキャリアでは０．０５１ｍｍとすることができる。さらに、ランド間に４本の配線２ｂを形成する場合、従来テープキャリアでは不可能であるが、参考例テープキャリアでは配線ピッチ０．０４０ｍｍで可能となる。
【００２２】
このように、参考例の半導体装置用テープキャリアによれば、ＶＩＡホール３内に銅メッキ４を施すことによって、絶縁フィルム１とランド２ａとが銅メッキ４によって接続されるため、両者１と２ａとの接着強度が強くなり、信頼度を向上させることができる。
【００２３】
また、絶縁フィルム１とランド２ａとの接着強度が強くなる分、ランド２ａの径Ｄを小さくすることができるので、ランド２ａ間の配線領域を広くすることができる。従って、ランド間に配置される配線の数を、配線加工が難しくならないように増加させることができる。これによって、設計の自由度も向上させることができる。また、ランド間に配置される配線のピッチを大きく採ることができるので、配線形成時の歩留まりを向上させることができ、その分、製造コストを良くすることができる。
【００２４】
さらに、ＶＩＡホール３内に、銅メッキ４を施した後、金メッキ又は、ニッケルの下地メッキを行った上に金メッキを施すので、ＶＩＡホール３への半田ボール６の接着面積が広くなり、その接着強度が増加し、信頼度を向上させることができる。
【００２５】
（第１の実施の形態）
図３は、本発明の第１の実施の形態に係る半導体装置用テープキャリアの構成を示す平面図、図４は、その断面図である。
【００２６】
これら図３および４に示す半導体装置用テープキャリアは、前記参考例で図１を参照して説明した製造方法とほぼ同様に作成されるが、異なる点は、銅箔２によるランド２ａを形成せず、貫通穴３ａに施された銅メッキ４を配線２ｂの形成面に露出させ、この露出部分をランドとしたことにある。
【００２７】
このようにランドを形成すれば、参考例のようにＶＩＡホール３の径Ｄに銅メッキ４の厚さＰを加えた寸法よりも大きなランド２ａを形成しなくてもよいので、その分さらにランド間の配線スペースの長さを長くすることができる。但し、第１の実施の形態テープキャリアにおいては、そのランド上に半導体装置を搭載するための配線２ｂを形成する。
【００２８】
次に、第１の実施の形態と従来の半導体装置用テープキャリアにおける各構成要素の寸法を対比した表２を下記に示す。但し、両者とも、絶縁フィルム１の厚さが０．０５ｍｍ、接着材９の厚さが０．０１２ｍｍ、銅箔２の厚さが０．０１２ｍｍであるとし、また、表２に示すようにＶＩＡ径Ｄが０．２４ｍｍ、ＶＩＡピッチが０．５０ｍｍであるとする。さらに、第１の実施の形態テープキャリアにおける図４に示す銅メッキ４の厚さＰは、この銅メッキ４が露出されてランドとなることから、参考例テープキャリアの０．０１ｍｍよりも厚い、０．０１５ｍｍであるとする。さらには、そのランド形成時における露光時の位置精度０．０３ｍｍに埋め込まれたランド周囲に、片側０．０１ｍｍの禁止領域を加えランドから０．０４ｍｍの位置Ｌに端のリード（配線２ｂ）を設計するものとする。
【００２９】
【表２】
【００３０】
このようにランド径Ａを小さくすることができるので、その分、ランド間隔を従来のものよりも長くすることができる。すなわち、第１の実施の形態テープキャリアでは、ランド間配線スペースの長さが０．２３ｍｍと従来の０．１５ｍｍよりも０．０８ｍｍ長くすることができる。
【００３１】
また、ランド間配線スペースが広がることから、ランド間に３本の配線２ｂを形成した場合の配線ピッチは、従来テープキャリアでは０．０４３ｍｍに対して参考例テープキャリアでは０．０６０ｍｍとすることができる。さらに、ランド間に４本の配線２ｂを形成する場合、従来テープキャリアでは不可能であるが、本発明テープキャリアでは配線ピッチ０．０４３ｍｍで可能となる。
【００３２】
このように、第１の実施の形態の半導体装置用テープキャリアによれば、銅箔２によるランド２ａを形成せず、貫通穴３ａに施された銅メッキ４を配線２ｂの形成面に露出させ、この露出部分をランドとしたので、ランド２ａの径Ｄを小さくすることができ、ランド２ａ間の配線領域を広くすることができる。従って、ランド間に配置される配線の数を、配線加工が難しくならないように増加させることができる。これによって、設計の自由度も向上させることができる。また、ランド間に配置される配線のピッチを大きく採ることができるので、配線形成時の歩留まりを向上させることができ、その分、製造コストを良くすることができる。
【００３３】
さらに、ＶＩＡホール３内に、銅メッキ４を施した後、金メッキ又は、ニッケルの下地メッキを行った上に金メッキを施すので、ＶＩＡホール３への半田ボール６の接着面積が広くなり、その接着強度が増加し、信頼度を向上させることができる。
【００３４】
但し、参考例または第１の実施の形態の半導体装置用テープキャリアにおいては、絶縁フィルム、銅箔の材質と厚さ、ＶＩＡ径には、多数の組み合わせが考えられる。またランド形成の位置精度、配線ピッチの加工限界は、フィルム、銅箔、装置、製造条件などで違いはあるが、ＶＩＡ内面メッキにより配線材とフィルムの接着が確保されれば、配線ピッチを大きく取れるという点では従来技術よりも優位である。
【００３５】
最後に、参考例または第１の実施の形態の半導体装置用テープキャリアを用いたＢＧＡパッケージの構成例を図５に示し、その説明を行う。この図５に示すＢＧＡパッケージは、本実施の形態の半導体装置用テープキャリアにおけるＶＩＡホール３の開口側に図示せぬ半田ボールが収容されてランド２ａまたは配線２ｂに接合され、また、ランド２ａまたは配線２ｂの上に半導体チップ７が電気的に接続されて搭載され、モールド封止材８で封止されることによって形成されている。
【００３６】
このようなＢＧＡパッケージによれば、参考例または第１の実施の形態に記述した効果を有する半導体装置用テープキャリアを用いたので、ピン数を増やすことができ、パッケージの信頼度を向上させることができる。
【００３７】
【発明の効果】
以上説明したように、本発明によれば、ビアホール内に銅メッキを施すことによって、絶縁フィルムとランドとが銅メッキによって接続されるようにすることで、両者間の接着強度を強くし、この接着強度が強くなる分、ランドの径を小さくすることでランド間の配線領域を広くする。従って、ランド間に配置される配線の数を、配線加工が難しくならないように増加させることができる。
【図面の簡単な説明】
【図１】 本発明の参考例に係る半導体装置用テープキャリアの製造方法を示す工程図である。
【図２】 本参考例に係る半導体装置用テープキャリアのＶＩＡホール径、ＶＩＡホール内に施された銅メッキの厚さ、ランド径の各々の寸法を示す図である。
【図３】 本発明の第１の実施の形態に係る半導体装置用テープキャリアの構成を示す平面図である。
【図４】 本発明の第１の実施の形態に係る半導体装置用テープキャリアの構成を示す断面である。
【図５】 参考例または第１の実施の形態に係る半導体装置用テープキャリアを用いたＢＧＡパッケージの構成を示す断面図である。
【図６】 従来の半導体装置用テープキャリアの構成を示す平面図である。
【図７】 従来の半導体装置用テープキャリアの構成を示す断面である。
【図８】 従来の半導体装置用テープキャリアのＶＩＡホール径、ランド径の各々の寸法を示す図である。
【符号の説明】
１ 絶縁フィルム
２ 銅箔
２ａ ランド
２ｂ 配線
３ ＶＩＡホール
３ａ 貫通穴
４ 銅メッキ
５ ソルダレジスト
６ 半田ボール
７ 半導体チップ
８ モールド封止材
９ 接着材
Ａ ランド径
Ｄ ＶＩＡホール径
Ｐ 銅メッキの厚さ
Claims (2)
- 貫通穴が形成された絶縁フィルムに、前記貫通穴の一開口部を塞いで施された銅メッキが、配線形成面に露出され、この露出部分がランドとされたことを特徴とする半導体装置用テープキャリア。
- 絶縁フィルムに貫通穴を形成した後、前記絶縁フィルムの片面に銅箔を貼り付け、前記貫通穴の内面に銅メッキを施し、前記銅箔をエッチングすることにより配線および前記貫通穴に施された銅メッキを前記配線形成面に露出させ、この露出部分および前記配線に金メッキまたは、ニッケルの下地メッキを行った上に金メッキを施すことを特徴とする半導体装置用テープキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002044786A JP3912496B2 (ja) | 2002-02-21 | 2002-02-21 | 半導体装置用テープキャリアおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002044786A JP3912496B2 (ja) | 2002-02-21 | 2002-02-21 | 半導体装置用テープキャリアおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243456A JP2003243456A (ja) | 2003-08-29 |
| JP3912496B2 true JP3912496B2 (ja) | 2007-05-09 |
Family
ID=27784020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002044786A Expired - Fee Related JP3912496B2 (ja) | 2002-02-21 | 2002-02-21 | 半導体装置用テープキャリアおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3912496B2 (ja) |
-
2002
- 2002-02-21 JP JP2002044786A patent/JP3912496B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003243456A (ja) | 2003-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100223727B1 (ko) | 반도체 장치 | |
| KR100437436B1 (ko) | 반도체패키지의제조법및반도체패키지 | |
| US5866949A (en) | Chip scale ball grid array for integrated circuit packaging | |
| US5859475A (en) | Carrier strip and molded flex circuit ball grid array | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| WO1998018161A1 (en) | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape | |
| KR0185570B1 (ko) | 칩 스케일 패키지의 제조 방법 | |
| EP0843357B1 (en) | Method of manufacturing a grid array semiconductor package | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| US6642730B1 (en) | Test carrier with molded interconnect for testing semiconductor components | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP3912496B2 (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP3915226B2 (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP3824076B2 (ja) | フィルムキャリアテープの製造方法 | |
| JP3076302B2 (ja) | 半導体装置 | |
| JP3632883B2 (ja) | 半導体装置 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JP2555916B2 (ja) | フィルムキャリヤ半導体装置 | |
| JP2001053116A (ja) | ２層配線ｔａｂテープ及びその製造方法 | |
| JPH1065081A (ja) | リードフレーム及び半導体パッケージ | |
| JPH0311641A (ja) | 半導体装置 | |
| JPH0878568A (ja) | パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040423 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20061024 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070123 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |