JP3912496B2 - 半導体装置用テープキャリアおよびその製造方法 - Google Patents
半導体装置用テープキャリアおよびその製造方法 Download PDFInfo
- Publication number
- JP3912496B2 JP3912496B2 JP2002044786A JP2002044786A JP3912496B2 JP 3912496 B2 JP3912496 B2 JP 3912496B2 JP 2002044786 A JP2002044786 A JP 2002044786A JP 2002044786 A JP2002044786 A JP 2002044786A JP 3912496 B2 JP3912496 B2 JP 3912496B2
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- wiring
- land
- semiconductor device
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、BGA(Ball Grid Array)パッケージ等の半導体装置に適用されるTAB(Tape Automated Bonding)テープ等の半導体装置用テープキャリアおよびその製造方法に関する。
【0002】
【従来の技術】
図6は従来の半導体装置用テープキャリアの構成を示す平面図、図7は断面図である。
【0003】
この半導体装置用テープキャリアは、テープ状の絶縁フィルム1の所定位置に貫通して形成された複数のVIAホール(ビアホール)3と、絶縁フィルム1の片面に形成された配線2bと、この配線2bが形成された絶縁フィルム1の面のVIAホール3形成位置に、配線2bに電気的に接続されて形成された円盤状のランド2aとを備えて構成されている。
【0004】
このような構成の半導体装置用テープキャリアにおけるVIAホール3の開口側に図示せぬ半田ボールが収容されてランド2aに接合され、また、配線2b上に図示せぬ半導体チップが電気的に接続されて搭載され、モールド封止されることによって半導体装置の1つであるBGAパッケージが形成される。
【0005】
【発明が解決しようとする課題】
しかし、従来の半導体装置用テープキャリアにおいては、BGAパッケージ(半導体装置)の小型化、多ピン化に伴いランド2a間に通す配線本数を増やす必要がある。また、VIAホール3の周辺でのランド2aと絶縁フィルム1との接着強度を強くするため図8に示すように、VIAホール3の径Dよりもランド2aの径Aを充分に大きく設計する必要がある。このようにランド2aの径をVIAホール3よりも充分に大きくすると、ランド2a間の配線領域が狭くなり、その間に配置する配線2bの本数が減少するという問題がある。
【0006】
また、ランド2a間に配置する配線2bの本数を増やすためには、配線2bのピッチを小さくすればよいが、配線ピッチの微細加工には限界があり、その加工が難しくなるという問題がある。
【0007】
本発明は、かかる点に鑑みてなされたものであり、ランド間に配置される配線の数を、配線加工が難しくならないように増加させることができる半導体装置用テープキャリアおよびその製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置用テープキャリアは、貫通穴が形成された絶縁フィルムに、前記貫通穴の一開口部を塞いで施された銅メッキが、配線形成面に露出され、この露出部分がランドとされたことを特徴としている。
【0011】
また、本発明の半導体装置用テープキャリアの製造方法は、絶縁フィルムに貫通穴を形成した後、前記絶縁フィルムの片面に銅箔を貼り付け、前記貫通穴の内面に銅メッキを施し、前記銅箔をエッチングすることにより配線および前記貫通穴に施された銅メッキを前記配線形成面に露出させ、この露出部分および前記配線に金メッキまたは、ニッケルの下地メッキを行った上に金メッキを施すことを特徴としている。
【0012】
【発明の実施の形態】
以下、本発明の参考例及び実施の形態について、図面を参照して詳細に説明する。
【0013】
(参考例)
図1は、本発明の参考例に係る半導体装置用テープキャリアの製造方法を示す工程図である。
【0014】
最初に、図1(a)〜(e)を参照して、本参考例に係る半導体装置用テープキャリアの製造方法を説明する。
【0015】
まず、(a)に示すように、片面に接着材9が層状に塗布された絶縁フィルム1をパンチング加工することにより貫通穴3aを形成し、(b)に示すように、接着材9を介して銅箔2を貼り付ける。次に、(c)に示すように、貫通穴3aの内面に所定の厚さで銅メッキ4を施すことによってVIAホール3を形成した後、銅箔2をエッチングすることによってランド2aおよび配線2bを形成する。この後、その銅メッキ4、ランド2aおよび配線2bに、金メッキ又は、ニッケルの下地メッキを行った上に金メッキを施す。
【0016】
そして、(d)に示すように、ランド2aおよび配線2bの面をソルダレジスト5で覆い、(e)に示すように、VIAホール3に半田ボール6を収容してランド2aに接合する。
【0017】
このような製造方法によれば、VIAホール3内に銅メッキ4を施すことによって、絶縁フィルム1とランド2aとが銅メッキ4によって接続されるため、両者1と2aとの接着力が高くなる。
【0018】
このような製造方法で実際に作成した半導体装置用テープキャリア(以降、参考例テープキャリアと呼ぶ場合もある)と、従来の製造方法で作成した半導体装置用テープキャリア(以降、従来テープキャリアと呼ぶ場合もある)とにおける各構成要素の寸法を対比した表1を下記に示す。但し、両者とも、絶縁フィルム1の厚さが0.05mm、接着材9の厚さが0.012mm、銅箔2の厚さが0.012mmであるとし、また、表1に示すようにVIA径(VIAホールの径)Dが0.24mm、VIAピッチ(VIAホールの間隔)が0.50mmであるとする。さらに、図2に示すように、本発明のテープキャリアにおける銅メッキ4の厚さPは0.01mmであるとする。
【0019】
【表1】
この表1で各寸法を示すように、ランド径Aは、参考例テープキャリアが0.32mm、従来テープキャリアが0.35mmで、参考例テープキャリアのランド径Aを小さくすることができる。
【0020】
このようにランド径Aを小さくすることができるので、その分、ランド間隔を従来のものよりも長くすることができる。すなわち、参考例テープキャリアでは、ランド間配線スペースの長さが0.18mmと従来の0.15mmよりも0.03mm長くすることができる。
【0021】
また、ランド間配線スペースが広がることから、ランド間に3本の配線2bを形成した場合の配線ピッチは、従来テープキャリアでは0.043mmに対して参考例テープキャリアでは0.051mmとすることができる。さらに、ランド間に4本の配線2bを形成する場合、従来テープキャリアでは不可能であるが、参考例テープキャリアでは配線ピッチ0.040mmで可能となる。
【0022】
このように、参考例の半導体装置用テープキャリアによれば、VIAホール3内に銅メッキ4を施すことによって、絶縁フィルム1とランド2aとが銅メッキ4によって接続されるため、両者1と2aとの接着強度が強くなり、信頼度を向上させることができる。
【0023】
また、絶縁フィルム1とランド2aとの接着強度が強くなる分、ランド2aの径Dを小さくすることができるので、ランド2a間の配線領域を広くすることができる。従って、ランド間に配置される配線の数を、配線加工が難しくならないように増加させることができる。これによって、設計の自由度も向上させることができる。また、ランド間に配置される配線のピッチを大きく採ることができるので、配線形成時の歩留まりを向上させることができ、その分、製造コストを良くすることができる。
【0024】
さらに、VIAホール3内に、銅メッキ4を施した後、金メッキ又は、ニッケルの下地メッキを行った上に金メッキを施すので、VIAホール3への半田ボール6の接着面積が広くなり、その接着強度が増加し、信頼度を向上させることができる。
【0025】
(第1の実施の形態)
図3は、本発明の第1の実施の形態に係る半導体装置用テープキャリアの構成を示す平面図、図4は、その断面図である。
【0026】
これら図3および4に示す半導体装置用テープキャリアは、前記参考例で図1を参照して説明した製造方法とほぼ同様に作成されるが、異なる点は、銅箔2によるランド2aを形成せず、貫通穴3aに施された銅メッキ4を配線2bの形成面に露出させ、この露出部分をランドとしたことにある。
【0027】
このようにランドを形成すれば、参考例のようにVIAホール3の径Dに銅メッキ4の厚さPを加えた寸法よりも大きなランド2aを形成しなくてもよいので、その分さらにランド間の配線スペースの長さを長くすることができる。但し、第1の実施の形態テープキャリアにおいては、そのランド上に半導体装置を搭載するための配線2bを形成する。
【0028】
次に、第1の実施の形態と従来の半導体装置用テープキャリアにおける各構成要素の寸法を対比した表2を下記に示す。但し、両者とも、絶縁フィルム1の厚さが0.05mm、接着材9の厚さが0.012mm、銅箔2の厚さが0.012mmであるとし、また、表2に示すようにVIA径Dが0.24mm、VIAピッチが0.50mmであるとする。さらに、第1の実施の形態テープキャリアにおける図4に示す銅メッキ4の厚さPは、この銅メッキ4が露出されてランドとなることから、参考例テープキャリアの0.01mmよりも厚い、0.015mmであるとする。さらには、そのランド形成時における露光時の位置精度0.03mmに埋め込まれたランド周囲に、片側0.01mmの禁止領域を加えランドから0.04mmの位置Lに端のリード(配線2b)を設計するものとする。
【0029】
【表2】
この表2で各寸法を示すように、ランド径Aは、第1の実施の形態テープキャリアが0.27mm、従来テープキャリアが0.35mmである。第1の実施の形態テープキャリアではランド径Aを小さくすることができる。
【0030】
このようにランド径Aを小さくすることができるので、その分、ランド間隔を従来のものよりも長くすることができる。すなわち、第1の実施の形態テープキャリアでは、ランド間配線スペースの長さが0.23mmと従来の0.15mmよりも0.08mm長くすることができる。
【0031】
また、ランド間配線スペースが広がることから、ランド間に3本の配線2bを形成した場合の配線ピッチは、従来テープキャリアでは0.043mmに対して参考例テープキャリアでは0.060mmとすることができる。さらに、ランド間に4本の配線2bを形成する場合、従来テープキャリアでは不可能であるが、本発明テープキャリアでは配線ピッチ0.043mmで可能となる。
【0032】
このように、第1の実施の形態の半導体装置用テープキャリアによれば、銅箔2によるランド2aを形成せず、貫通穴3aに施された銅メッキ4を配線2bの形成面に露出させ、この露出部分をランドとしたので、ランド2aの径Dを小さくすることができ、ランド2a間の配線領域を広くすることができる。従って、ランド間に配置される配線の数を、配線加工が難しくならないように増加させることができる。これによって、設計の自由度も向上させることができる。また、ランド間に配置される配線のピッチを大きく採ることができるので、配線形成時の歩留まりを向上させることができ、その分、製造コストを良くすることができる。
【0033】
さらに、VIAホール3内に、銅メッキ4を施した後、金メッキ又は、ニッケルの下地メッキを行った上に金メッキを施すので、VIAホール3への半田ボール6の接着面積が広くなり、その接着強度が増加し、信頼度を向上させることができる。
【0034】
但し、参考例または第1の実施の形態の半導体装置用テープキャリアにおいては、絶縁フィルム、銅箔の材質と厚さ、VIA径には、多数の組み合わせが考えられる。またランド形成の位置精度、配線ピッチの加工限界は、フィルム、銅箔、装置、製造条件などで違いはあるが、VIA内面メッキにより配線材とフィルムの接着が確保されれば、配線ピッチを大きく取れるという点では従来技術よりも優位である。
【0035】
最後に、参考例または第1の実施の形態の半導体装置用テープキャリアを用いたBGAパッケージの構成例を図5に示し、その説明を行う。この図5に示すBGAパッケージは、本実施の形態の半導体装置用テープキャリアにおけるVIAホール3の開口側に図示せぬ半田ボールが収容されてランド2aまたは配線2bに接合され、また、ランド2aまたは配線2bの上に半導体チップ7が電気的に接続されて搭載され、モールド封止材8で封止されることによって形成されている。
【0036】
このようなBGAパッケージによれば、参考例または第1の実施の形態に記述した効果を有する半導体装置用テープキャリアを用いたので、ピン数を増やすことができ、パッケージの信頼度を向上させることができる。
【0037】
【発明の効果】
以上説明したように、本発明によれば、ビアホール内に銅メッキを施すことによって、絶縁フィルムとランドとが銅メッキによって接続されるようにすることで、両者間の接着強度を強くし、この接着強度が強くなる分、ランドの径を小さくすることでランド間の配線領域を広くする。従って、ランド間に配置される配線の数を、配線加工が難しくならないように増加させることができる。
【図面の簡単な説明】
【図1】 本発明の参考例に係る半導体装置用テープキャリアの製造方法を示す工程図である。
【図2】 本参考例に係る半導体装置用テープキャリアのVIAホール径、VIAホール内に施された銅メッキの厚さ、ランド径の各々の寸法を示す図である。
【図3】 本発明の第1の実施の形態に係る半導体装置用テープキャリアの構成を示す平面図である。
【図4】 本発明の第1の実施の形態に係る半導体装置用テープキャリアの構成を示す断面である。
【図5】 参考例または第1の実施の形態に係る半導体装置用テープキャリアを用いたBGAパッケージの構成を示す断面図である。
【図6】 従来の半導体装置用テープキャリアの構成を示す平面図である。
【図7】 従来の半導体装置用テープキャリアの構成を示す断面である。
【図8】 従来の半導体装置用テープキャリアのVIAホール径、ランド径の各々の寸法を示す図である。
【符号の説明】
1 絶縁フィルム
2 銅箔
2a ランド
2b 配線
3 VIAホール
3a 貫通穴
4 銅メッキ
5 ソルダレジスト
6 半田ボール
7 半導体チップ
8 モールド封止材
9 接着材
A ランド径
D VIAホール径
P 銅メッキの厚さ
Claims (2)
- 貫通穴が形成された絶縁フィルムに、前記貫通穴の一開口部を塞いで施された銅メッキが、配線形成面に露出され、この露出部分がランドとされたことを特徴とする半導体装置用テープキャリア。
- 絶縁フィルムに貫通穴を形成した後、前記絶縁フィルムの片面に銅箔を貼り付け、前記貫通穴の内面に銅メッキを施し、前記銅箔をエッチングすることにより配線および前記貫通穴に施された銅メッキを前記配線形成面に露出させ、この露出部分および前記配線に金メッキまたは、ニッケルの下地メッキを行った上に金メッキを施すことを特徴とする半導体装置用テープキャリアの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002044786A JP3912496B2 (ja) | 2002-02-21 | 2002-02-21 | 半導体装置用テープキャリアおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002044786A JP3912496B2 (ja) | 2002-02-21 | 2002-02-21 | 半導体装置用テープキャリアおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003243456A JP2003243456A (ja) | 2003-08-29 |
JP3912496B2 true JP3912496B2 (ja) | 2007-05-09 |
Family
ID=27784020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002044786A Expired - Fee Related JP3912496B2 (ja) | 2002-02-21 | 2002-02-21 | 半導体装置用テープキャリアおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3912496B2 (ja) |
-
2002
- 2002-02-21 JP JP2002044786A patent/JP3912496B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003243456A (ja) | 2003-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100223727B1 (ko) | 반도체 장치 | |
KR100437436B1 (ko) | 반도체패키지의제조법및반도체패키지 | |
US5866949A (en) | Chip scale ball grid array for integrated circuit packaging | |
US5859475A (en) | Carrier strip and molded flex circuit ball grid array | |
JP2003522401A (ja) | 積層型集積回路パッケージ | |
WO1998018161A1 (en) | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape | |
KR0185570B1 (ko) | 칩 스케일 패키지의 제조 방법 | |
EP0843357B1 (en) | Method of manufacturing a grid array semiconductor package | |
US6271057B1 (en) | Method of making semiconductor chip package | |
US6642730B1 (en) | Test carrier with molded interconnect for testing semiconductor components | |
JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
JP3912496B2 (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
JP3915226B2 (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
JPH10154768A (ja) | 半導体装置及びその製造方法 | |
JP2652222B2 (ja) | 電子部品搭載用基板 | |
JP3824076B2 (ja) | フィルムキャリアテープの製造方法 | |
JP3076302B2 (ja) | 半導体装置 | |
JP3632883B2 (ja) | 半導体装置 | |
JPH02252251A (ja) | フィルムキャリヤーテープ | |
JP2555916B2 (ja) | フィルムキャリヤ半導体装置 | |
JP2001053116A (ja) | 2層配線tabテープ及びその製造方法 | |
JPH1065081A (ja) | リードフレーム及び半導体パッケージ | |
JPH0311641A (ja) | 半導体装置 | |
JPH0878568A (ja) | パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040423 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
A131 | Notification of reasons for refusal |
Effective date: 20061024 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070110 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070123 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |