JPH0878568A - パッケージ - Google Patents
パッケージInfo
- Publication number
- JPH0878568A JPH0878568A JP6238384A JP23838494A JPH0878568A JP H0878568 A JPH0878568 A JP H0878568A JP 6238384 A JP6238384 A JP 6238384A JP 23838494 A JP23838494 A JP 23838494A JP H0878568 A JPH0878568 A JP H0878568A
- Authority
- JP
- Japan
- Prior art keywords
- package
- hole
- base material
- conductor circuit
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
実装性に優れ、また、電気的特性に優れたパッケージを
提供すること。 【構成】 電子部品(50)が搭載されてモールド樹脂(60)
によって片面が封止されるパッケージ(100)であって、
貫通孔(30)が形成されたフレキシブル基材(20)の一方の
表面にその貫通孔(30)を封孔する状態で導体回路(40)が
形成されていると共に、その貫通孔(30)を通してその導
体回路(40)と導通し先の基材(20)の他方の面から突出す
る導電接続部(70)を有した構造とする。また、基材(20)
を、モールド樹脂(60)硬化温度におけるヤング率が2800
kgf/mm2 以下であって、その厚みが0.05〜0.15mmの材料
とする。さらに、貫通孔(30)の口径を、前記導体回路(4
0)側よりも前記導電接続部(70)側を大きくする。
Description
部品が搭載されるパッケージに関し、特には、搭載され
た電子部品が片面からによる樹脂封止がなされ、もう一
方の面においてマザーボードに半田等によって実装・接
続されるパッケージに関するものである。
されたパッケージをプリント配線板からなるマザーボー
ドに搭載して電気的に接続する場合において、マザーボ
ードに形成された接続用のスルーホールに対してパッケ
ージ側に形成されたリードフレームやピンからなる接続
部を挿入し、半田付けする事によって行っていた。この
ような従来の接続方法においては、マザーボード側に接
続用の貫通したスルーホールが多数形成されるために、
マザーボードの配線密度の向上を著しく阻害していた。
るために、マザーボード側に接続用の貫通したスルーホ
ールを形成する必要がないパッケージの接続方法が検討
され、QFP(クワッド・フラット・パッケージ)、B
GA(ボール・グリッド・アレイ)やTAB(テープ・
オートメイテッド・ボンディング)のようなパッケージ
を使用して、マザーボードの表層に形成された接続端子
にSMT(サーフェス・マウント・テクノロジー)を駆
使して実装し、マザーボードの配線密度の向上が図られ
てきた。
との接続のために半田などからなるバンプをパッケージ
裏面全体に有しており、実装接続後の目視検査ができな
い反面、パッケージの周辺部に集中して接続部を有して
いるQFPやTABに比較して接続部のピッチが遙に緩
やかであることから、欠陥の少ない高い収率の実装が可
能となり、無検査化を目指して開発が急がれているもの
である。
すような問題点がある。 (1)封止形態は、電子部品を搭載した側のみを保護すれ
ばよいのであるから、図10に示す如く、片側からのイ
ンジェクション・モールド(射出成形封止)とするのが
一般的である。また、ベースとなる基材には両面板の場
合0.2〜1.5mmの耐熱性ガラス・エポキシ基材が用
いられており、比較的強固な構造となっている。したが
って、モールド樹脂の硬化収縮の応力によって基材全体
が封止側(接続部側に凸)に反り、実装の際にはパッケ
ージ周辺部分において接続部がマザーボードに充分接触
しない現象が発生する。
配置される導体回路は、一旦パッケージ外周辺部にまで
延設され、パッケージ外周辺部分に集中して形成された
スルーホールを解して裏面に至り、パッケージ裏面の接
続部にまで配線されている。このことは、ランドや隣接
スルーホールとのクリアランスを含めたスルーホールの
占有面積が非常に大きいために、パッケージ中央付近に
おいて全てのスルーホールを配置できないからである。
従って、配線長が長くなり、近年の高速・多量の情報を
伝達するには不都合な形態となっている。
を鑑みて成されたものであって、その解決しようとする
課題は、電子部品が搭載されてモールド樹脂によって片
面封止されるパッケージにおける、基板の反りによるマ
ザーボードへの実装性の悪さであり、また、電子部品か
らパッケージの反対面側にまで配線して接続される導体
回路が長いことによる電気的特性の悪さである。そして
本発明の目的とするところは、安価であることに加え
て、マザーボードへの実装性に優れ、また、電気的特性
に優れたパッケージを提供することにある。
に本発明が採った手段を、図面に付した符号を用いて説
明すると、請求項1の発明は、電子部品(50)が搭載
されてモールド樹脂(60)によって片面が封止される
所謂片面オーバーモールド型の電子部品搭載用のパッケ
ージ(100)であって、貫通孔(30)が形成された
フレキシブル基材(20)の一方の表面にその貫通孔
(30)を封孔する状態で導体回路(40)が形成され
ていると共に、その貫通孔(30)を通してその導体回
路(40)と導通し先の基材(20)の他方の面から突
出する導電接続部(70)を有した構造と成っているの
である。
て、前記基材(20)を、モールド樹脂(60)硬化温
度におけるヤング率が2800kgf/mm2 以下であって、その
厚みが0.03〜0.15mmの材料とするのである。さらに、請
求項3の発明は、請求項1または請求項2において、前
記貫通孔(30)の口径を、前記導体回路(40)側よ
りも前記導電接続部(70)側を大きくするのである。
めっきを必要とせず、導電接続部(70)を構成する材
料あるいはその類似の材料によってパッケージ(10
0)の導体回路(40)形成面側と導電接続部(70)
突出面側が電気的に接続されているので、極めて安価な
パッケージ(100)となっている。
て、その基材(20)の水平面方向における物理的強度
を限定することによって、モールド樹脂(60)硬化収
縮時に発生する応力に対して発生する基材(20)の抗
力を抑制し、モールド樹脂(60)硬化収縮と共に水平
方向に収縮あるいは変形し得るような材料とするもので
ある。これによって、パッケージ(100)は、垂直方
向に大きく変形することが無く、基材(20)全体に渡
る反りなどの発生しにくいものとなる。結果として、マ
ザーボードへの搭載の際に接続不良が発生し難くなるの
である。
は請求項2において、貫通孔(30)の口径を、導体回
路(40)側よりも導電接続部(70)側を大きくする
のであるから、貫通孔(30)を通してその導体回路
(40)と導通しその基材(20)の裏面から突出する
導電接続部(70)を形成するに当たり、例えば、導体
回路(40)によって封孔された貫通孔(30)の開口
側から、半田ペーストを印刷して充填したり、また、球
状に形成された半田ボールや接続ピンを導体回路(4
0)によって封孔された貫通孔(30)の開口側から挿
入して載置する場合において、貫通孔(30)全体ある
いはその開口部分においてテーパーが形成されることと
なるので、ペーストの充填作業やボールなどを挿入して
載置する作業を極めて容易に行うことができるのであ
る。
実施例を説明し、本発明を更に詳細に説明する。まず、
図1に示すパッケージは、電子部品(50)が搭載され
てモールド樹脂(60)によって片面が封止される所謂
片面オーバーモールド型の電子部品搭載用のパッケージ
(100)であって、貫通孔(30)が形成されたフレ
キシブル基材(20)の一方の表面(図の上側面)にそ
の貫通孔(30)を封孔する状態で導体回路(40)が
形成されている。そして、その貫通孔(30)を通して
その導体回路(40)と導通し先の基材(20)の他方
の面(図の下側面)から突出する半田バンプなどからな
る導電接続部(70)を有した構造となっているのであ
る。
(70)を構成する材料あるいはその類似の材料によっ
てパッケージ(100)の導体回路(40)形成面側と
導電接続部(70)突出面側が電気的に接続されている
ので、所謂スルーホールめっきを必要とせず、極めて安
価なパッケージ(100)となっている。
(60)硬化温度におけるヤング率が2800kgf/mm2 以下
であって、その厚みが0.03〜0.15mmの材料としてある。
本実施例の場合、0.07mm厚みの高TgFR−4基材にエ
ポキシ樹脂系の接着剤(0.02mm厚み)を塗布したものを
用いた。
(60)硬化収縮時に発生する応力に対して発生する基
材(20)の抗力を抑制し、モールド樹脂(60)硬化
収縮と共に水平方向に収縮あるいは変形し得るようにな
っている。これによって、パッケージ(100)は、基
材に微細なシワが発生するような現象がおこり、基材が
モールド樹脂と共に水平方向に若干収縮した如く変形す
るのである。すなわち、垂直方向に大きく変形すること
が無く、基材(20)全体に渡る反りなどの発生しにく
いものとなる。結果として、マザーボードへの搭載の際
に接続不良が発生し難くなるのである。
の口径を、導体回路(40)側(図の上側面)よりも導
電接続部(70)側(図の下側面)を大きくしてある。
具体的には、図8の開口部の導電接続部(70)側(図
の下側面)を面取りした形状および図9の導体回路(4
0)側(図の上側面)から開口部の導電接続部(70)
側(図の下側面)にかけてテーパー形状とした形状とな
っている。
回路(40)と導通しその基材(20)の裏面から突出
する導電接続部(70)を形成するに当たり、例えば、
導体回路(40)によって封孔された貫通孔(30)の
開口側から、半田ペーストを印刷して充填したり、ま
た、球状に形成された半田ボールや接続ピンを導体回路
(40)によって封孔された貫通孔(30)の開口側か
ら挿入して載置する場合において、貫通孔(30)全体
あるいはその開口部分においてテーパーが形成されるこ
ととなるので、ペーストの充填作業やボールなどを挿入
して載置する作業を極めて容易に行うことができるので
ある。
を説明する。 (1)70mm幅、0.07mm厚みの高TgFR−4長尺基材(2
0)にエポキシ樹脂系の接着剤(0.02mm厚み)(図示せ
ず)を塗布し、指触乾燥したものに、パンチング加工に
よって貫通孔(30)を形成し、35μm厚みの電解銅箔
(10)を積層して、加熱・加圧して連続的に一体化し
た(図1〜図2)。このとき、基材(20)側にゴムな
どを表面に被覆した圧着ローラーを用い、銅箔(10)
側に硬質の圧着ローラーを用いて、加熱・加圧して連続
的に一体化することによって、貫通孔(30)開口部分
において銅箔(10)が伸びることを防止できる。
両面にドライフィルム・エッチング・レジストをラミネ
ートし、露光・現像処理を施すことによって所望のレジ
スト形状とした後に、塩化銅エッチング溶液中にてエッ
チング・レジスト被膜から露出する銅箔(10)をエッ
チング除去し、ついで、不要となったエッチング・レジ
スト被膜を剥膜することによって基材(20)の一方の
表面に導体回路(40)を形成した(図4)。この導体
回路(40)は、パッケージ(100)となる部分の略
中央部分に形成された方形形状の電子部品(50)を搭
載する部分を中心に、放射状に形成されいてるものであ
って、先に基材(20)を貫通して形成された貫通孔
(30)を封孔する状態に形成されている。また、導体
回路(40)表面には必要に応じてNi/Auめっきな
どの処理が施される。
部分の略中央部分に形成された方形形状の電子部品(5
0)を搭載する部分に、電子部品(50)を搭載し、A
u細線によって電子部品(50)と導体回路(40)と
を電気的に接続した(図5)。 (4)電子部品(50)が搭載された基材の電子部品搭載
面側を外部応力や湿気などから保護する目的で、モール
ド樹脂(60)によって封止した(図6)。この封止方
法は、基材の電子部品搭載面側から電子部品(50)や
Au細線の高さを考慮した空洞を有する金型を圧接した
状態で、この金型内部に液状のモールド樹脂(60)を
圧入し、熱硬化する事によって行われる。
エポキシ樹脂を主成分とするものが用いられるため、そ
の硬化温度は180〜250℃程度である。従って、本
発明に採用できる基材(20)としては、モールド樹脂
(60)の硬化温度(一般に180〜250℃程度)に
おけるヤング率が、2800kgf/mm2 以下である必要があ
り、基材厚みも0.15mm以下の材料である必要がある。す
なわち、モールド樹脂(60)の硬化収縮に対して基材
(20)が必要以上に抗力を持たず、モールド樹脂(6
0)の硬化収縮に応じて変形し易いことが重要である。
換言すれば、基材(20)に比較して遙に大きいヤング
率を有したモールド樹脂(60)を採用すれば良いので
あるが、パッケージ(100)内部に残存する応力を極
力低減するためには、導体回路(40)を含めた基材
(20)自体のヤング率を低くすることが好ましい。
(100)を図7の如く裏返しにして、貫通孔(30)
の開口部分に半田ボール(80)を超音波振動装置など
を用いて載置し、半田ボール(80)側から加熱して半
田ボール(80)を溶融させることによって、図1に示
すような目的とするパッケージ(100)を得ることが
できる。
通孔(30)を形成するに当たり、パンチング法を採用
したが、トムソン型による打ち抜き、ドリル加工、炭酸
ガスなどのレーザー照射などによる方法も採用すること
ができる。例えば、導体回路(40)非形成面側からの
トムソン型による打ち抜きあるいは炭酸ガスレーザー照
射を採用すれば、図9に示すような貫通孔形状となり、
また、ドリル加工によれば、ドリルの形状によって図8
および図9の形状を任意に選択することができる。そし
てまた、貫通孔形成後に導体回路(40)非形成面側か
らバフ研磨などのブラシ研磨を施すことによって図8に
示すように形状とすることもできる。
は、安価であることに加えて、基材(20)全体にわた
る反りが無いことによりマザーボードへの実装性に優
れ、また、電子部品(50)から基材(20)の裏側に
位置する導電接続部(70)までの配線長を最短にする
ことができることより電圧降下などのない電気的特性に
優れたパッケージ(100)を提供できる。
程を示す断面図である。
程を示す断面図である。
程を示す断面図である。
程を示す断面図である。
程を示す断面図である。
程を示す断面図である。
る。
図である。
40----導体回路 50----電子部品 60----モールド樹脂 70----導電接
続部 80----半田ボール 100---パッケージ
Claims (3)
- 【請求項1】電子部品が搭載されてモールド樹脂によっ
て片面封止されるパッケージであって、 貫通孔が形成されたフレキシブル基材の一方の表面に該
貫通孔を封孔する導体回路を有すると共に、前記貫通孔
を通して前記導体回路と導通し前記基材の他方の面から
突出する導電接続部を有することを特徴とするパッケー
ジ。 - 【請求項2】前記基材は、モールド樹脂硬化温度におけ
るヤング率が2800kgf/mm2 以下であって、その厚みが0.
03〜0.15mmであることを特徴とする請求項1に記載のパ
ッケージ。 - 【請求項3】前記貫通孔の口径は、前記導体回路側より
も前記導電接続部側が大きいことを特徴とする請求項1
または2に記載のパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23838494A JP3714979B2 (ja) | 1994-09-05 | 1994-09-05 | パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23838494A JP3714979B2 (ja) | 1994-09-05 | 1994-09-05 | パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0878568A true JPH0878568A (ja) | 1996-03-22 |
JP3714979B2 JP3714979B2 (ja) | 2005-11-09 |
Family
ID=17029396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23838494A Expired - Fee Related JP3714979B2 (ja) | 1994-09-05 | 1994-09-05 | パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3714979B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7160661B2 (ja) | 2017-12-21 | 2022-10-25 | ミネベアミツミ株式会社 | ボールバルブ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04277636A (ja) * | 1991-03-05 | 1992-10-02 | Shinko Electric Ind Co Ltd | 半導体装置とその製造方法及びこれに用いる接合体 |
JPH06136156A (ja) * | 1992-10-26 | 1994-05-17 | Asahi Chem Ind Co Ltd | 芳香族ポリアミドフィルムおよびその製造法 |
-
1994
- 1994-09-05 JP JP23838494A patent/JP3714979B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04277636A (ja) * | 1991-03-05 | 1992-10-02 | Shinko Electric Ind Co Ltd | 半導体装置とその製造方法及びこれに用いる接合体 |
JPH06136156A (ja) * | 1992-10-26 | 1994-05-17 | Asahi Chem Ind Co Ltd | 芳香族ポリアミドフィルムおよびその製造法 |
Also Published As
Publication number | Publication date |
---|---|
JP3714979B2 (ja) | 2005-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6734557B2 (en) | Semiconductor device | |
KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
US6064111A (en) | Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package | |
JP2595909B2 (ja) | 半導体装置 | |
JP3332308B2 (ja) | 半導体装置及びその製造方法 | |
US6943100B2 (en) | Method of fabricating a wiring board utilizing a conductive member having a reduced thickness | |
JPH09162322A (ja) | 表面実装型半導体装置とその製造方法 | |
JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
JP3475569B2 (ja) | パッケージ及びその製造方法 | |
JPH09321173A (ja) | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 | |
JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
JP4038021B2 (ja) | 半導体装置の製造方法 | |
JP3428591B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
JPH0878568A (ja) | パッケージ | |
JP2003023243A (ja) | 配線基板 | |
JPH0888292A (ja) | 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法 | |
JPH10154768A (ja) | 半導体装置及びその製造方法 | |
JPH1084055A (ja) | 半導体装置及びその製造方法 | |
JPH11297740A (ja) | 半導体チップが実装されるキャリアテープ、および半導体装置 | |
JP2000252324A (ja) | 半導体パッケージおよび半導体パッケージ製造方法 | |
JPH1116947A (ja) | 半導体パッケージ及びその製造方法 | |
JP3337820B2 (ja) | 半導体素子パッケージ | |
JPH0955448A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050824 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |