JP3428591B2 - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法

Info

Publication number
JP3428591B2
JP3428591B2 JP2001194123A JP2001194123A JP3428591B2 JP 3428591 B2 JP3428591 B2 JP 3428591B2 JP 2001194123 A JP2001194123 A JP 2001194123A JP 2001194123 A JP2001194123 A JP 2001194123A JP 3428591 B2 JP3428591 B2 JP 3428591B2
Authority
JP
Japan
Prior art keywords
resin
die pad
frame
sealing
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001194123A
Other languages
English (en)
Other versions
JP2003007956A (ja
Inventor
幸雄 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001194123A priority Critical patent/JP3428591B2/ja
Publication of JP2003007956A publication Critical patent/JP2003007956A/ja
Application granted granted Critical
Publication of JP3428591B2 publication Critical patent/JP3428591B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレーム上
に半導体素子が搭載された樹脂封止型半導体装置および
その製造方法に関するものであり、特に、半導体装置を
実装基板に搭載した際に、リードフレームと実装基板と
の安定した電気的接続を実現する樹脂封止型半導体装置
およびその製造方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化に対応するため
に、半導体部品の高密度実装が要求され、それに伴って
半導体装置の小型、薄型化、狭ピッチ化が進んでいる。
【０００３】以下、従来の樹脂封止型半導体装置とその
製造方法について順次説明する。
【０００４】図７は、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａ
ｒｒａｙ）タイプの樹脂封止型半導体装置の断面図であ
る。
【０００５】図７に示すように、半導体素子１０１は接
着剤１０２を介して配線基板１０３の上面に接着されて
いる。配線基板１０３の上面には配線パターン１０３ａ
が形成され、配線基板１０３の底面には外部端子部（ラ
ンド）１０３ｂが形成されている。配線パターン１０３
ａおよび外部端子部（ランド）１０３ｂは、スルーホー
ル１０３ｃの内面に形成された導体１０４で電気的に接
続されている。半導体素子１０１の上面に形成された電
極パッド１０５と配線基板１０３の上面に形成された配
線パターン１０３ａとは金属細線１０６で電気的に接続
されている。この金属細線１０６による電気的接続をす
る場所以外の配線パターン１０３ａの表面は、ソルダー
レジスト１０７で被覆されている。配線基板１０３の上
方で、半導体素子１０１および金属細線１０６は封止樹
脂１０８により封止され保護されている。そして、配線
基板１０３の裏面の外部端子部（ランド）１０３ｂの表
面も一部を除いて、ソルダーレジスト１０７で被覆され
ている。
【０００６】以上、ＬＧＡタイプの樹脂封止型半導体装
置は、半導体素子が接着された配線基板の裏面で、ソル
ダーレジストから突出する外部端子（ランド）の突出長
さは小さい。また、外部端子部（ランド）が密集した範
囲では、外部端子部（ランド）どうしの距離が小さくな
っている。
【０００７】
【発明が解決しようとする課題】前記した従来の樹脂封
止型半導体装置は、下記の課題を有している。
【０００８】すなわち、配線基板上で樹脂封止された半
導体装置を実装基板に実装する際、外部端子部（ラン
ド）の突出長さが小さく、そのため配線基板と実装基板
との空隙を確保できないために、樹脂封止型半導体装置
を構成する配線基板の裏面の外部電極部（ランド）と、
実装基板の上面の配線パターンとを電気的に接続する半
田が、リフロー工程で加熱されて溶融してショートして
しまい、本来ならば絶縁されるべき外部端子部（ラン
ド）どうし間が電気的にショートしてしまうという課題
があった。特に、近年の狭ピッチ化の傾向に伴い、外部
端子部（ランド）どうしの距離が密接している場合は、
外部端子部（ランド）どうし間が半田を介して電気的シ
ョートすることを防止することが困難になってきた。
【０００９】本発明は、前記従来の課題を解決するもの
であり、半田を介した外部端子部（ランド）どうしの電
気的ショートを防止する樹脂封止型半導体装置およびそ
の製造方法を提供するものである。
【００１０】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の樹脂封止型半導体装置は、半導体素
子と、前記半導体素子が搭載されるダイパッド部と、前
記ダイパッド部に対してその各先端部が延在して配置さ
れた信号接続用リードと、前記信号接続用リードと連続
した外部端子部と、前記半導体素子の電極と前記信号接
続用リードとを電気的に接続する金属細線と、前記半導
体素子および前記金属細線を封止する封止樹脂とを備
え、前記ダイパッド部の底面および前記外部端子部の底
面は前記封止樹脂から露出し、前記ダイパッド部は貫通
穴を有し、前記貫通穴に前記封止樹脂が充填されて前記
ダイパッド部の裏面から突出した樹脂突出部が形成され
ている。
【００１１】このように、リードフレームのダイパッド
部の裏面に樹脂突出部が形成さているので、半導体素子
が搭載されたリードフレームが実装基板に搭載され、リ
ードフレームの裏面の外部端子部と実装基板の上面のリ
ードフレームとを、半田を溶融させることで電気的に接
続する際、半田による電気的なショートを防止できるも
のである。
【００１２】また、ダイパッド部に形成された貫通穴は
半導体素子の下方に形成され、前記ダイパッド部の上面
において、前記貫通穴から前記半導体素子の周辺の外側
まで溝が形成されている。
【００１３】これにより、リードフレームのダイパッド
部の上面に形成された溝に封止樹脂が充填されること
で、溝に接続した貫通穴に封止樹脂が充填されるので、
リードフレームのダイパッド部の裏面に貫通穴から突出
した樹脂突出部が形成される。
【００１４】また、半導体素子と、前記半導体素子が搭
載されるダイパッド部と、前記ダイパッド部に対してそ
の各先端部が延在して配置された信号接続用リードと、
前記信号接続用リードと連続した外部端子部と、前記半
導体素子の電極と前記信号接続用リードとを電気的に接
続する金属細線と、前記半導体素子および前記金属細線
を封止する封止樹脂と、前記外部接続端子が露出した面
に補強ランドとを備え、前記補強ランドは貫通穴を有
し、前記貫通穴に前記封止樹脂が充填されて前記補強ラ
ンドの裏面から突出した樹脂突出部が形成されている。
【００１５】これにより、多ピン化を図ることが可能と
なり、リードフレームの高温時の反りに影響されにくく
実装信頼性の高い樹脂封止型半導体装置を提供すること
ができる。
【００１６】また、樹脂突出部は、直径が０．２〜２
[ｍｍ]の円柱である。
【００１７】また、樹脂突出部の高さは、０．０１〜
０．１[ｍｍ]である。
【００１８】これにより、実装基板に対するリードフレ
ームの実装性の最適化を図ることができる。
【００１９】また、本発明の樹脂封止型半導体装置の製
造方法は、フレーム枠と、前記フレーム枠と吊りリード
により接続され、前記フレーム枠の開口部に位置し、貫
通穴を有するダイパッド部と、前記ダイパッド部に対し
てその各先端部が延在して配置された信号接続用リード
と、前記信号接続用リードと連続し、一端が前記フレー
ム枠に接続した外部端子部とを有するリードフレームを
用意する工程と、前記ダイパッド部の上面に半導体素子
を接着する工程と、前記半導体素子の電極と前記信号接
続用リードとを金属細線により電気的に接続する工程
と、前記リードフレームの裏面に樹脂フィルムを貼り付
ける工程と、前記リードフレームの上方で前記半導体素
子および前記金属細線とを封止樹脂により封止するとと
もに、前記ダイパッド部の貫通穴に前記封止樹脂を注入
して前記ダイパッドの裏面に樹脂突出部を形成する工程
と、前記フレーム枠を切断して除去する工程とからな
る。
【００２０】これにより、樹脂突出部が形成されるの
で、リードフレームまたは実装基板における半田の電気
的ショートを抑制でき、また、封止用フィルムをリード
フレームの裏面に貼りつけ樹脂封止することにより、リ
ードフレームのダイパッド部に有した貫通穴部に封止樹
脂が充填され突出して形成されるため、封止樹脂漏れの
ない安定した樹脂封止型半導体装置の製造方法を提供で
きる。
【００２１】また、フレーム枠を切断して除去する工程
の後、ブレードにより前記半導体素子単位ごとに樹脂封
止体を切断する。
【００２２】したがって、生産性の高い製造方法を実現
できる。
【００２３】また、封止用フィルムの接着面は接着剤を
有し、前記接着剤の厚みを適宜選択することにより、樹
脂突出部の高さを調整する。
【００２４】これにより、あらかじめ封止用フィルムに
接着した接着剤の厚さを適切に選択し貼り付けたリード
フレームに半導体素子を搭載し、封止用フィルムを封止
金型のキャビテー凹部の対面の封止金型面に押圧し、リ
ードフレームの貫通穴に封止樹脂が充填させて突出させ
て、所望する樹脂突出部（スタンドオフ）を容易に形成
することができる。
【００２５】また、リードフレームの裏面に封止用フィ
ルムを貼り付ける工程は、第１の封止用フィルムに形成
された穴を貫通穴に合わせるようにして、前記第１の封
止用フィルムを前記リードフレームの裏面に貼り付け、
前記第１の封止用フィルムに第２の封止用フィルムを貼
り付ける。
【００２６】これにより、リードフレームの裏面に穴を
有する第１の封止用フィルムを貼り付け、その第１の封
止用フィルムに穴を有しない第２の封止用フィルムを貼
り付けるために、第１の封止用フィルムの穴にも封止樹
脂が充填され、樹脂突出部の高さを確保することができ
る。
【００２７】また、リードフレームの上方で半導体素子
および金属細線とを封止樹脂により封止し、前記封止樹
脂を前記リードフレームに形成された貫通穴に供給して
前記リードフレームの裏面に樹脂突出部を形成する工程
は、前記リードフレームの上方で前記半導体素子および
前記金属細線とが封止樹脂により封止された樹脂封止体
の複数個を、封止金型のキャビティ凹部に設置する。
【００２８】したがって、１回の封止工程で同時に複数
個の半導体装置を製造することができる。
【００２９】また、リードフレームの上方で半導体素子
および金属細線とを封止樹脂により封止し、前記封止樹
脂を前記リードフレームに形成された貫通穴に供給して
前記リードフレームの裏面に樹脂突出部を形成する工程
は、窪みを有する封止金型内に前記半導体素子が接着さ
れた前記リードフレームを設置し、前記封止金型内に前
記封止樹脂を注入することにより、前記封止金型の窪み
の部分に前記封止樹脂が注入されて前記リードフレーム
の裏面から突出した樹脂突出部を形成する。
【００３０】これにより、あらかじめ封止用フィルムを
貼り付けたリードフレームに半導体素子を搭載し、裏面
に封止用フィルムを貼り付けたリードフレームを、内部
に窪みを加工した封止金型に設置し、封止金型に封止樹
脂を注入して封止することで、リードフレームに有した
貫通穴に封止樹脂が充填されるとともに封止金型の窪み
にも充填され、リードフレームの裏面から突出した樹脂
突出部（スタンドオフ）を形成するため、樹脂突出部の
形状精度が安定する。
【００３１】
【発明の実施の形態】以下、本発明の樹脂封止型半導体
装置およびその製造方法の一実施形態について図面を参
照しながら説明する。
【００３２】まず、本実施形態の樹脂封止型半導体装置
について説明する。
【００３３】最初に、第１の実施形態について説明す
る。
【００３４】図１（ａ）は図１（ｂ）のＡ−Ａ１箇所に
おける本実施形態の樹脂封止型半導体装置を示す断面図
であり、図１（ｂ）は図１（ａ）の裏面から見た平面図
であり、図１（ｃ）は本実施形態における樹脂突出部の
近傍を拡大して示した断面図である。
【００３５】図１（ａ）および図１（ｂ）に示すよう
に、本実施形態の樹脂封止型半導体装置は、半導体素子
１と、半導体素子１が搭載されるダイパッド部２と、ダ
イパッド部２に対してその各先端部が延在して配置され
た信号接続用リード３と、信号接続用リード３と連続し
た外部端子部４と、半導体素子１の電極５と信号接続用
リード３とを電気的に接続する金属細線６と、半導体素
子１、金属細線６、信号接続用リード３および外部端子
部４の上面を封止する封止樹脂７とを備え、ダイパッド
部２の底面および外部端子部４の底面は封止樹脂７から
露出し、ダイパッド部２は複数の貫通穴８を有し、貫通
穴８に封止樹脂７が充填されてダイパッド部２の裏面か
ら突出した樹脂突出部９が形成されている。この樹脂突
出部９は、封止工程で溶融した封止樹脂７を貫通穴８に
注入し、ダイパッド部２の裏面に突出させる。また、貫
通穴８の位置は、リードフレームを加工する工程におい
て設計することができる。
【００３６】なお、貫通穴８は、機械的加工により形成
されるものであり、それぞれの貫通穴８の配置および直
径は適宜選択して形成される。そして、ダイパッド部２
の上面には貫通穴８から半導体素子１の周囲の外側まで
溝１０が形成されている。この溝１０に封止樹脂７が充
填されることで、貫通穴８に封止樹脂７が充填されて、
ダイパッド部２の裏面に樹脂突出部９が形成される。こ
の樹脂突出部９は少なくとも１つあって、複数の樹脂突
出部９を形成することにより、リードフレームと実装基
板との空隙を安定して保つことができる。特に、３つ以
上の同一の高さの樹脂突出部９を形成することで、リー
ドフレームと実装基板との距離を均一にすることができ
る。
【００３７】このように、ダイパッド部の裏面に貫通穴
から突出した樹脂突出部が形成されていることで、半導
体素子を搭載したリードフレームを実装基板に実装する
時に、リードフレームと実装基板との間に空隙を確保す
ることができる。なお、この空隙の距離は樹脂突出部の
高さと同一であり、０．０１〜０．１[μｍ]である。
【００３８】また、ダイパッド部の貫通穴の直径をおお
よそ、０．２〜２．０[ｍｍ]とし、突出する樹脂突出部
は、貫通穴の直径により決められ、直径が０．２〜２．
０[ｍｍ]の円柱である。樹脂突出部のサイズは、半導体
装置のサイズ、リードフレームの厚さ、実装要求特性等
により決定される。
【００３９】したがって、樹脂封止型半導体装置を実装
基板に実装する際に、実装用半田が適切な状態に保た
れ、従来発生していた外部端子部どうし間の半田を介し
たショート不良を抑制することができる。また、リード
フレームの裏面の電極パターンにボール電極が形成され
ないＬＧＡタイプの半導体装置においても、リードフレ
ームと実装基板との間に一定距離の空隙を確保すること
ができるので、リードフレームの裏面の配線パターンど
うしが半田によって電気的にショートすることを抑制で
きる。
【００４０】さらに、リードフレームの裏面から樹脂突
出部が突出する、いわゆるスタンドオフ効果により、リ
ードフレームと実装基板との空隙が比較的均一に保たれ
るため、実装後にリードフレームに加わる機械的、ある
いは熱的繰り返しストレスによる影響で半田接合部に加
わる応力に対する耐性が向上し、半田によるリードフレ
ームと実装基板との接続部が剥離する等の電気的接続不
良の発生を抑制することができるものである。
【００４１】次に、図１（ｃ）および図１（ｄ）に示す
ように、樹脂突出部９（スタンドオフ）は、外部端子部
４の突出長さより長く形成しても、短く形成してもよ
い。これは、外部端子部４が封止樹脂面から突出した高
さや、所定の位置に実装用半田を搭載する時に使用する
マスクの厚み等の相関関係により決まる。
【００４２】なお、本実施形態では、前記したように、
リードフレームのダイパッド部の上面において、ダイパ
ッド部に形成された貫通穴から半導体素子の周囲の外側
まで溝が形成されており、溝に封止樹脂が充填されるこ
とで貫通穴に封止樹脂が供給され、樹脂突出部が形成さ
れている。なお、溝の数は少なくとも１本あって、特に
限定されずものではない。また、溝の形成領域は、貫通
穴から半導体素子の周囲の外側に向けて形成されていれ
ばよく、複数の溝がダイパッド部の上面に十字状、放射
状に形成されてもよく、特に限定されるものではない。
【００４３】次に、第２の実施形態について説明する。
【００４４】なお、以下の実施形態については、第１の
実施形態と同様な内容については省略し、同一の構成要
件については同一の符号を付す。
【００４５】図２（ａ）は、図２（ｂ）のＢ−Ｂ１箇所
における本実施形態の樹脂封止型半導体装置を示す断面
図であり、図２（ｂ）は図２（ａ）を裏面側から見た平
面図である。
【００４６】図２（ａ）および図２（ｂ）に示すよう
に、本実施形態の樹脂封止型半導体装置は、半導体素子
１と、半導体素子１が搭載されるダイパッド部２と、ダ
イパッド部２に対してその各先端部が延在して配置され
た信号接続用リード３と、信号接続用リード３と連続し
た外部端子部４と、半導体素子１の電極５と信号接続用
リード３とを電気的に接続する金属細線６と、半導体素
子１、金属細線６、信号接続用リード３および外部端子
部４の上面を封止する封止樹脂７とを備えている。
【００４７】また、外部接続端子部４は信号接続用リー
ド３と連続して接続されており、本実施形態では信号接
続用リード３の裏面に位置して封止樹脂面の底面から露
出している。
【００４８】本実施形態は、樹脂封止型半導体装置が実
装される実装基板と樹脂封止型半導体装置の接続を強化
するための補強ランド１１が樹脂封止型半導体装置の裏
面に設けられ、貫通穴８が補強ランド１１に形成されて
いることである。この補強ランド１１と実装基板の電極
とが半田を介して接続されることにより、外部端子部４
のみと実装基板の配線電極とが電気に接続される場合と
比較して、接続がより強化される実装形態である。
【００４９】このように、貫通穴８が補強ランド１１に
設けられることで、封止工程で封止樹脂７を補強ランド
１１の貫通穴８に充填し、封止樹脂７が補強ランド１１
の裏面から突出して樹脂突出部９が形成される。
【００５０】以上、本実施形態の半導体装置は、貫通穴
が補強ランドに形成され、貫通穴に充填された封止樹脂
が補強ランドの裏面から突出して樹脂突出部を形成して
いる。この樹脂突出部により、実装時にリードフレーム
と実装基板との空隙を確保できるため、実装用半田が適
切な状態に保たれ、リフロー等により半田を加熱溶融し
てリードフレームと実装基板とを接続する際に、外部接
続端子どうしが、溶融した半田によって電気的ショート
することを抑制することができる。
【００５１】また、樹脂封止型半導体装置を実装基板に
実装した後は、リードフレームの補強ランド部と実装基
板の配線電極とを半田等の接続部材により接続すること
で、リードフレームと実装基板との接続を強化し、リー
ドフレームと実装基板との電気的接続部に加わる種々の
応力が発生しても、電気的接続部における破断等の機械
的不具合を抑制することができる。
【００５２】また、樹脂突出部（スタンドオフ）の形成
により、リードフレームと実装基板との空隙が比較的均
一に保たれるため、半導体装置をリードフレームに実装
後、リードフレームに加わる機械的または熱的繰り返し
ストレスに対する耐性が向上する。
【００５３】次に、第３の実施形態の樹脂封止型半導体
装置について、図面を参照しながら説明する。
【００５４】図３（ａ）は、本実施形態の樹脂封止型半
導体装置を示す断面図であり、図３（ｂ）は、図３
（ａ）を裏面側から見た平面図である。
【００５５】図３（ａ）および図３（ｂ）に示すよう
に、本実施形態の半導体装置は、半導体素子１と、半導
体素子１が搭載されるダイパッド部２と、ダイパッド部
２に対してその各先端部が延在して配置された信号接続
用リード３と、信号接続用リード３と連続した外部端子
部４と、半導体素子１の電極５と信号接続用リード３と
を電気的に接続する金属細線６と、半導体素子１、金属
細線６、信号接続用リード３および外部端子部４の上面
を封止する封止樹脂７とを備え、樹脂封止された樹脂封
止体の端部に樹脂突出部９が形成されている。
【００５６】本実施形態の特徴的構成は、樹脂封止型半
導体装置の樹脂切断面に樹脂突出部を設けることで、外
部端子部の数を減少させることなく、多ピン化が可能で
ある。また、外部端子部間に樹脂突出部を配さないた
め、樹脂突出部（スタンドオフ）の形状を大きくするこ
とも可能である。
【００５７】以上、本実施形態の半導体装置は、前記し
た実施形態と同様に、樹脂封止型半導体装置を実装基板
に実装する際に、樹脂突出部（スタンドオフ）を設ける
ことにより、樹脂封止体のリードフレームと実装基板と
の間に一定の空隙を設けることができるので、リフロー
等により加熱溶融する際に接続の不良が少ない。
【００５８】また、リードフレームに加わる機械的、熱
的繰り返しストレスによる影響で半田を介在した接着部
に加わる応力に対する耐性が向上し、半田による接続部
が剥離する等の電気的接続不良の発生を抑制できる。
【００５９】次に、第４の実施形態について説明する。
【００６０】図４（ａ）は、図４（ｂ）のＤ−Ｄ１箇所
における本実施形態の樹脂封止型半導体装置を示す断面
図であり、図４（ｂ）は、図４（ａ）の裏面側から見た
平面図である。
【００６１】図４（ａ）および図４（ｂ）に示すよう
に、本実施形態の樹脂封止型半導体装置は、半導体素子
１と、半導体素子１が搭載されるダイパッド部２と、ダ
イパッド部２に対してその各先端部が延在して配置され
た信号接続用リード３と、信号接続用リード３と連続し
て接続した外部端子部４と、半導体素子１の電極５と信
号接続用リード３とを電気的に接続する金属細線６と、
半導体素子１、金属細線６および信号接続用リード３を
封止する封止樹脂７とを備え、樹脂封止型半導体装置の
底面の角部に樹脂突出部９を設ける。すなわち、樹脂封
止型半導体装置の外部端子部４を除く角部に、樹脂成型
時に溶融した封止樹脂７を封止金型の窪みに充填し、樹
脂突出部９（スタンドオフ）を設ける。
【００６２】本実施形態の特徴は、樹脂封止型半導体装
置の角部に樹脂突出部を設けることにより、外部端子部
の数を減ずることなく高密度化に影響を与えず、多ピン
化が可能であり、大型の半導体装置に適している。
【００６３】また、樹脂封止型半導体装置をリードフレ
ームに実装する際に、樹脂突出部（スタンドオフ）によ
り、リードフレームと実装基板との間に一定距離の空隙
を確保することができるため、実装用半田が適切な状態
に保たれリフロー等により加熱溶融して接続する際に接
続の不良が少なくなる。
【００６４】また、樹脂突出部（スタンドオフ）が設け
られることで、リードフレームと実装基板との空隙が比
較的均一に保たれるため、半田の厚みを大きく設定する
こともでき、実装後にリードフレームに加わる機械的、
熱的繰り返しストレスに起因した半田接合部に加わる応
力に対する耐性が特に向上し、半田による接続部が剥離
する等の電気的接続不良の発生を抑制する。
【００６５】次に、本実施形態の樹脂封止型半導体装置
の製造方法について、図面を参照しながら説明する。な
お、前記した樹脂封止型半導体装置の各実施形態は、以
下のいずれかの樹脂封止型半導体装置の製造方法により
製造することが可能である。
【００６６】まず、本実施形態の樹脂封止型半導体装置
の製造方法の第１の実施形態について説明する。
【００６７】図５は、本実施形態の樹脂封止型半導体装
置の製造方法の各工程を示す断面図である。なお、前記
した実施形態と同一の内容については省略し、同一の構
成要件については同一の符号を付す。また、リードフレ
ームの詳細部の構成要件の符号は省略している。
【００６８】まず、図５（ａ）に示すように、フレーム
枠と、フレーム枠と吊りリードにより接続され、フレー
ム枠の開口部に位置し、貫通穴を有するダイパッド部
と、ダイパッド部に対してその各先端部が延在して配置
された信号接続用リードと、信号接続用リードと連続
し、一端が前記フレーム枠に接続した外部端子部と、一
端がフレーム枠に接続している補強ランドとを有するリ
ードフレーム１１を用意する。図示していないが、リー
ドフレーム１１のダイパッド部の上面には、貫通穴から
半導体素子の周囲の外側まで溝が形成されており、半導
体素子および金属細線を封止する際に、溝に封止樹脂が
充填されることにより貫通穴に封止樹脂が供給され、リ
ードフレーム１１のダイパッド部の裏面に樹脂突出部が
形成される。なお、溝の数は少なくとも１本あって、特
に限定されるものではない。また、溝の形成領域は、貫
通穴から半導体素子の周囲の外側に向けて形成されてい
ればよく、複数の溝がリードフレームの上面に十字状、
放射状に形成されてもよく、特に限定されるものではな
い。本実施形態では、リードフレーム１１の半導体素子
が搭載されたダイパッド部に貫通穴を設け、この貫通穴
に封止樹脂を供給するために、封止樹脂の供給経路であ
る溝が必要であるが、貫通穴が半導体素子の下方以外の
部分に設けられる場合は、リードフレーム１１の上面に
溝はなくてもよい。
【００６９】次に、図５（ｂ）に示すように、半導体素
子１をリードフレーム１１のダイパッド部上に接着剤１
２を介して接着する。
【００７０】次に、図５（ｃ）に示すように、リードフ
レーム１１上に接着した半導体素子１の電極と信号接続
用リードとを金属細線６により電気的に接着する。
【００７１】次に、図５（ｄ）に示すように、リードフ
レーム１１の裏面に封止用フィルム１３を貼り付ける。
封止用フィルム１３をリードフレーム１１の裏面に貼り
付け、リードフレーム１１に形成された貫通穴に封止樹
脂を押圧することにより、貫通穴からリードフレーム１
１の裏面に封止樹脂が突出した状態を形成できる。ま
た、封止用フィルム１３は、リードフレーム１１の裏面
全体に密着するものであり、貫通穴に押圧された封止樹
脂が、リードフレーム１１の裏面に漏れて拡大すること
を防止する。なお、封止用フィルム１３はポリイミド、
ポリカーポネートなどを主成分とする樹脂をベースとし
たフィルムであり、樹脂封止後は容易にはがすことがで
き、封止工程における加熱状態に耐性があるものであれ
ばよい。本実施形態ではポリイミドを主成分としたフィ
ルムを用い、厚みは５０〜１００[μｍ]とした。また、
接着剤付きの封止用フィルムを使用してもよく、樹脂バ
リが発生するのを防止する性能が高い。また、接着剤の
厚さにより、樹脂突出部（スタンドオフ）の高さを調整
することが可能である。
【００７２】次に、図５（ｅ）に示すように、半導体素
子１が搭載されたリードフレーム１１を、封止金型の上
金型１４ａのキャビティ凹部１５を下金型１４ｂに位置
合わせし、キャビティ凹部１５内に、半導体素子１が搭
載されたリードフレーム１１を搭載し、封止樹脂７によ
り樹脂封止を行う。この時、リードフレーム１１のダイ
パッド部の上面に形成された溝にも封止樹脂７が充填さ
れることで、溝に接続した貫通穴に封止樹脂が供給され
る。また、補強ランドに貫通穴が形成されている場合
は、補強ランドの貫通穴にも封止樹脂が供給される。
【００７３】また、本実施形態の樹脂封止用の製造に用
いる封止金型は、上金型１４ａと下金型１４ｂとにより
構成され、上金型１４ａあるいは下金型１４ｂには、半
導体素子２が搭載されたリードフレーム３を搭載できる
キャビティ凹部１５が設けられている。また、下金型１
４ｂには、ダイパッド部の貫通穴の位置または補強ラン
ド部の貫通穴の位置に合った凹部１６が形成され、それ
ぞれの貫通穴に充填された封止樹脂７を、下金型１４ｂ
に形成された凹部１６に流入させて樹脂突出部９を形成
する。
【００７４】本実施形態は、リードフレームに搭載され
た前後、左右の複数個の被成形品を一つずつのキャビテ
ィ凹部に搭載する構成とした。ここでは、上金型１４ａ
にキャビティ凹部１５が設けられる構成とした。
【００７５】ここで、本実施形態の樹脂封止型半導体装
置の製造方法は、封止用フィルムをリードフレームの裏
面に貼り付け、キャビティ凹部内に半導体素子が搭載さ
れたリードフレームを下金型に位置合わせして載置す
る。この際、リードフレームの裏面に貼り付けられた封
止用フィルムが、パーテング面で挟圧され貫通穴をふさ
ぎ、樹脂バリを防止し、整形圧力により樹脂突出部を形
成する。そして、上金型と下金型を閉じ、加熱すること
により溶融した封止樹脂をキャビティ凹部に注入し、樹
脂封止型半導体装置を製造する。
【００７６】この後、封止金型の熱により軟化し、リー
ドフレームの裏面に密着した封止用フィルムが封止樹脂
のバリ発生を防止し、貫通穴から突出した樹脂突起部を
形成する。樹脂突出部は、実装時の実装基板とリードフ
レームとの空隙を保ち、はんだボールを必要としないラ
ンドグリッドタイプの樹脂封止型半導体装置にも活用で
きる。
【００７７】最後に、図５（ｆ）に示すように、リード
フレーム１１の裏面に貼り付けた封止用フィルムをピー
ルオフ、またはケミカルにより除去し、半導体素子１の
単位毎に、ブレードにより半導体素子１が搭載された樹
脂封止体を切断する。
【００７８】次に、樹脂突出部の形成方法の別の実施形
態について説明する。
【００７９】なお、特に図示はせず、前記した実施形態
と同一の内容については省略する。
【００８０】まず、封止用フィルムの接着面は接着剤を
有し、接着剤の厚みを変更することにより、樹脂突出部
の高さを調整する。すなわち、樹脂突出部の高さを大き
くする場合は、封止用フィルムの表面の接着剤の厚みを
大きくし、逆に、樹脂突出部の高さを小さくする場合
は、封止用フィルムの表面の接着剤の厚みを小さくす
る。
【００８１】また、半導体素子が接着されたリードフレ
ームの裏面に、穴が形成された第１の封止用フィルムを
貼り付ける。この時、リードフレームに形成された貫通
穴に第１の封止用フィルムの穴を合わせて貼り付ける。
さらに、第１の封止用フィルムに穴が形成されていない
第２の封止フィルムを貼り付ける。このように、第１の
フィルムの穴の部分をリードフレームの貫通穴に合わせ
ることで、樹脂突出部の高さが、第１の封止用フィルム
の厚み分だけ大きくなる。そして、封止用フィルムが貼
り付けられたリードフレームを封止金型に設置し、封止
金型内に封止樹脂を注入することにより、リードフレー
ムの裏面から突出した樹脂突出部が形成される。なお、
穴が形成された封止用フィルムは１枚だけでなく２枚以
上貼り付けてもよく、穴が形成された封止用フィルムの
貼り付けられる枚数が多いほど、樹脂突出部の高さが高
くなる。
【００８２】次に、樹脂封止型半導体装置の製造方法の
第２の実施形態について、図面を参照しながら説明す
る。
【００８３】図６は、本実施形態の半導体装置の製造方
法の各工程を示す断面図である。
【００８４】まず、図６（ａ）および図６（ｂ）に示す
ように、裏面に封止用フィルム１３が貼り付けられたリ
ードフレーム１１を用意する。リードフレーム１１のダ
イパッド部または補強ランドには貫通穴が形成されてい
る。このリードフレーム１１は前後、左右に複数個半導
体素子１を搭載している。そして、半導体素子１をリー
ドフレーム１１上に接着剤１２により接着する。
【００８５】次に、図６（ｃ）に示すように、リードフ
レーム１１のダイパッド部に接着した半導体素子１の電
極５と信号接続用リードとを金属細線６により電気的に
接続する。
【００８６】次に、図６（ｄ）に示すように、半導体素
子１が搭載されたリードフレーム１１を封止金型内に設
置する。すなわち、リードフレーム１１を、キャビティ
凹部１３が設けられた上金型１４ａを下金型１４ｂに位
置合わせし、キャビティ凹部１３内に半導体素子１が接
着されたリードフレーム１１を搭載し、封止樹脂７によ
り樹脂封止を行う。本実施形態では、封止金型は上金型
１４ａと下金型１４ｂとにより構成され、上金型１４ａ
あるいは下金型１４ｂには半導体素子１を複数搭載でき
るキャビティ凹部１３が設けられており、リードフレー
ム１１に搭載された前後、左右の複数個の半導体素子１
をキャビティ凹部１３に搭載する。本実施形態では、上
金型１４ａにキャビティ凹部１３が設けられる構成とし
た。したがって、従来のように半導体装置ごとにキャビ
ティ凹部１３を構成する必要がなく、金型設計に際し
て、エジェクターピン、エアーベント等を多数設ける必
要がないとともに、金型構造が簡案化されるため、金型の
設計、製造が容易になり、製造時間の短縮や小型の半導体
装置ほど高くなる金型の製造コストの低減が達成でき
る。
【００８７】本実施形態の半導体装置の製造方法の特徴
は、封止用フィルムをリードフレームに貼り付け、キャ
ビティ凹部内に半導体素子が搭載されたリードフレーム
を下金型に位置合わせし、リードフレームに貼り付けら
れた封止用フィルムが、リードフレームとともにキャビ
ティ凹部のパーティング面で挟圧される。そして、樹脂
圧力によりそれぞれの貫通穴に封止樹脂を充填し、貫通
穴に充填した封止樹脂をダイパッド部の裏面または補強
ランド部の裏面に押し出して、封止用フィルムの表面に
形成された接着剤に食い込ませ、樹脂突出部を形成す
る。また、封止用フィルムをリードフレームに貼り付け
ることにより、樹脂バリを防止する。
【００８８】ここで、リードフレームの裏面側に貼り付
けられた封止用フィルムをリードフレームとともに上金
型と下金型を閉じて押圧することで、リードフレームは
封止金型の周辺部のパーチング面で封止用フィルムとと
もに押圧される。そして、溶融した封止樹脂を注入し封
止して樹脂封止型半導体装置を製造する。
【００８９】また、封止用フィルムは、下金型に設置さ
れたリードフレームに型締め時に接着しても良く、この
場合はリール供給が可能で生産性も向上する。そして、
樹脂封止金型の熱により軟化し、リードフレームの裏面
に密着した封止用フィルムが貫通穴に充填された封止樹
脂のストッパーの役割をし、封止樹脂の圧力で封止用フ
ィルムの接着剤を変形させ、封止樹脂で形成される樹脂
突出部を形成し、かつ、封止樹脂のバリの発生を防止す
ることになる。したがって、封止用フィルムに形成され
た接着剤の厚さにより、樹脂突出部の高さを決められ、
外部端子部の裏面より封止樹脂は突出した構造となり貫
通穴を有したリードフレームに樹脂成形が可能になる。
【００９０】この突出樹脂部より、実装時に半導体装置
と実装基板との空隙を保つことができるため、はんだボ
ールを必要としないランドグリッドタイプの樹脂封止型
半導体装置としても使用できる。
【００９１】そして、リードフレームの裏面に貼り付け
た封止用フィルムをピールオフ、またはケミカルにより
除去し、そしてリードフレームと封止樹脂の側面とを同
一面にし、ブレード等の切断機により切断して半導体素
子単位ごとの樹脂封止体に分離する。したがって、従来
のように、樹脂封止体を切断金型によって切断する場合
の課題であった切断金型摩耗による封止樹脂とリードフ
レーム間のダメージによる密着不良がなくなる。
【００９２】また、本実施形態の樹脂封止型半導体装置
の製造方法では、リードフレームに封止樹脂の流入口で
あるランナーが、搭載された半導体素子単位ごとの半導
体装置間に配置されていないため、半導体装置間を狭く
設計でき、切断機により一度の切断で半導体素子単位ご
との半導体装置間を分離することが可能で、効率的で安
価な生産が可能になった。
【００９３】本発明の要旨を越えない限り、種々の変形
実施が可能である。例えば、ＳＯＮ、ＱＦＮと称される
樹脂封止型半導体装置の製造に適用することができる。
また、半導体素子は金属細線を使用せずにはんだバンプ
等を使用して信号用接続リードと接続し、半導体素子と
リードフレームとの間に封止樹脂を充填し、リードフレ
ームのダイパッド部または補強ランドの貫通穴に封止樹
脂を充填して樹脂突出部（スタンドオフ）を形成するこ
ともでき、実装後の耐湿性および機械的、熱的応力耐性
が向上する。
【００９４】
【発明の効果】本発明の樹脂封止型半導体装置およびそ
の製造方法は、半導体素子が搭載されるリードフレーム
のダイパッド部または補強ランドに貫通穴が形成され、
貫通穴に充填された封止樹脂がリードフレームのダイパ
ッド部または補強ランドの裏面から突出して樹脂突起部
が形成されているので、リードフレームに半導体素子が
搭載された樹脂封止体が実装基板に搭載される際、樹脂
突出部によりリードフレームと実装基板との空隙を確保
することができ、リードフレームの裏面の外部端子部ど
うしが半田によって電気的にショートするという不具合
を抑制できる。
【図面の簡単な説明】
【図１】本発明の一実施形態の樹脂封止型半導体装置を
示す図
【図２】本発明の一実施形態の樹脂封止型半導体装置を
示す図
【図３】本発明の一実施形態の樹脂封止型半導体装置を
示す図
【図４】本発明の一実施形態の樹脂封止型半導体装置を
示す図
【図５】本発明の一実施形態の樹脂封止型半導体装置の
製造方法の各工程を示す図
【図６】本発明の一実施形態の樹脂封止型半導体装置の
製造方法の各工程を示す図
【図７】従来の樹脂封止型半導体装置を示す断面図
【符号の説明】
１ 半導体素子 ２ ダイパッド部 ３ 信号接続用リード ４ 外部端子部 ５ 電極 ６ 金属細線 ７ 封止樹脂 ８ 貫通穴 ９ 樹脂突出部 １０ 溝 １１ リードフレーム １２ 接着剤 １３ 封止用フィルム １４ａ 上金型 １４ｂ 下金型 １５ キャビティ凹部 １６ 凹部 １０１ 半導体素子 １０２ 接着剤 １０３ 配線基板 １０３ａ 配線パターン １０３ｂ 外部端子部（ランド） １０４ 導体 １０５ 電極パッド １０６ 金属細線 １０７ ソルダーレジスト １０８ 封止樹脂
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50,23/12 H01L 23/28,21/56

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子と、前記半導体素子が搭載さ
    れるダイパッド部と、前記ダイパッド部に対してその各
    先端部が延在して配置された信号接続用リードと、前記
    信号接続用リードと連続した外部端子部と、前記半導体
    素子の電極と前記信号接続用リードとを電気的に接続す
    る金属細線と、前記半導体素子および前記金属細線を封
    止する封止樹脂とを備え、前記ダイパッド部の底面およ
    び前記外部端子部の底面は前記封止樹脂から露出し、前
    記ダイパッド部は貫通穴を有し、前記貫通穴に前記封止
    樹脂が充填されて前記ダイパッド部の裏面から突出した
    樹脂突出部が形成されていることを特徴とする樹脂封止
    型半導体装置。
  2. 【請求項２】 ダイパッド部に形成された貫通穴は半導
    体素子の下方に形成され、前記ダイパッド部の上面にお
    いて、前記貫通穴から前記半導体素子の周辺の外側まで
    溝が形成されていることを特徴とする請求項１に記載の
    樹脂封止型半導体装置。
  3. 【請求項３】 半導体素子と、前記半導体素子が搭載さ
    れるダイパッド部と、前記ダイパッド部に対してその各
    先端部が延在して配置された信号接続用リードと、前記
    信号接続用リードと連続した外部端子部と、前記半導体
    素子の電極と前記信号接続用リードとを電気的に接続す
    る金属細線と、前記半導体素子および前記金属細線を封
    止する封止樹脂と、前記外部接続端子が露出した面に補
    強ランドとを備え、前記補強ランドは貫通穴を有し、前
    記貫通穴に前記封止樹脂が充填されて前記補強ランドの
    裏面から突出した樹脂突出部が形成されていることを特
    徴とする樹脂封止型半導体装置。
  4. 【請求項４】 樹脂突出部は、直径が０．２〜２[ｍｍ]
    の円柱であることを特徴とする請求項１または請求項３
    に記載の樹脂封止型半導体装置。
  5. 【請求項５】 樹脂突出部の高さは、０．０１〜０．１
    [ｍｍ]であることを特徴とする請求項１または請求項３
    に記載の樹脂封止型半導体装置。
  6. 【請求項６】 フレーム枠と、前記フレーム枠と吊りリ
    ードにより接続され、前記フレーム枠の開口部に位置
    し、貫通穴を有するダイパッド部と、前記ダイパッド部
    に対してその各先端部が延在して配置された信号接続用
    リードと、前記信号接続用リードと連続し、一端が前記
    フレーム枠に接続した外部端子部とを有するリードフレ
    ームを用意する工程と、前記ダイパッド部の上面に半導
    体素子を接着する工程と、前記半導体素子の電極と前記
    信号接続用リードとを金属細線により電気的に接続する
    工程と、前記リードフレームの裏面に樹脂フィルムを貼
    り付ける工程と、前記リードフレームの上方で前記半導
    体素子および前記金属細線とを封止樹脂により封止する
    とともに、前記ダイパッド部の貫通穴に前記封止樹脂を
    注入して前記ダイパッドの裏面に樹脂突出部を形成する
    工程と、前記フレーム枠を切断して除去する工程とから
    なることを特徴とする樹脂封止型半導体装置の製造方
    法。
  7. 【請求項７】 フレーム枠と、前記フレーム枠と吊りリ
    ードにより接続され、前記フレーム枠の開口部に位置す
    るダイパッド部と、前記ダイパッド部に対してその各先
    端部が延在して配置された信号接続用リードと、前記信
    号接続用リードと連続し、一端が前記フレーム枠に接続
    した外部端子部と、一端が前記フレーム枠に接続し、貫
    通穴を有する補強ランドとを有するリードフレームを用
    意する工程と、前記ダイパッド部の上面に半導体素子を
    接着する工程と、前記半導体素子の電極と前記信号接続
    用リードとを金属細線により電気的に接続する工程と、
    前記リードフレームの裏面に樹脂フィルムを貼り付ける
    工程と、前記リードフレームの上方で前記半導体素子お
    よび前記金属細線とを封止樹脂により封止するととも
    に、前記補強ランドの貫通穴に前記封止樹脂を注入して
    前記補強ランドの裏面に樹脂突出部を形成する工程と、
    前記フレーム枠を切断して除去する工程とからなること
    を特徴とする樹脂封止型半導体装置の製造方法。
  8. 【請求項８】 フレーム枠を切断して除去する工程の
    後、ブレードにより前記半導体素子単位ごとに樹脂封止
    体を切断することを特徴とする請求項６または請求項７
    に記載の樹脂封止型半導体装置の製造方法。
  9. 【請求項９】 封止用フィルムの接着面は接着剤を有
    し、前記接着剤の厚みを適宜選択することにより、樹脂
    突出部の高さを調整することを特徴とする請求項６また
    は請求項７に記載の樹脂封止型半導体装置の製造方法。
  10. 【請求項１０】 リードフレームの裏面に封止用フィル
    ムを貼り付ける工程は、第１の封止用フィルムに形成さ
    れた穴を貫通穴に合わせるようにして、前記第１の封止
    用フィルムを前記リードフレームの裏面に貼り付け、前
    記第１の封止用フィルムに第２の封止用フィルムを貼り
    付けることを特徴とする請求項６または請求項７に記載
    の樹脂封止型半導体装置の製造方法。
  11. 【請求項１１】 リードフレームの上方で半導体素子お
    よび金属細線とを封止樹脂により封止し、前記封止樹脂
    をダイパッド部または補強ランドに形成された貫通穴に
    供給して前記ダイパッド部または前記補強ランドの裏面
    に樹脂突出部を形成する工程は、前記リードフレームの
    上方で前記半導体素子および前記金属細線とが封止樹脂
    により封止された樹脂封止体の複数個を、封止金型のキ
    ャビティ凹部に設置することを特徴とする請求項６また
    は請求項７に記載の樹脂封止型半導体装置の製造方法。
  12. 【請求項１２】 リードフレームの上方で半導体素子お
    よび金属細線とを封止樹脂により封止し、前記封止樹脂
    をダイパッド部または補強ランドに形成された貫通穴に
    供給して前記ダイパッド部または前記補強ランドの裏面
    に樹脂突出部を形成する工程は、窪みを有する封止金型
    内に前記半導体素子が接着された前記リードフレームを
    設置し、前記封止金型内に前記封止樹脂を注入すること
    により、前記封止金型の窪みの部分に前記封止樹脂が注
    入されて前記ダイパッド部または前記補強ランドの裏面
    から突出した樹脂突出部を形成することを特徴とする請
    求項６または請求項７に記載の樹脂封止型半導体装置の
    製造方法。
JP2001194123A 2001-06-27 2001-06-27 樹脂封止型半導体装置およびその製造方法 Expired - Fee Related JP3428591B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001194123A JP3428591B2 (ja) 2001-06-27 2001-06-27 樹脂封止型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001194123A JP3428591B2 (ja) 2001-06-27 2001-06-27 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003007956A JP2003007956A (ja) 2003-01-10
JP3428591B2 true JP3428591B2 (ja) 2003-07-22

Family

ID=19032303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001194123A Expired - Fee Related JP3428591B2 (ja) 2001-06-27 2001-06-27 樹脂封止型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3428591B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101106534B1 (ko) * 2004-09-08 2012-01-20 페어차일드코리아반도체 주식회사 소잉형 몰디드 리드리스 패키지 및 그 제조방법
JP4255842B2 (ja) * 2004-01-09 2009-04-15 パナソニック株式会社 半導体装置
KR100726039B1 (ko) * 2005-11-17 2007-06-08 엘에스전선 주식회사 복층 리드프레임 및 이를 위한 제조방법
JP2008113021A (ja) * 2007-12-17 2008-05-15 Renesas Technology Corp 半導体装置の製造方法
JP2014175388A (ja) * 2013-03-07 2014-09-22 Dainippon Printing Co Ltd 保護部材付きリードフレームの多面付け体、保護部材及び樹脂付きリードフレームの多面付け体、保護部材付き半導体装置の多面付け体
WO2020261969A1 (ja) * 2019-06-24 2020-12-30 株式会社村田製作所 電子モジュール

Also Published As

Publication number Publication date
JP2003007956A (ja) 2003-01-10

Similar Documents

Publication Publication Date Title
US6486562B1 (en) Circuit device with bonding strength improved and method of manufacturing the same
KR100480543B1 (ko) 반도체 장치의 수지밀봉방법
JP3332308B2 (ja) 半導体装置及びその製造方法
US6559536B1 (en) Semiconductor device having a heat spreading plate
US6472732B1 (en) BGA package and method for fabricating the same
US20030162326A1 (en) Semiconductor device and manufactuiring method thereof
JP2997746B2 (ja) 印刷回路基板
JPH0936168A (ja) 半導体装置、半導体装置用インターポーザ及びその製造方法
JP2003017518A (ja) 混成集積回路装置の製造方法
US5736789A (en) Ball grid array casing for integrated circuits
JP2837355B2 (ja) 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
JP2003017517A (ja) 混成集積回路装置およびその製造方法
JP3428591B2 (ja) 樹脂封止型半導体装置およびその製造方法
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP3497744B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3570400B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3274343B2 (ja) 半導体装置
JPH09162342A (ja) 半導体装置及びその製造方法
JPH0888292A (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
JPH08340069A (ja) リードフレーム及びこれを用いた半導体装置
JPH11297740A (ja) 半導体チップが実装されるキャリアテープ、および半導体装置
JP3714979B2 (ja) パッケージ
JPH10326847A (ja) 半導体パッケージの製造方法
JP2001007260A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees