JP3570400B2 - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3570400B2
JP3570400B2 JP2001194122A JP2001194122A JP3570400B2 JP 3570400 B2 JP3570400 B2 JP 3570400B2 JP 2001194122 A JP2001194122 A JP 2001194122A JP 2001194122 A JP2001194122 A JP 2001194122A JP 3570400 B2 JP3570400 B2 JP 3570400B2
Authority
JP
Japan
Prior art keywords
resin
wiring board
sealing
semiconductor element
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001194122A
Other languages
English (en)
Other versions
JP2003007924A (ja
Inventor
幸雄 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001194122A priority Critical patent/JP3570400B2/ja
Publication of JP2003007924A publication Critical patent/JP2003007924A/ja
Application granted granted Critical
Publication of JP3570400B2 publication Critical patent/JP3570400B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、配線基板上に半導体素子が搭載された樹脂封止型半導体装置およびその製造方法に関するものであり、特に、半導体装置を実装基板に搭載した際に、配線基板と実装基板との安定した電気的接続を実現する樹脂封止型半導体装置およびその製造方法に関するものである。
【0002】
【従来の技術】
近年、電子機器の小型化に対応するために、半導体部品の高密度実装が要求され、それに伴って半導体装置の小型、薄型化狭ピッチ化が進んでいる。
【0003】
以下、従来の樹脂封止型半導体装置とその製造方法について順次説明する。
【0004】
図9は、LGA(Land Grid Array)タイプの樹脂封止型半導体装置の断面図である。
【0005】
図9に示すように、半導体素子101は接着剤102を介して配線基板103の上面に接着されている。配線基板103の上面には配線パターン103aが形成され、配線基板103の底面には外部接続端子部(ランド)103bが形成されている。配線パターン103aおよび外部接続端子部(ランド)103bは、スルーホール103cの内面に形成された導体104で電気的に接続されている。半導体素子101の上面に形成された電極パッド105と配線基板103の上面に形成された配線パターン103aとは金属細線106で電気的に接続されている。この金属細線106による電気的接続をする場所以外の配線パターン103aの表面は、ソルダーレジスト107で被覆されている。配線基板103の上方で、半導体素子101および金属細線106は封止樹脂108により封止され保護されている。そして、配線基板103の裏面の外部接続端子部(ランド)103bの表面も一部を除いて、ソルダーレジスト107で被覆されている。
【0006】
以上、LGAタイプの樹脂封止型半導体装置は、半導体素子が接着された配線基板の裏面で、ソルダーレジストから突出する外部端子(ランド)の突出長さは小さい。また、外部端子部(ランド)が密集した範囲では、外部端子部(ランド)どうしの距離が小さくなっている。
【0007】
【発明が解決しようとする課題】
前記した従来の樹脂封止型半導体装置は、下記の課題を有している。
【0008】
すなわち、配線基板上で樹脂封止された半導体装置を実装基板に実装する際、外部端子部(ランド)の突出長さが小さく、配線基板と実装基板との空隙がほとんどないために、半導体装置を構成する配線基板の裏面の外部電極部(ランド)と、実装基板の上面の配線パターンとを電気的に接続する半田が、リフロー工程で加熱されて溶融してショートしてしまい、本来ならば絶縁されるべき外部端子部(ランド)どうし間が電気的にショートしてしまうという課題があった。特に、近年の狭ピッチ化の傾向に伴い、外部端子部(ランド)どうしの距離が密接している場合は、外部端子部(ランド)どうし間が半田を介して電気的ショートすることを防止することが困難になってきた。
【0009】
本発明は、前記従来の課題を解決するものであり、配線基板の裏面における外部端子部(ランド)どうしの電気的ショートを防止する樹脂封止型半導体装置およびその製造方法を提供するものである。
【0010】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の樹脂封止型半導体装置は、半導体素子と、前記半導体素子が搭載される配線基板と、前記半導体素子の電極と前記配線基板の上面に形成された配線パターンとを電気的に接続する金属細線と、前記配線基板の上方で前記半導体素子および前記金属細線を封止する封止樹脂とからなる半導体装置であって、前記配線基板に貫通穴が形成され、前記貫通穴は半導体素子の下方に形成され、前記配線基板の上面において、前記貫通穴から前記半導体素子の周辺の外側まで溝が形成され、前記貫通穴の内部および前記溝に充填された前記封止樹脂が前記配線基板の裏面から突出して樹脂突出部が形成されている。
【0011】
このように、配線基板の裏面に樹脂突出部が形成されているので、半導体素子が搭載された配線基板が実装基板に搭載され、配線基板の裏面の外部端子部と実装基板の上面の配線基板とを、半田を溶融させることで電気的に接続する際、半田による電気的なショートを防止できるものである。
【0013】
これにより、配線基板の上面に形成された溝に封止樹脂が充填されることで、溝に接続した貫通穴に封止樹脂が充填されるので、配線基板の裏面に貫通穴から突出した樹脂突出部が形成される。
【0014】
また、半導体素子と、前記半導体素子が搭載される配線基板と、前記半導体素子の電極と前記配線基板の上面に形成された配線パターンとを電気的に接続する金属細線と、前記配線基板の上方で前記半導体素子および前記金属細線を封止する封止樹脂とからなる半導体装置であって、前記配線基板が搭載される実装基板と前記配線基板との接続を補強するために、前記配線基板の裏面に金属層からなる補強ランドが形成され、樹脂突出部は前記補強ランドから突出して形成されている。
【0015】
これにより、多ピン化を図ることが可能となり、配線基板の高温時の反りに影響されにくく実装信頼性の高い樹脂封止型半導体装置を提供することができる。
【0016】
また、半導体素子と、前記半導体素子が搭載される配線基板と、前記半導体素子の電極と前記配線基板の上面に形成された配線パターンとを電気的に接続する金属細線と、前記配線基板の上方で前記半導体素子および前記金属細線を封止する封止樹脂とからなる半導体装置であって、前記配線基板の側面において開口した貫通穴が形成され、前記貫通穴の内部に充填された前記封止樹脂が前記配線基板の裏面から突出して樹脂突出部が形成されている。
【0017】
したがって、配線基板の裏面の中央部にも外部端子部を形成することができるので、配線基板の裏面に形成できる外部端子を多ピン化することができる。
【0018】
また、樹脂突出部は、直径が0.2〜2[mm]の円柱である。
【0019】
また、樹脂突出部の高さは0.01〜0.1[mm]である。
【0020】
これにより、実装基板に対する配線基板の実装性の最適化を図ることができる。
【0021】
また、樹脂突出部は、配線基板の角部近傍に形成されている。
【0022】
したがって、配線基板と実装基板との間で高信頼性の電気的接続を実現することができる。
【0023】
また、本発明の樹脂封止型半導体装置の製造方法は、貫通穴を有する配線基板の上面と半導体素子の裏面とを接着する工程と、前記半導体素子の電極と前記配線基板の上面に形成された配線パターンとを金属細線により電気的に接続する工程と、前記配線基板の裏面に封止用フィルムを貼り付ける工程と、前記配線基板の上方で前記半導体素子および前記金属細線とを封止樹脂により封止し、前記封止樹脂を前記配線基板に形成された貫通穴に供給して前記配線基板の裏面に樹脂突出部を形成する工程とからなり、前記配線基板の上面と前記半導体素子の裏面とを接着する工程は、前記貫通穴は前記半導体素子の下方に形成され、前記配線基板の上面において、前記貫通穴から前記半導体素子の周辺の外側まで溝が形成され、前記封止樹脂により封止する工程は、前記溝に封止樹脂が充填される。
また、貫通穴を有する配線基板の上面と半導体素子の裏面とを接着する工程と、前記半導体素子の電極と前記配線基板の上面に形成された配線パターンとを金属細線により電気的に接続する工程と、前記配線基板の裏面に封止用フィルムを貼り付ける工程と、前記配線基板の上方で前記半導体素子および前記金属細線とを封止樹脂により封止し、前記封止樹脂を前記配線基板に形成された貫通穴に供給して前記配線基板の裏面に樹脂突出部を形成する工程とからなり、前記配線基板の上面と前記半導体素子の裏面とを接着する工程は、前記配線基板が搭載される実装基板と前記配線基板との接続を補強するために、前記配線基板の裏面に金属層からなる補強ランドが形成され、前記封止樹脂により封止する工程は、前記貫通穴は前記補強ランドに形成され、前記貫通穴の内部に充填された前記封止樹脂が前記補強ランドから突出して樹脂突出部が形成されている。
また、貫通穴が側面に開口した配線基板の上面と半導体素子の裏面とを接着する工程と、前記半導体素子の電極と前記配線基板の上面に形成された配線パターンとを金属細線により電気的に接続する工程と、前記配線基板の裏面に封止用フィルムを貼り付ける工程と、前記配線基板の上方で前記半導体素子および前記金属細線とを封止樹脂により封止し、前記封止樹脂を前記配線基板に形成された貫通穴に供給して前記配線基板の裏面に樹脂突出部を形成する工程とからなる。
【0024】
これにより、樹脂突出部が形成されるので、配線基板または実装基板の上面における半田の電気的ショートを抑制でき、また、封止用フィルムを配線基板の裏面に貼りつけ樹脂封止することにより配線基板に有した貫通穴部に封止樹脂が充填され突出して形成しているため、封止樹脂漏れのない安定した樹脂封止型半導体装置の製造方法を提供できる。
【0025】
また、封止樹脂を配線基板に形成された貫通穴に供給して前記配線基板の裏面に樹脂突出部を形成する工程の後、ブレードにより、配線基板に接着された半導体素子単位ごとに樹脂封止体を切断する。
【0026】
したがって、生産性の高い製造方法を実現できる。
【0027】
また、封止用フィルムの接着面は接着剤を有し、前記接着剤の厚みを適宜選択することにより、樹脂突出部の高さを調整する。
【0028】
これにより、あらかじめ封止用フィルムに接着した接着剤の厚さを適切に選択し貼り付けた配線基板に半導体素子を搭載し、封止用フィルムを封止金型のキャビティ凹部の対面の封止金型面に押圧し、配線基板の貫通穴に封止樹脂を充填させて突出させて、所望する樹脂突出部(スタンドオフ)を容易に形成することができる。
【0029】
また、配線基板の裏面に封止用フィルムを貼り付ける工程は、第1の封止用フィルムに形成された穴を貫通穴に合わせるようにして、前記第1の封止用フィルムを前記配線基板の裏面に貼り付け、前記第1の封止用フィルムに第2の封止用フィルムを貼り付ける。
【0030】
これにより、配線基板の裏面に穴を有する第1の封止用フィルムを貼り付け、その第1の封止用フィルムに穴を有しない第2の封止用フィルムを貼り付けるために、第1の封止用フィルムの穴にも封止樹脂が充填され、樹脂突出部の高さを確保することができる。
【0031】
また、配線基板の上方で半導体素子および金属細線とを封止樹脂により封止し、前記封止樹脂を前記配線基板に形成された貫通穴に供給して前記配線基板の裏面に樹脂突出部を形成する工程は、前記配線基板の上方で前記半導体素子および前記金属細線とが封止樹脂により封止された樹脂封止体の複数個を、封止金型のキャビティ凹部に設置する。
【0032】
したがって、1回の封止工程で同時に複数個の半導体装置を製造することができる。
【0033】
また、配線基板の上方で半導体素子および金属細線とを封止樹脂により封止し、前記封止樹脂を前記配線基板に形成された貫通穴に供給して前記配線基板の裏面に樹脂突出部を形成する工程は、窪みを有する封止金型内に前記半導体素子が接着された前記配線基板を設置し、前記封止金型内に前記封止樹脂を注入することにより、前記封止金型の窪みの部分に前記封止樹脂が注入されて前記配線基板の裏面から突出した樹脂突出部を形成する。
【0034】
これにより、あらかじめ封止用フィルムを貼り付けた配線基板に半導体素子を搭載し、裏面に封止用フィルムを貼り付けた配線基板を、内部に窪みを加工した封止金型に設置し、封止金型に封止樹脂を注入して封止することで、配線基板に有した貫通穴に封止樹脂が充填されるとともに封止金型の窪みにも充填され、配線基板の裏面から突出した樹脂突出部(スタンドオフ)を形成するため、樹脂突出部の形状精度が安定する。
【0035】
【発明の実施の形態】
以下、本発明の樹脂封止型半導体装置およびその製造方法の一実施形態について図面を参照しながら説明する。
【0036】
まず、本実施形態の半導体装置について説明する。
【0037】
最初に、第1の実施形態について説明する。
【0038】
図1(a)は本実施形態の樹脂封止型半導体装置を示す断面図であり、図1(b)は図1(a)の裏面から見た平面図であり、図1(c)は本実施形態における樹脂突出部の近傍を拡大して示した断面図である。
【0039】
図1(a)および図1(b)に示すように、本実施形態の樹脂封止型半導体装置は、電極パッド1を有する半導体素子2と、半導体素子2と配線基板3とを接着する接着剤4と、半導体素子2の電極パッド1と配線パターン3aとを電気的に接続する金属細線5と、半導体素子2および金属細線5を封止する封止樹脂6とからなる。また、配線基板3は絶縁ベース基板の上面に、配線パターン3aと半導体素子1を接着するランド部(図示せず)が形成され、絶縁ベース基板の裏面に外部接続端子部3bが形成されており、配線パターン3aと外部接続端子部3bとは、配線基板3の内部に形成され、導電性樹脂が内部に形成されたスルーホール(図示せず)によって電気的に接続されている。さらに、耐湿性向上と封止樹脂6との密着性向上等を目的として、配線基板3の両面は、一部を除いてレジスト(図示せず)により覆われている。なお、レジストの厚さは非常に薄く、5〜20[μm]であり、外部接続端子部3bと実装基板の接続には影響しない。配線基板3はガラスエポキシ樹脂、ポリイミド樹脂等、耐熱性、電気特性に優れた材質からなる。
【0040】
そして、本実施形態の特徴的構成は、配線基板3の上面および裏面を貫通する複数の貫通穴7が形成され、貫通穴7の内部は、配線基板3の上方を封止している封止樹脂6と同一の材料の封止樹脂6で充填されており、この貫通穴7から配線基板3の裏面に突出した樹脂突起部8が形成されている。この貫通穴7は、配線基板3の上面および裏面においてそれぞれ、配線パターン3a、外部接続端子部3bが形成されている部分を除く部分に形成されている。なお、スルーホールおよび貫通穴7は、機械的加工により形成されるものであり、それぞれの配置および直径は適宜選択して形成される。そして、配線基板の上面には貫通穴7から半導体素子2の周囲の外側まで溝9が形成されている。この溝9に封止樹脂6が充填されることで、貫通穴7に封止樹脂が注入されて、半導体素子3の裏面に樹脂突出部8が形成される。
【0041】
なお、樹脂突出部は少なくとも1つあって、複数の樹脂突出部を形成することにより、配線基板と実装基板との空隙を安定して保つことができる。特に、3つ以上の同一の高さの樹脂突出部を形成することで、配線基板と実装基板との距離を均一にすることが可能となる。
【0042】
このように、配線基板の裏面に貫通穴から突出した樹脂突出部が形成されていることで、半導体素子を搭載した配線基板を実装基板に実装する時に、配線基板と実装基板との間に空隙を確保することができる。なお、この空隙の距離は樹脂突出部の高さと同一であり、0.01〜0.1[μm]である。
【0043】
したがって、樹脂封止型半導体装置を実装基板に実装する際に、実装用半田が適切な状態に保たれ、従来発生していた半田の近接した電極パターンどうし間のショート不良を抑制することができる。また、配線基板の裏面の電極パターンにボール電極が形成されないLGAタイプの半導体装置においても、配線基板と実装基板との間に一定距離の空隙を確保することができるので、配線基板の裏面の配線パターンどうしが半田によって電気的にショートすることを抑制できる。
【0044】
さらに、配線基板の裏面から樹脂突出部が突出する、いわゆるスタンドオフ効果により、配線基板と実装基板との空隙が比較的均一に保たれるため、実装後に配線基板に加わる機械的、あるいは熱的繰り返しストレスによる影響で半田接合部に加わる応力に対する耐性が向上し、半田による配線基板と実装基板との接続部が剥離する等の電気的接続不良の発生を抑制することができるものである。
【0045】
次に、図1(c)および図1(d)に示すように、樹脂突出部8(スタンドオフ)は、外部接続端子部3bの高さより高く形成しても、低く形成してもよい。これは、実装基板のランドの高さや、所定の位置に実装用半田を搭載する時に使用するマスクの厚み等の相関関係により決まる。
【0046】
なお、本実施形態では、前記したように、配線基板の上面において、配線基板に形成された貫通穴から半導体素子の周囲の外側まで溝が形成されており、溝に封止樹脂が充填されることで貫通穴に封止樹脂が供給され、樹脂突出部が形成されている。なお、溝の数は少なくとも1本あって、特に限定されるものではない。また、溝の形成領域は、貫通穴から半導体素子の周囲の外側に向けて形成されていればよく、複数の溝が配線基板の上面に十字状、放射状に形成されてもよく、特に限定されるものではない。
【0047】
次に、第2の実施形態について説明する。
【0048】
なお、以下の実施形態については、第1の実施形態と同様な内容については省略し、同一の構成要件については同一の符号を付す。
【0049】
図2(a)は、本実施形態の樹脂封止型半導体装置を示す断面図であり、図2(b)は図2(a)を裏面側から見た平面図である。
【0050】
図2(a)および図2(b)に示すように、本実施形態の樹脂封止型半導体装置は、電極パッド1を有する半導体素子2と、半導体素子2と配線基板3とを接着する接着剤4と、半導体素子2の電極パッド1と配線パターン3aとを電気的に接続する金属細線5と、半導体素子1を封止する封止樹脂6とからなり、配線基板3は絶縁ベース基板の上面に、配線パターン3aと半導体素子1を接着するランド部が形成され、裏面には外部接続端子部3bが形成されており配線パターン3aと外部接続端子部3bとは、配線基板3の内部に形成されたスルーホールにより電気的に接続されている。
【0051】
本実施形態の特徴的構成は、配線基板3を貫通する貫通穴7に、配線基板3の上方を封止している封止樹脂6と同一の封止樹脂6が充填され、その充填された封止樹脂6の配線基板3の裏面から突出した樹脂突出部8が、配線基板3の裏面に形成された補強ランド部10に形成されていることである。すなわち、貫通穴7が、補強ランド部10あるいはその近傍に設けられている。この補強ランド部10は、配線基板3と実装基板(図示せず)とを半田を介して、補強して接続させるための、配線基板3の裏面に形成されるランドのことである。
【0052】
以上、本実施形態の半導体装置は、樹脂封止型半導体装置の補強ランドおよびその近傍に樹脂突出部(スタンドオフ)が形成され、樹脂突出部により、実装時に配線基板と配線基板との空隙を確保できるため、実装用半田が適切な状態に保たれ、リフロー等により半田を加熱溶融して配線基板と実装基板とを接続する際に、配線基板の裏面の外部接続端子どうしが、溶融した半田によって電気的ショートすることを抑制することができる。
【0053】
また、樹脂封止型半導体装置を実装基板に実装した後は、配線基板の補強ランド部と実装基板のランドとを半田等の接続部材により接続することで、配線基板と実装基板との接続を強固にし、配線基板と実装基板との電気的接続部に加わる種々の応力が発生しても、電気的接続部における破断等の機械的不具合を抑制することができる。
【0054】
なお、補強ランドは、配線基板の裏面に形成された個々の外部接続端子部のサイズより大きなサイズにすることにより応力に耐えられ、剥離等の電気的接続不良等を抑制できる。また、樹脂突出部(スタンドオフ)の形成により、配線基板と実装基板との空隙を確保できるため、樹脂封止型半導体装置を配線基板に実装後、配線基板に加わる機械的または熱的繰り返しストレスに対する耐性が向上する。
【0055】
次に、第3の実施形態の樹脂封止型半導体装置について、図面を参照しながら説明する。
【0056】
図3(a)は、本実施形態の樹脂封止型半導体装置を示す断面図であり、図3(b)は、図3(a)を裏面側から見た平面図である。
【0057】
図3(a)および図3(b)に示すように、本実施形態の樹脂封止型半導体装置は、電極パッド1を有する半導体素子2と、半導体素子2と配線基板3とを接着する接着剤4と、半導体素子2の電極パッド1と配線パターン3aとを電気的に接続する金属細線5と、半導体素子2を封止する封止樹脂6とからなり、配線基板3は絶縁ベース基板の上面に、配線パターン3aと半導体素子1を接着するランド部(図示せず)が形成され、裏面には外部電極端子部3bが形成されており、配線基板3の内部に形成されたスルーホールにより、配線パターン3aと外部接続端子部3bとは電気的に接続されている。
【0058】
また、耐湿性向上、配線基板3と封止樹脂6との密着性向上等を目的として、配線基板3の上面の一部を除き、配線基板3の上面および底面をレジストで覆っている。レジストの厚さは、非常に薄く、外部接続端子部3bと実装基板との接続には影響しない。また、配線基板3の裏面は、レジストで覆わなくてもよい。そして、貫通穴7を樹脂封止型半導体装置の側面に設ける。なお、この貫通穴7は、穴の円弧の一部が切断され、切断面において開口したものである。
【0059】
すなわち、樹脂封止工程の後、切断機(ブレード)により配線基板に搭載された半導体素子単位ごとに樹脂封止型半導体装置間が切断され、貫通穴7から配線基板3の裏面に突出した樹脂突出部8(スタンドオフ)が形成されている。この貫通穴7から突出した樹脂突出部8が形成された樹脂封止体は、封止金型のキャビティの凹部に複数個の樹脂封止体を設置する製造方法により容易に生産することができる。
【0060】
本発明の特徴的構成は、樹脂封止型半導体装置の樹脂切断面に貫通穴を設けることで、外部端子部の数を減少させることなく、多ピン化が可能である。また、外部端子間に樹脂突出部を配さないため、樹脂突出部(スタンドオフ)の形状を大きくすることも可能である。なお、本実施形態の貫通穴は、樹脂封止体の角部に設けてもよい。
【0061】
以上、本実施形態の半導体装置は、前記した実施形態と同様に、樹脂封止型半導体装置を実装基板に実装する際に、樹脂突出部(スタンドオフ)を設けることにより、樹脂封止体の配線基板と実装基板との間に一定の空隙を設けることができるので、リフロー等により加熱溶融する際に接続の不良が少ない。
【0062】
また、配線基板に加わる機械的、熱的繰り返しストレスによる影響で半田を介在した接着部に加わる応力に対する耐性が向上し、半田による接続部が剥離する等の電気的接続不良の発生を抑制できる。
【0063】
次に、第4の実施形態について説明する。
【0064】
図4(a)は、本実施形態の樹脂封止型半導体装置を示す断面図であり、図4(b)は図4(a)を裏面側から見た平面図である。
【0065】
図4(a)および図4(b)に示すように、本実施形態の樹脂封止型半導体装置は、電極パッド1を有する半導体素子2と、半導体素子2と配線基板3とを接着する接着剤4と、半導体素子2の電極パッド1と配線パターン3aとを電気的に接続する金属細線5と、配線基板3の上方で半導体素子2および金属細線5を封止する封止樹脂6とからなる。また、配線基板3は絶縁ベース基板の上面に、配線パターン3aと半導体素子2を接着するランド部が形成され、配線基板3の裏面には外部接続端子部3bが形成されており、配線パターン3aと外部接続端子部3bは、配線基板3の内部に形成されたスルーホールによって電気的に接続されている。
【0066】
また、配線基板3の耐湿性向上と、配線基板3と封止樹脂6との密着性向上等を目的として、レジストで配線基板の所定の部分を覆っている。なお、レジストの厚さは、非常に薄く外部接続端子部3bと実装基板の接続には影響せず、配線基板3の裏面はレジストで覆わなくてもよい。
【0067】
そして、外部接続端子部3b側から配線パターン3a側に達する貫通穴7の直径をおおよそ、0.2〜2.0[mm]とし、突出する樹脂突出部8は、貫通穴7の直径により決められる。樹脂突出部8のサイズは、半導体装置のサイズ、配線パターンの数、高さ、配線基板3の厚さ、実装要求特性等により決定される。
【0068】
本実施形態の樹脂封止型半導体装置は、外部接続端子部3b、配線パターン3aを除く領域に貫通穴7を形成し、樹脂成型時に溶融した封止樹脂6が配線基板3の貫通穴7にも注入されるため、貫通穴7の直径により突出部の外形が一義的に決定され、樹脂突出部8(スタンドオフ)が形成されることで、樹脂封止型半導体装置を実装基板に実装する際に、配線基板3と実装基板との間に適切な空隙を維持するため、リフロー等により加熱溶融した半田を介した電気的なショート等の不具合の発生を抑制することができる。
【0069】
次に、第5の実施形態について説明する。
【0070】
図5(a)は、本実施形態の樹脂封止型半導体装置を示す断面図であり、図5(b)は図5(a)を裏面側から見た平面図である。
【0071】
図5(a)および図5(b)に示すように、本実施形態の樹脂封止型半導体装置は、電極パッド1を有する半導体素子2と、半導体素子2と配線基板3とを接着する接着剤4と、半導体素子2の電極パッド1と配線パターン3aとを電気的に接続する金属細線5と、半導体素子2を封止する封止樹脂6とからなり、配線基板3は絶縁ベース基板の上面に、配線パターン3aと半導体素子2を接着するランド部が形成され、裏面には外部接続端子部3bが形成されており配線パターン3aと外部接続端子部3bは、配線基板内部に形成されたスルーホールにより電気的に接続されている。
【0072】
そして、外部接続端子部3b側から配線パターン3a側に達する貫通穴7を半導体装置のコーナー部に設ける。すなわち、樹脂封止型半導体装置の外部接続端子部3b、配線パターン3aを除く角部に複数の貫通穴7を配し、樹脂成型時に溶融した封止樹脂6が配線基板3の貫通穴7にも注入され、配線基板3の裏面から突出した樹脂突出部8(スタンドオフ)を得られる。
【0073】
本実施形態の特徴は、樹脂封止型半導体装置のコーナー部に貫通穴7を配することにより外部接続端子部3bの数を減ずることなく高密度化に影響を与えず、多ピン化が可能であり、大型の半導体装置に適している。
【0074】
したがって、樹脂封止型半導体装置を配線基板に実装する際に、樹脂突出部(スタンドオフ)により、配線基板と実装基板との間に一定距離の空隙を確保することができるため、実装用半田が適切な状態に保たれリフロー等により加熱溶融して接続する際に接続の不良が少なくなる。
【0075】
また、樹脂突出部(スタンドオフ)が設けられることで、配線基板3と実装基板との空隙が比較的均一に保たれるため、半田の厚みを大きく設定することもでき、実装後に配線基板に加わる機械的、熱的繰り返しストレスに起因した半田接着部に加わる応力に対する耐性が特に向上し、半田による接続部が剥離する等の電気的接続不良の発生を抑制する。
【0076】
次に、第6の実施形態について説明する。
【0077】
図6は、本実施形態の樹脂封止型半導体装置を示す図である。
【0078】
図6に示すように、本実施形態の樹脂封止型半導体装置は、電極パッド1を有する半導体素子2と、半導体素子2と配線基板3とを接着する接着剤4と、半導体素子2の電極パッド1と配線パターン3aとを電気的に接続する金属細線5と、半導体素子2および金属細線5を封止する封止樹脂6とからなり、配線基板3は絶縁ベース基板の片面に、配線パターン3aと半導体素子2を接着するランド部が形成され、他方の面には外部接続端子部3bが形成されており、配線パターン3aと外部接続端子部3bとは電気的に接続されている。また、レジストで配線基板3の耐湿性向上と封止樹脂6との密着性向上等を目的として接着剤4との接続部を除き覆っている。その厚さは、非常に薄く外部接続端子部3bと実装基板の接続には影響しない、また、下面はレジスト4で覆わなくても良い。そして外部接続端子部3b側から配線パターン3a側に達する貫通穴7を突出させ樹脂突出部8(スタンドオフ)を0.03〜0.1[mm]に形成する。配線基板3に適切に貫通穴7を形成し、貫通穴7に封止樹脂を充填するとともに、配線基板3の裏面から突出した樹脂突出部8(スタンドオフ)を形成することにより、BGAに比してLGAでは劣るといわれた実装性を大幅に改善し安価に提供することが可能になった。
【0079】
本実施形態の特徴は、樹脂突出部(スタンドオフ)を実装に適した高さに形成することにより実装基板との接着後半導体装置に加わる機械的、熱的な各種の応力を緩和し実装信頼性を飛躍的に向上させたことと、実装性をLGAで向上することによりLGAの狭ピッチ化を可能にし、従来困難であった0.5[mm]ピッチ以下のLGAの実装を可能にし、高密度で安価な多端子の樹脂封止型半導体装置の実装の可能性を拡大したことにある。
【0080】
次に、本実施形態の樹脂封止型半導体装置の製造方法について、図面を参照しながら説明する。
【0081】
まず、本実施形態の樹脂封止型半導体装置の製造方法の第1の実施形態について説明する。
【0082】
図7は、本実施形態の樹脂封止型半導体装置の製造方法の各工程を示す断面図である。なお、前記した実施形態と同一の内容については省略し、同一の構成要件については同一の符号を付す。
【0083】
まず、図7(a)に示すように、上面に配線パターン3aが形成され、裏面に外部接続端子3bが形成され、内部に形成されたスルーホールによって、配線パターン3aと外部接続端子とが電気的に接続された配線基板3を用意する。配線基板3は、ガラスエポキシ樹脂、ポリイミド樹脂等を材料としている。配線基板3には複数の貫通穴が形成されている。図示していないが、配線基板3の上面には、貫通穴から半導体素子の周囲の外側まで溝が形成されており、半導体素子および金属細線を封止する際に、溝に封止樹脂が充填されることにより貫通穴に封止樹脂が供給され、配線基板3の裏面に樹脂突出部が形成される。なお、溝の数は少なくとも1本であって、特に限定されるものではない。また、溝の形成領域は、貫通穴から半導体素子の周囲の外側に向けて形成されていればよく、複数の溝が配線基板の上面に十字状、放射状に形成されてもよく、特に限定されるものではない。本実施形態では、配線基板3の半導体素子が搭載された部分に貫通穴を設け、この貫通穴に封止樹脂を供給するために、封止樹脂の供給経路である溝が必要であるが、貫通穴が半導体素子の下方以外の部分に設けられる場合は、配線基板の上面に溝はなくてもよい。
【0084】
次に、図7(b)に示すように、半導体素子2を配線基板3上に接着剤4を介して接着する。
【0085】
次に、図7(c)に示すように、配線基板3上に接着した半導体素子2の電極と配線パターン3aとを金属細線5により電気的に接着する。
【0086】
次に、図7(d)に示すように、配線基板3の裏面に封止用フィルム13を貼り付ける。封止用フィルム13を配線基板3の裏面に貼り付け、配線基板3に形成された貫通穴に封止樹脂を押圧することにより、貫通穴から配線基板3の裏面に封止樹脂が突出した状態を形成できる。また、封止用フィルム13は、配線基板3の裏面全体に密着するものであり、貫通穴に押圧された封止樹脂が、配線基板3の裏面に漏れて拡大することを抑制する。なお、封止用フィルム13はポリイミド、ポリカーポネートなどを主成分とする樹脂をベースとしたフィルムであり、樹脂封止後は容易にはがすことができ、封止工程における加熱状態に耐性があるものであればよい。本実施形態ではポリイミドを主成分としたフィルムを用い、厚みは50〜100[μm]とした。また、接着剤付きの封止用フィルムを使用してもよく、樹脂バリが発生するのを防止する性能が高い。また、接着剤の厚さにより、樹脂突出部(スタンドオフ)の高さを調整することが可能である。
【0087】
次に、図7(e)に示すように、半導体素子2が搭載された配線基板3を、封止金型の上金型11aのキャビティ凹部12を下金型に位置合わせし、キャビティ凹部12内に、半導体素子2が搭載された配線基板3を搭載し、封止樹脂6により樹脂封止を行う。この時、配線基板3の上面に形成された溝にも封止樹脂6が充填されることで、溝に接続した貫通穴に封止樹脂が供給される。
【0088】
また、本実施形態の樹脂封止用の製造に用いる封止金型は、上金型11aと下金型11bとにより構成され、上金型11aあるいは下金型15bには、半導体素子2が搭載された配線基板3を搭載できるキャビティ凹部12が設けられている。また、下金型11bには凹部14が形成され、この凹部14に封止樹脂6を流入させて樹脂突出部8を形成する。
【0089】
本実施形態は、配線基板3に搭載された前後、左右の複数個の被成形品を一つずつのキャビティ凹部12に搭載する構成とした実施形態を説明する。ここでは、上金型11aにキャビティ凹部12が設けられる構成とした。
【0090】
ここで、本実施形態の半導体装置の製造方法は、封止用フィルム13を配線基板3に貼り付け、キャビティ凹部12内に半導体素子2が搭載された配線基板3を下金型11bに位置合わせして載置する。この際、配線基板3に貼り付けられた封止用フィルム13が、パーティング面で挟圧され貫通穴をふさぎ、樹脂バリを防止し、整形圧力により樹脂突出部を形成する。そして、上金型11aと下金型11bを閉じ、加熱することにより溶融した封止樹脂6をキャビティ凹部12に注入し、樹脂封止型半導体装置を製造する。
【0091】
この後、封止金型の熱により軟化し、配線基板3の裏面に密着した封止用フィルム13が封止樹脂6のバリ発生を防止し、貫通穴から突出した樹脂突起部8を形成する。樹脂突出部8は、実装時の実装基板と配線基板3との空隙を保ち、はんだボールを必要としないランドグリッドタイプの樹脂封止型半導体装置にも活用できる。
【0092】
最後に、図7(f)に示すように、配線基板3の裏面に貼り付けた封止用フィルムをピールオフ、またはケミカルにより除去し、半導体素子2の単位毎に、ブレードにより半導体素子2が搭載された樹脂封止体を切断する。
【0093】
次に、樹脂突出部の形成方法の別の実施形態について説明する。
【0094】
なお、前記した実施形態と同一の内容については省略する。
【0095】
まず、封止用フィルムの接着面は接着剤を有し、接着剤の厚みを変更することにより、樹脂突出部の高さを調整する。すなわち、樹脂突出部の高さを大きくする場合は、封止用フィルムの表面の接着剤の厚みを大きくし、逆に、樹脂突出部の高さを小さくする場合は、封止用フィルムの表面の接着剤の厚みを小さくする。
【0096】
また、半導体素子が接着された配線基板の裏面に、穴が形成された第1の封止用フィルムを貼り付ける。この時、配線基板に形成された貫通穴に第1の封止用フィルムの穴を合わせて貼り付ける。さらに、第1の封止用フィルムに穴が形成されていない第2の封止フィルムを貼り付ける。このように、第1のフィルムの穴の部分を配線基板の貫通穴に合わせることで、樹脂突出部の高さが、第1の封止用フィルムの厚み分だけ大きくなる。そして、封止用フィルムが貼り付けられた配線基板を封止金型に設置し、封止金型内に封止樹脂を注入することにより、配線基板の裏面から突出した樹脂突出部が形成される。なお、穴が形成された封止用フィルムは1枚だけでなく2枚以上貼り付けてもよく、穴が形成された封止用フィルムの貼り付けられる枚数が多いほど、樹脂突出部の高さが高くなる。
【0097】
次に、樹脂封止型半導体装置の製造方法の第2の実施形態について、図面を参照しながら説明する。
【0098】
図8は、本実施形態の半導体装置の製造方法の各工程を示す断面図である。
【0099】
まず、図8(a)および図8(b)に示すように、裏面に封止用フィルム13が貼り付けられた配線基板3を用意する。配線基板3には貫通穴が形成され、配線基板3は、ガラスエポキシ樹脂、ポリイミド樹脂等耐熱性等からなる。この配線基板3は前後、左右に複数個半導体素子2を搭載している。そして、半導体素子2を配線基板3上に接着剤4により接着する。
【0100】
次に、図8(c)に示すように、配線基板3上に接着した半導体素子2の電極と配線パターン部3aとを金属細線5により電気的に接続する。
【0101】
次に、図8(d)および図8(e)に示すように、半導体素子2が搭載された配線基板3を封止金型内に設置する。すなわち、配線基板3を、キャビティ凹部12が設けられた上金型11aを下金型11bに位置合わせして搭載し、キャビティ凹部12内に半導体素子2が接着された配線基板3を搭載し封止樹脂6により樹脂封止を行う。本実施形態では、樹脂封止用の金型は上金型11aと下金型11bとにより構成され、上金型11aあるいは下金型11bには半導体素子2を複数搭載できるキャビティ凹部12が設けられており、半導体素子2が搭載された配線基板3の複数個を前後、左右に並べてキャビティ凹部12に搭載する。本実施形態では、上金型11aにキャビティ凹部12が設けられる構成とした。したがって、従来のように半導体装置ごとにキャビティ凹部12を構成する必要がなく、金型設計に際して、エジェクターピン、エアーベント等を多数設ける必要がないとともに、金型構造が簡案化されるため、金型の設計、製造が容易になり、製造時間の短縮や小型の半導体装置ほど高くなる金型の製造コストの低減が達成できる。
【0102】
本実施形態の半導体装置の製造方法の特徴は、封止用フィルム13を配線基板3に貼り付け、キャビティ凹部12内に半導体素子2が搭載された配線基板3を下金型11bに位置合わせし、配線基板3に貼り付けられた封止用フィルム13が、配線基板3とともにキャビティ凹部12のパーティング面で挟圧される。そして、樹脂圧力により貫通穴に封止樹脂が充填され、封止用フィルム13の表面に形成された接着剤に食い込ませることにより、樹脂突出部8を形成する。また、封止用フィルム13を配線基板3に貼り付けることにより、樹脂バリを防止する。
【0103】
ここで、配線基板3の裏面側の封止用フィルム13を配線基板3とともに上金型11aと下金型11bを閉じて押圧することで、配線基板3は封止金型の周辺部のパーティング面で封止用フィルムとともに押圧される。そして、溶融した封止樹脂6を注入し封止して樹脂封止型半導体装置を製造する。
【0104】
また、封止用フィルム13は、下金型11bにセットされた配線基板3に型締め時に接着しても良く、この場合はリール供給が可能で生産性も向上する。そして、樹脂封止金型の熱により軟化し、配線基板3の裏面に密着した封止用フィルム13が貫通穴のストッパーの役割をし、封止樹脂6の圧力で封止用フィルム13の接着剤を変形させ、封止樹脂6で形成される樹脂突出部8を形成し、かつ、封止樹脂6のバリの発生を防止することになる。したがって、封止用フィルム13に形成された接着剤の厚さにより、樹脂突出部8の高さを決めることができる。
【0105】
この突出樹脂部8より、実装時に半導体装置と実装基板との空隙を保つことができるため、はんだボールを必要としないランドグリッドタイプの樹脂封止型半導体装置としても使用できる。
【0106】
そして、配線基板3の裏面に貼り付けた封止用フィルム13をピールオフ、またはケミカルにより除去し、そして配線基板3と封止樹脂6の側面とを同一面にし、ブレード等の切断機により切断して半導体素子3単位ごとの樹脂封止体に分離する。したがって、従来のように、樹脂封止体を切断金型によって切断する場合の課題であった切断金型摩耗による封止樹脂6と配線基板3間のダメージによる密着不良がなくなった。
【0107】
また、本実施形態の樹脂封止型半導体装置の製造方法では、配線基板に封止樹脂の流入口であるランナーが、搭載された半導体素子単位ごとの半導体装置間に配置されていないため、半導体装置間を狭く設計でき、切断機により一度の切断で半導体素子単位ごとの半導体装置間を分離することが可能で、効率的で安価な生産が可能になった。
【0108】
また、サイズの異なる樹脂封止型半導体装置の樹脂突起部(スタンドオフ)の窪みを封止金型に加工することにより、貫通穴が形成される部分以外の配線基板の下に窪み加工がされていても樹脂が他の窪み部に流入することがないため金型の共用が可能で生産性のよい金型を供給できる。
【0109】
本発明の要旨を越えない限り、種々の変形実施が可能である。例えば、多層のポリイミド基板においても有効であり、半導体素子は金属細線を使用せずにはんだバンプ等を使用して配線パターンと接続し、半導体素子と配線基板との間に封止樹脂を充填し、配線基板の貫通部に封止樹脂を充填して樹脂突出部(スタンドオフ)を形成することもでき、実装後の耐湿性および機械的、熱的応力耐性が向上する。
【0110】
【発明の効果】
本発明の樹脂封止型半導体装置およびその製造方法は、半導体素子が搭載される配線基板に貫通穴が形成され、貫通穴に充填された封止樹脂が配線基板の裏面から突出して樹脂突起部が形成されているので、配線基板に半導体素子が搭載された樹脂封止体が実装基板に搭載される際、配線基板の裏面の外部端子部どうしが半田によって電気的にショートするという不具合を抑制できる。
【図面の簡単な説明】
【図1】本発明の一実施形態の樹脂封止型半導体装置を示す図
【図2】本発明の一実施形態の樹脂封止型半導体装置を示す図
【図3】本発明の一実施形態の樹脂封止型半導体装置を示す図
【図4】本発明の一実施形態の樹脂封止型半導体装置を示す図
【図5】本発明の一実施形態の樹脂封止型半導体装置を示す図
【図6】本発明の一実施形態の樹脂封止型半導体装置を示す図
【図7】本発明の一実施形態の樹脂封止型半導体装置の製造方法の各工程を示す断面図
【図8】本発明の一実施形態の樹脂封止型半導体装置の製造方法の各工程を示す断面図
【図9】従来の樹脂封止型半導体装置を示す断面図
【符号の説明】
1 電極パッド
2 半導体素子
3 配線基板
3a 配線パターン
3b 外部接続端子部
4 接着剤
5 金属細線
6 封止樹脂
7 貫通穴
8 樹脂突起部
9 溝
10 補強ランド部
11a 上金型
11b 下金型
12 キャビティ凹部
101 半導体素子
102 接着剤
103 配線基板
103a 配線パターン
103b 外部接続端子部(ランド)
103c スルーホール
104 導体
105 電極パッド
106 金属細線
107 ソルダーレジスト
108 封止樹脂
109 半田ボール

Claims (14)

  1. 半導体素子と、前記半導体素子が搭載される配線基板と、前記半導体素子の電極と前記配線基板の上面に形成された配線パターンとを電気的に接続する金属細線と、前記配線基板の上方で前記半導体素子および前記金属細線を封止する封止樹脂とからなる半導体装置であって、前記配線基板に貫通穴が形成され、前記貫通穴は半導体素子の下方に形成され、前記配線基板の上面において、前記貫通穴から前記半導体素子の周辺の外側まで溝が形成され、前記貫通穴の内部および前記溝に充填された前記封止樹脂が前記配線基板の裏面から突出して樹脂突出部が形成されていることを特徴とする樹脂封止型半導体装置。
  2. 半導体素子と、前記半導体素子が搭載される配線基板と、前記半導体素子の電極と前記配線基板の上面に形成された配線パターンとを電気的に接続する金属細線と、前記配線基板の上方で前記半導体素子および前記金属細線を封止する封止樹脂とからなる半導体装置であって、前記配線基板が搭載される実装基板と前記配線基板との接続を補強するために、前記配線基板の裏面に金属層からなる補強ランドが形成され、前記配線基板および前記補強ランドに貫通穴が形成され、前記貫通穴の内部に充填された前記封止樹脂が前記補強ランドから突出して樹脂突出部が形成されていることを特徴とする樹脂封止型半導体装置。
  3. 半導体素子と、前記半導体素子が搭載される配線基板と、前記半導体素子の電極と前記配線基板の上面に形成された配線パターンとを電気的に接続する金属細線と、前記配線基板の上方で前記半導体素子および前記金属細線を封止する封止樹脂とからなる半導体装置であって、前記配線基板の側面において開口した貫通穴が形成され、前記貫通穴の内部に充填された前記封止樹脂が前記配線基板の裏面から突出して樹脂突出部が形成されていることを特徴とする樹脂封止型半導体装置。
  4. 樹脂突出部は、直径が0.2〜2[mm]の円柱であることを特徴とする請求項1〜3のいずれかに記載の樹脂封止型半導体装置。
  5. 樹脂突出部の高さは0.01〜0.1[mm]であることを特徴とする請求項1〜3のいずれかに記載の樹脂封止型半導体装置。
  6. 樹脂突出部は、配線基板の角部近傍に形成されていることを特徴とする請求項1〜3のいずれかに記載の樹脂封止型半導体装置。
  7. 貫通穴を有する配線基板の上面と半導体素子の裏面とを接着する工程と、前記半導体素子の電極と前記配線基板の上面に形成された配線パターンとを金属細線により電気的に接続する工程と、前記配線基板の裏面に封止用フィルムを貼り付ける工程と、前記配線基板の上方で前記半導体素子および前記金属細線とを封止樹脂により封止し、前記封止樹脂を前記配線基板に形成された貫通穴に供給して前記配線基板の裏面に樹脂突出部を形成する工程とからなり、前記配線基板の上面と前記半導体素子の裏面とを接着する工程は、前記貫通穴は前記半導体素子の下方に形成され、前記配線基板の上面において、前記貫通穴から前記半導体素子の周辺の外側まで溝が形成され、前記封止樹脂により封止する工程は、前記溝に封止樹脂が充填されることを特徴とする樹脂封止型半導体装置の製造方法。
  8. 貫通穴を有する配線基板の上面と半導体素子の裏面とを接着する工程と、前記半導体素子の電極と前記配線基板の上面に形成された配線パターンとを金属細線により電気的に接続する工程と、前記配線基板の裏面に封止用フィルムを貼り付ける工程と、前記配線基板の上方で前記半導体素子および前記金属細線とを封止樹脂により封止し、前記封止樹脂を前記配線基板に形成された貫通穴に供給して前記配線基板の裏面に樹脂突出部を形成する工程とからなり、前記配線基板の上面と前記半導体素子の裏面とを接着する工程は、前記配線基板が搭載される実装基板と前記配線基板との接続を補強するために、前記配線基板の裏面に金属層からなる補強ランドが形成され、前記封止樹脂により封止する工程は、前記貫通穴は前記補強ランドに形成され、前記貫通穴の内部に充填された前記封止樹脂が前記補強ランドから突出して樹脂突出部が形成されていることを特徴とする樹脂封止型半導体装置の製造方法。
  9. 貫通穴が側面に開口した配線基板の上面と半導体素子の裏面とを接着する工程と、前記半導体素子の電極と前記配線基板の上面に形成された配線パターンとを金属細線により電気的に接続する工程と、前記配線基板の裏面に封止用フィルムを貼り付ける工程と、前記配線基板の上方で前記半導体素子および前記金属細線とを封止樹脂により封止し、前記封止樹脂を前記配線基板に形成された貫通穴に供給して前記配線基板の裏面に樹脂突出部を形成する工程とからなることを特徴とする樹脂封止型半導体装置の製造方法。
  10. 封止樹脂を配線基板に形成された貫通穴に供給して前記配線基板の裏面に樹脂突出部を形成する工程の後、ブレードにより前記配線基板に接着された半導体素子単位ごとに樹脂封止体を切断することを特徴とする請求項7〜9のいずれかに記載の樹脂封止型半導体装置の製造方法。
  11. 封止用フィルムの接着面は接着剤を有し、前記接着剤の厚みを適宜選択することにより、樹脂突出部の高さを調整することを特徴とする請求項7〜9のいずれかに記載の樹脂封止型半導体装置の製造方法。
  12. 配線基板の裏面に封止用フィルムを貼り付ける工程は、第1の封止用フィルムに形成された穴を貫通穴に合わせるようにして、前記第1の封止用フィルムを前記配線基板の裏面に貼り付け、前記第1の封止用フィルムに第2の封止用フィルムを貼り付けることを特徴とする請求項7〜9のいずれかに記載の樹脂封止型半導体装置の製造方法。
  13. 配線基板の上方で半導体素子および金属細線とを封止樹脂により封止し、前記封止樹脂を前記配線基板に形成された貫通穴に供給して前記配線基板の裏面に樹脂突出部を形成する工程は、前記配線基板の上方で前記半導体素子および前記金属細線とが封止樹脂により封止された樹脂封止体の複数個を、封止金型のキャビティ凹部に設置することを特徴とする請求項7〜9のいずれかに記載の樹脂封止型半導体装置の製造方法。
  14. 配線基板の上方で半導体素子および金属細線とを封止樹脂により封止し、前記封止樹脂を前記配線基板に形成された貫通穴に供給して前記配線基板の裏面に樹脂突出部を形成する工程は、窪みを有する封止金型内に前記半導体素子が接着された前記配線基板を設置し、前記封止金型内に前記封止樹脂を注入することにより、前記封止金型の窪みの部分に前記封止樹脂が注入されて前記配線基板の裏面から突出した樹脂突出部を形成することを特徴とする請求項7〜9のいずれかに記載の樹脂封止型半導体装置の製造方法。
JP2001194122A 2001-06-27 2001-06-27 樹脂封止型半導体装置およびその製造方法 Expired - Fee Related JP3570400B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001194122A JP3570400B2 (ja) 2001-06-27 2001-06-27 樹脂封止型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001194122A JP3570400B2 (ja) 2001-06-27 2001-06-27 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003007924A JP2003007924A (ja) 2003-01-10
JP3570400B2 true JP3570400B2 (ja) 2004-09-29

Family

ID=19032302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001194122A Expired - Fee Related JP3570400B2 (ja) 2001-06-27 2001-06-27 樹脂封止型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3570400B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952179B2 (en) * 2007-06-28 2011-05-31 Sandisk Corporation Semiconductor package having through holes for molding back side of package
US7939382B2 (en) 2007-06-28 2011-05-10 Sandisk Corporation Method of fabricating a semiconductor package having through holes for molding back side of package
JP5542704B2 (ja) * 2011-01-18 2014-07-09 新電元工業株式会社 収容ケース、電子部品モジュール及び電子機器

Also Published As

Publication number Publication date
JP2003007924A (ja) 2003-01-10

Similar Documents

Publication Publication Date Title
US5736780A (en) Semiconductor device having circuit pattern along outer periphery of sealing resin and related processes
US6559536B1 (en) Semiconductor device having a heat spreading plate
US5841192A (en) Injection molded ball grid array casing
JP4614586B2 (ja) 混成集積回路装置の製造方法
KR20030002539A (ko) 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지
JPH10261753A (ja) 樹脂封止型半導体装置
JPH1050883A (ja) 半導体装置およびその製造方法
JP4614584B2 (ja) 混成集積回路装置およびその製造方法
JP2000150760A (ja) ターミナルランドフレームおよびその製造方法
JP2008288489A (ja) チップ内蔵基板の製造方法
US20090120675A1 (en) Mounted structural body and method of manufacturing the same
JP3497744B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3428591B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2000124240A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3570400B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3281859B2 (ja) 混成集積回路装置の製造方法
JPH11111738A (ja) Cob及びcobの製造方法,半導体素子及び半導体素子の製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP2008235615A (ja) 配線基板、それを用いた半導体装置およびその製造方法
JPH09162342A (ja) 半導体装置及びその製造方法
JP3061177B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP4336407B2 (ja) 回路基板
JP4065180B2 (ja) 樹脂封止金型
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
JP3714979B2 (ja) パッケージ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040614

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070702

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080702

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees