JP3714979B2 - パッケージ - Google Patents
パッケージ Download PDFInfo
- Publication number
- JP3714979B2 JP3714979B2 JP23838494A JP23838494A JP3714979B2 JP 3714979 B2 JP3714979 B2 JP 3714979B2 JP 23838494 A JP23838494 A JP 23838494A JP 23838494 A JP23838494 A JP 23838494A JP 3714979 B2 JP3714979 B2 JP 3714979B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- hole
- conductor circuit
- base material
- mold resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【００００】
【産業上の利用分野】
本発明は、半導体素子などの電子部品が搭載されるパッケージに関し、特には、搭載された電子部品が片面からによる樹脂封止がなされ、もう一方の面においてマザーボードに半田等によって実装・接続されるパッケージに関するものである。
【０００１】
【従来の技術】
従来、半導体素子などの電子部品が搭載されたパッケージをプリント配線板からなるマザーボードに搭載して電気的に接続する場合において、マザーボードに形成された接続用のスルーホールに対してパッケージ側に形成されたリードフレームやピンからなる接続部を挿入し、半田付けする事によって行っていた。
このような従来の接続方法においては、マザーボード側に接続用の貫通したスルーホールが多数形成されるために、マザーボードの配線密度の向上を著しく阻害していた。
【０００２】
そこで近年、上記のような問題点を解決するために、マザーボード側に接続用の貫通したスルーホールを形成する必要がないパッケージの接続方法が検討され、ＱＦＰ（クワッド・フラット・パッケージ）、ＢＧＡ（ボール・グリッド・アレイ）やＴＡＢ（テープ・オートメイテッド・ボンディング）のようなパッケージを使用して、マザーボードの表層に形成された接続端子にＳＭＴ（サーフェス・マウント・テクノロジー）を駆使して実装し、マザーボードの配線密度の向上が図られてきた。
【０００３】
中でもＢＧＡ（図１０）は、マザーボードとの接続のために半田などからなるバンプをパッケージ裏面全体に有しており、実装接続後の目視検査ができない反面、パッケージの周辺部に集中して接続部を有しているＱＦＰやＴＡＢに比較して接続部のピッチが遙に緩やかであることから、欠陥の少ない高い収率の実装が可能となり、無検査化を目指して開発が急がれているものである。
【０００４】
しかしながら、従来のＢＧＡには以下に示すような問題点がある。
(1)封止形態は、電子部品を搭載した側のみを保護すればよいのであるから、図１０に示す如く、片側からのインジェクション・モールド（射出成形封止）とするのが一般的である。また、ベースとなる基材には両面板の場合０．２〜１．５mmの耐熱性ガラス・エポキシ基材が用いられており、比較的強固な構造となっている。したがって、モールド樹脂の硬化収縮の応力によって基材全体が封止側（接続部側に凸）に反り、実装の際にはパッケージ周辺部分において接続部がマザーボードに充分接触しない現象が発生する。
【０００５】
（２）図１０に示すように、電子部品周辺に配置される導体回路は、一旦パッケージ外周辺部にまで延設され、パッケージ外周辺部分に集中して形成されたスルーホールを介して裏面に至り、パッケージ裏面の接続部にまで配線されている。このことは、ランドや隣接スルーホールとのクリアランスを含めたスルーホールの占有面積が非常に大きいために、パッケージ中央付近において全てのスルーホールを配置できないからである。従って、配線長が長くなり、近年の高速・多量の情報を伝達するには不都合な形態となっている。
【０００６】
【発明が解決しようとする課題】
本発明は、以上の実情を鑑みて成されたものであって、その解決しようとする課題は、電子部品が搭載されてモールド樹脂によって片面封止されるパッケージにおける、基板の反りによるマザーボードへの実装性の悪さであり、また、電子部品からパッケージの反対面側にまで配線して接続される導体回路が長いことによる電気的特性の悪さである。そして本発明の目的とするところは、安価であることに加えて、マザーボードへの実装性に優れ、また、電気的特性に優れたパッケージを提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るパッケージは、例えば、図面に付した符号を用いて説明すると、電子部品（５０）が搭載されてモールド樹脂（６０）によって片面封止されるパッケージ（１００）であって、電子部品（５０）を搭載する部分を中心に、ガラス・エポキシ樹脂製のフレキシブル基材（２０）の一方の表面に放射状に形成され、先端に基材（２０）を貫通する貫通孔（３０）を封孔する導体回路（４０）と、貫通孔（３０）を通して導体回路（４０）と導通し基材（２０）の他方の面から突出する導電接続部（７０）と、を備えることを要旨とする。
【０００８】
また、請求項２の発明は、請求項１において、前記基材（２０）を、モールド樹脂（６０）硬化温度におけるヤング率が2800kgf/mm2 以下であって、その厚みが0.03〜0.15mmの材料とするのである。
さらに、請求項３の発明は、請求項１または請求項２において、前記貫通孔（３０）の口径を、前記導体回路（４０）側よりも前記導電接続部（７０）側を大きくするのである。
【０００９】
【作用】
請求項１の発明においては、所謂スルーホールめっきを必要とせず、導電接続部（７０）を構成する材料あるいはその類似の材料によってパッケージ（１００）の導体回路（４０）形成面側と導電接続部（７０）突出面側が電気的に接続されているので、極めて安価なパッケージ（１００）となっている。
【００１０】
また、請求項２の発明は、請求項１において、その基材（２０）の水平面方向における物理的強度を限定することによって、モールド樹脂（６０）硬化収縮時に発生する応力に対して発生する基材（２０）の抗力を抑制し、モールド樹脂（６０）硬化収縮と共に水平方向に収縮あるいは変形し得るような材料とするものである。これによって、パッケージ（１００）は、垂直方向に大きく変形することが無く、基材（２０）全体に渡る反りなどの発生しにくいものとなる。結果として、マザーボードへの搭載の際に接続不良が発生し難くなるのである。
【００１１】
さらに、請求項３の発明は、請求項１または請求項２において、貫通孔（３０）の口径を、導体回路（４０）側よりも導電接続部（７０）側を大きくするのであるから、貫通孔（３０）を通してその導体回路（４０）と導通しその基材（２０）の裏面から突出する導電接続部（７０）を形成するに当たり、例えば、導体回路（４０）によって封孔された貫通孔（３０）の開口側から、半田ペーストを印刷して充填したり、また、球状に形成された半田ボールや接続ピンを導体回路（４０）によって封孔された貫通孔（３０）の開口側から挿入して載置する場合において、貫通孔（３０）全体あるいはその開口部分においてテーパーが形成されることとなるので、ペーストの充填作業やボールなどを挿入して載置する作業を極めて容易に行うことができるのである。
【００１２】
【実施例】
次いで、本発明を示す具体例として図１の一実施例を説明し、本発明を更に詳細に説明する。
まず、図１に示すパッケージは、電子部品（５０）が搭載されてモールド樹脂（６０）によって片面が封止される所謂片面オーバーモールド型の電子部品搭載用のパッケージ（１００）であって、貫通孔（３０）が形成されたフレキシブル基材（２０）の一方の表面（図の上側面）にその貫通孔（３０）を封孔する状態で導体回路（４０）が形成されている。そして、その貫通孔（３０）を通してその導体回路（４０）と導通し先の基材（２０）の他方の面（図の下側面）から突出する半田バンプなどからなる導電接続部（７０）を有した構造となっているのである。
【００１３】
このような構造においては、導電接続部（７０）を構成する材料あるいはその類似の材料によってパッケージ（１００）の導体回路（４０）形成面側と導電接続部（７０）突出面側が電気的に接続されているので、所謂スルーホールめっきを必要とせず、極めて安価なパッケージ（１００）となっている。
【００１４】
また、上記基材（２０）は、モールド樹脂（６０）硬化温度におけるヤング率が2800kgf/mm2 以下であって、その厚みが0.03〜0.15mmの材料としてある。本実施例の場合、0.07mm厚みの高ＴｇＦＲ−４基材にエポキシ樹脂系の接着剤（0.02mm厚み）を塗布したものを用いた。
【００１５】
このような構造であるから、モールド樹脂（６０）硬化収縮時に発生する応力に対して発生する基材（２０）の抗力を抑制し、モールド樹脂（６０）硬化収縮と共に水平方向に収縮あるいは変形し得るようになっている。これによって、パッケージ（１００）は、基材に微細なシワが発生するような現象がおこり、基材がモールド樹脂と共に水平方向に若干収縮した如く変形するのである。すなわち、垂直方向に大きく変形することが無く、基材（２０）全体に渡る反りなどの発生しにくいものとなる。結果として、マザーボードへの搭載の際に接続不良が発生し難くなるのである。
【００１６】
さらに、上記貫通孔（３０）の形状は、その口径を、導体回路（４０）側（図の上側面）よりも導電接続部（７０）側（図の下側面）を大きくしてある。具体的には、図８の開口部の導電接続部（７０）側（図の下側面）を面取りした形状および図９の導体回路（４０）側（図の上側面）から開口部の導電接続部（７０）側（図の下側面）にかけてテーパー形状とした形状となっている。
【００１７】
従って、貫通孔（３０）を通してその導体回路（４０）と導通しその基材（２０）の裏面から突出する導電接続部（７０）を形成するに当たり、例えば、導体回路（４０）によって封孔された貫通孔（３０）の開口側から、半田ペーストを印刷して充填したり、また、球状に形成された半田ボールや接続ピンを導体回路（４０）によって封孔された貫通孔（３０）の開口側から挿入して載置する場合において、貫通孔（３０）全体あるいはその開口部分においてテーパーが形成されることとなるので、ペーストの充填作業やボールなどを挿入して載置する作業を極めて容易に行うことができるのである。
【００１８】
次いで、本実施例のパッケージの製造方法を説明する。
（１）７０ｍｍ幅、０．０７ｍｍ厚みの高ＴｇＦＲ−４長尺基材（２０）にエポキシ樹脂系の接着剤（０．０２ｍｍ厚み）（図示せず）を塗布し、指触乾燥したものに、パンチング加工によって貫通孔（３０）を形成し、３５μｍ厚みの電解銅箔（１０）を積層して、加熱・加圧して連続的に一体化した（図２〜図３）。このとき、基材（２０）側にゴムなどを表面に被覆した圧着ローラーを用い、銅箔（１０）側に硬質の圧着ローラーを用いて、加熱・加圧して連続的に一体化することによって、貫通孔（３０）開口部分において銅箔（１０）が伸びることを防止できる。
【００１９】
（２）上記積層・一体化した基材（２０）の両面にドライフィルム・エッチング・レジストをラミネートし、露光・現像処理を施すことによって所望のレジスト形状とした後に、塩化銅エッチング溶液中にてエッチング・レジスト被膜から露出する銅箔（１０）をエッチング除去し、ついで、不要となったエッチング・レジスト被膜を剥膜することによって基材（２０）の一方の表面に導体回路（４０）を形成した（図４）。この導体回路（４０）は、パッケージ（１００）となる部分の略中央部分に形成された方形形状の電子部品（５０）を搭載する部分を中心に、放射状に形成されているものであって、先端に基材（２０）を貫通して形成された貫通孔（３０）を封孔する状態に形成されている。また、導体回路（４０）表面には必要に応じてＮｉ／Ａｕめっきなどの処理が施される。
【００２０】
(3)次いで、パッケージ（１００）となる部分の略中央部分に形成された方形形状の電子部品（５０）を搭載する部分に、電子部品（５０）を搭載し、Ａｕ細線によって電子部品（５０）と導体回路（４０）とを電気的に接続した（図５）。 (4)電子部品（５０）が搭載された基材の電子部品搭載面側を外部応力や湿気などから保護する目的で、モールド樹脂（６０）によって封止した（図６）。この封止方法は、基材の電子部品搭載面側から電子部品（５０）やＡｕ細線の高さを考慮した空洞を有する金型を圧接した状態で、この金型内部に液状のモールド樹脂（６０）を圧入し、熱硬化する事によって行われる。
【００２１】
モールド樹脂（６０）としては、一般に、エポキシ樹脂を主成分とするものが用いられるため、その硬化温度は１８０〜２５０℃程度である。従って、本発明に採用できる基材（２０）としては、モールド樹脂（６０）の硬化温度（一般に１８０〜２５０℃程度）におけるヤング率が、2800kgf/mm2 以下である必要があり、基材厚みも0.15mm以下の材料である必要がある。すなわち、モールド樹脂（６０）の硬化収縮に対して基材（２０）が必要以上に抗力を持たず、モールド樹脂（６０）の硬化収縮に応じて変形し易いことが重要である。換言すれば、基材（２０）に比較して遙に大きいヤング率を有したモールド樹脂（６０）を採用すれば良いのであるが、パッケージ（１００）内部に残存する応力を極力低減するためには、導体回路（４０）を含めた基材（２０）自体のヤング率を低くすることが好ましい。
【００２２】
(5)次いで、封止処理を施したパッケージ（１００）を図７の如く裏返しにして、貫通孔（３０）の開口部分に半田ボール（８０）を超音波振動装置などを用いて載置し、半田ボール（８０）側から加熱して半田ボール（８０）を溶融させることによって、図１に示すような目的とするパッケージ（１００）を得ることができる。
【００２３】
なお、本実施例の製造方法においては、貫通孔（３０）を形成するに当たり、パンチング法を採用したが、トムソン型による打ち抜き、ドリル加工、炭酸ガスなどのレーザー照射などによる方法も採用することができる。例えば、導体回路（４０）非形成面側からのトムソン型による打ち抜きあるいは炭酸ガスレーザー照射を採用すれば、図９に示すような貫通孔形状となり、また、ドリル加工によれば、ドリルの形状によって図８および図９の形状を任意に選択することができる。そしてまた、貫通孔形成後に導体回路（４０）非形成面側からバフ研磨などのブラシ研磨を施すことによって図８に示すように形状とすることもできる。
【００２４】
【発明の効果】
以上、本発明のパッケージ（１００）は、安価であることに加えて、基材（２０）全体にわたる反りが無いことによりマザーボードへの実装性に優れ、また、電子部品（５０）から基材（２０）の裏側に位置する導電接続部（７０）までの配線長を最短にすることができることより電圧降下などのない電気的特性に優れたパッケージ（１００）を提供できる。
【図面の簡単な説明】
【図１】本発明の実施例を示す断面図である。
【図２】本発明の実施例のパッケージを製造する第１工程を示す断面図である。
【図３】本発明の実施例のパッケージを製造する第１工程を示す断面図である。
【図４】本発明の実施例のパッケージを製造する第２工程を示す断面図である。
【図５】本発明の実施例のパッケージを製造する第３工程を示す断面図である。
【図６】本発明の実施例のパッケージを製造する第４工程を示す断面図である。
【図７】本発明の実施例のパッケージを製造する第５工程を示す断面図である。
【図８】本発明の別の実施例を示す部分拡大断面図である。
【図９】本発明のさらに別の実施例を示す部分拡大断面図である。
【図１０】従来のパッケージを示す断面図である。
【符号の説明】
10----銅箔 20----基材 30----貫通孔 40----導体回路
50----電子部品 60----モールド樹脂 70----導電接続部
80----半田ボール 100---パッケージ
【産業上の利用分野】
本発明は、半導体素子などの電子部品が搭載されるパッケージに関し、特には、搭載された電子部品が片面からによる樹脂封止がなされ、もう一方の面においてマザーボードに半田等によって実装・接続されるパッケージに関するものである。
【０００１】
【従来の技術】
従来、半導体素子などの電子部品が搭載されたパッケージをプリント配線板からなるマザーボードに搭載して電気的に接続する場合において、マザーボードに形成された接続用のスルーホールに対してパッケージ側に形成されたリードフレームやピンからなる接続部を挿入し、半田付けする事によって行っていた。
このような従来の接続方法においては、マザーボード側に接続用の貫通したスルーホールが多数形成されるために、マザーボードの配線密度の向上を著しく阻害していた。
【０００２】
そこで近年、上記のような問題点を解決するために、マザーボード側に接続用の貫通したスルーホールを形成する必要がないパッケージの接続方法が検討され、ＱＦＰ（クワッド・フラット・パッケージ）、ＢＧＡ（ボール・グリッド・アレイ）やＴＡＢ（テープ・オートメイテッド・ボンディング）のようなパッケージを使用して、マザーボードの表層に形成された接続端子にＳＭＴ（サーフェス・マウント・テクノロジー）を駆使して実装し、マザーボードの配線密度の向上が図られてきた。
【０００３】
中でもＢＧＡ（図１０）は、マザーボードとの接続のために半田などからなるバンプをパッケージ裏面全体に有しており、実装接続後の目視検査ができない反面、パッケージの周辺部に集中して接続部を有しているＱＦＰやＴＡＢに比較して接続部のピッチが遙に緩やかであることから、欠陥の少ない高い収率の実装が可能となり、無検査化を目指して開発が急がれているものである。
【０００４】
しかしながら、従来のＢＧＡには以下に示すような問題点がある。
(1)封止形態は、電子部品を搭載した側のみを保護すればよいのであるから、図１０に示す如く、片側からのインジェクション・モールド（射出成形封止）とするのが一般的である。また、ベースとなる基材には両面板の場合０．２〜１．５mmの耐熱性ガラス・エポキシ基材が用いられており、比較的強固な構造となっている。したがって、モールド樹脂の硬化収縮の応力によって基材全体が封止側（接続部側に凸）に反り、実装の際にはパッケージ周辺部分において接続部がマザーボードに充分接触しない現象が発生する。
【０００５】
（２）図１０に示すように、電子部品周辺に配置される導体回路は、一旦パッケージ外周辺部にまで延設され、パッケージ外周辺部分に集中して形成されたスルーホールを介して裏面に至り、パッケージ裏面の接続部にまで配線されている。このことは、ランドや隣接スルーホールとのクリアランスを含めたスルーホールの占有面積が非常に大きいために、パッケージ中央付近において全てのスルーホールを配置できないからである。従って、配線長が長くなり、近年の高速・多量の情報を伝達するには不都合な形態となっている。
【０００６】
【発明が解決しようとする課題】
本発明は、以上の実情を鑑みて成されたものであって、その解決しようとする課題は、電子部品が搭載されてモールド樹脂によって片面封止されるパッケージにおける、基板の反りによるマザーボードへの実装性の悪さであり、また、電子部品からパッケージの反対面側にまで配線して接続される導体回路が長いことによる電気的特性の悪さである。そして本発明の目的とするところは、安価であることに加えて、マザーボードへの実装性に優れ、また、電気的特性に優れたパッケージを提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るパッケージは、例えば、図面に付した符号を用いて説明すると、電子部品（５０）が搭載されてモールド樹脂（６０）によって片面封止されるパッケージ（１００）であって、電子部品（５０）を搭載する部分を中心に、ガラス・エポキシ樹脂製のフレキシブル基材（２０）の一方の表面に放射状に形成され、先端に基材（２０）を貫通する貫通孔（３０）を封孔する導体回路（４０）と、貫通孔（３０）を通して導体回路（４０）と導通し基材（２０）の他方の面から突出する導電接続部（７０）と、を備えることを要旨とする。
【０００８】
また、請求項２の発明は、請求項１において、前記基材（２０）を、モールド樹脂（６０）硬化温度におけるヤング率が2800kgf/mm2 以下であって、その厚みが0.03〜0.15mmの材料とするのである。
さらに、請求項３の発明は、請求項１または請求項２において、前記貫通孔（３０）の口径を、前記導体回路（４０）側よりも前記導電接続部（７０）側を大きくするのである。
【０００９】
【作用】
請求項１の発明においては、所謂スルーホールめっきを必要とせず、導電接続部（７０）を構成する材料あるいはその類似の材料によってパッケージ（１００）の導体回路（４０）形成面側と導電接続部（７０）突出面側が電気的に接続されているので、極めて安価なパッケージ（１００）となっている。
【００１０】
また、請求項２の発明は、請求項１において、その基材（２０）の水平面方向における物理的強度を限定することによって、モールド樹脂（６０）硬化収縮時に発生する応力に対して発生する基材（２０）の抗力を抑制し、モールド樹脂（６０）硬化収縮と共に水平方向に収縮あるいは変形し得るような材料とするものである。これによって、パッケージ（１００）は、垂直方向に大きく変形することが無く、基材（２０）全体に渡る反りなどの発生しにくいものとなる。結果として、マザーボードへの搭載の際に接続不良が発生し難くなるのである。
【００１１】
さらに、請求項３の発明は、請求項１または請求項２において、貫通孔（３０）の口径を、導体回路（４０）側よりも導電接続部（７０）側を大きくするのであるから、貫通孔（３０）を通してその導体回路（４０）と導通しその基材（２０）の裏面から突出する導電接続部（７０）を形成するに当たり、例えば、導体回路（４０）によって封孔された貫通孔（３０）の開口側から、半田ペーストを印刷して充填したり、また、球状に形成された半田ボールや接続ピンを導体回路（４０）によって封孔された貫通孔（３０）の開口側から挿入して載置する場合において、貫通孔（３０）全体あるいはその開口部分においてテーパーが形成されることとなるので、ペーストの充填作業やボールなどを挿入して載置する作業を極めて容易に行うことができるのである。
【００１２】
【実施例】
次いで、本発明を示す具体例として図１の一実施例を説明し、本発明を更に詳細に説明する。
まず、図１に示すパッケージは、電子部品（５０）が搭載されてモールド樹脂（６０）によって片面が封止される所謂片面オーバーモールド型の電子部品搭載用のパッケージ（１００）であって、貫通孔（３０）が形成されたフレキシブル基材（２０）の一方の表面（図の上側面）にその貫通孔（３０）を封孔する状態で導体回路（４０）が形成されている。そして、その貫通孔（３０）を通してその導体回路（４０）と導通し先の基材（２０）の他方の面（図の下側面）から突出する半田バンプなどからなる導電接続部（７０）を有した構造となっているのである。
【００１３】
このような構造においては、導電接続部（７０）を構成する材料あるいはその類似の材料によってパッケージ（１００）の導体回路（４０）形成面側と導電接続部（７０）突出面側が電気的に接続されているので、所謂スルーホールめっきを必要とせず、極めて安価なパッケージ（１００）となっている。
【００１４】
また、上記基材（２０）は、モールド樹脂（６０）硬化温度におけるヤング率が2800kgf/mm2 以下であって、その厚みが0.03〜0.15mmの材料としてある。本実施例の場合、0.07mm厚みの高ＴｇＦＲ−４基材にエポキシ樹脂系の接着剤（0.02mm厚み）を塗布したものを用いた。
【００１５】
このような構造であるから、モールド樹脂（６０）硬化収縮時に発生する応力に対して発生する基材（２０）の抗力を抑制し、モールド樹脂（６０）硬化収縮と共に水平方向に収縮あるいは変形し得るようになっている。これによって、パッケージ（１００）は、基材に微細なシワが発生するような現象がおこり、基材がモールド樹脂と共に水平方向に若干収縮した如く変形するのである。すなわち、垂直方向に大きく変形することが無く、基材（２０）全体に渡る反りなどの発生しにくいものとなる。結果として、マザーボードへの搭載の際に接続不良が発生し難くなるのである。
【００１６】
さらに、上記貫通孔（３０）の形状は、その口径を、導体回路（４０）側（図の上側面）よりも導電接続部（７０）側（図の下側面）を大きくしてある。具体的には、図８の開口部の導電接続部（７０）側（図の下側面）を面取りした形状および図９の導体回路（４０）側（図の上側面）から開口部の導電接続部（７０）側（図の下側面）にかけてテーパー形状とした形状となっている。
【００１７】
従って、貫通孔（３０）を通してその導体回路（４０）と導通しその基材（２０）の裏面から突出する導電接続部（７０）を形成するに当たり、例えば、導体回路（４０）によって封孔された貫通孔（３０）の開口側から、半田ペーストを印刷して充填したり、また、球状に形成された半田ボールや接続ピンを導体回路（４０）によって封孔された貫通孔（３０）の開口側から挿入して載置する場合において、貫通孔（３０）全体あるいはその開口部分においてテーパーが形成されることとなるので、ペーストの充填作業やボールなどを挿入して載置する作業を極めて容易に行うことができるのである。
【００１８】
次いで、本実施例のパッケージの製造方法を説明する。
（１）７０ｍｍ幅、０．０７ｍｍ厚みの高ＴｇＦＲ−４長尺基材（２０）にエポキシ樹脂系の接着剤（０．０２ｍｍ厚み）（図示せず）を塗布し、指触乾燥したものに、パンチング加工によって貫通孔（３０）を形成し、３５μｍ厚みの電解銅箔（１０）を積層して、加熱・加圧して連続的に一体化した（図２〜図３）。このとき、基材（２０）側にゴムなどを表面に被覆した圧着ローラーを用い、銅箔（１０）側に硬質の圧着ローラーを用いて、加熱・加圧して連続的に一体化することによって、貫通孔（３０）開口部分において銅箔（１０）が伸びることを防止できる。
【００１９】
（２）上記積層・一体化した基材（２０）の両面にドライフィルム・エッチング・レジストをラミネートし、露光・現像処理を施すことによって所望のレジスト形状とした後に、塩化銅エッチング溶液中にてエッチング・レジスト被膜から露出する銅箔（１０）をエッチング除去し、ついで、不要となったエッチング・レジスト被膜を剥膜することによって基材（２０）の一方の表面に導体回路（４０）を形成した（図４）。この導体回路（４０）は、パッケージ（１００）となる部分の略中央部分に形成された方形形状の電子部品（５０）を搭載する部分を中心に、放射状に形成されているものであって、先端に基材（２０）を貫通して形成された貫通孔（３０）を封孔する状態に形成されている。また、導体回路（４０）表面には必要に応じてＮｉ／Ａｕめっきなどの処理が施される。
【００２０】
(3)次いで、パッケージ（１００）となる部分の略中央部分に形成された方形形状の電子部品（５０）を搭載する部分に、電子部品（５０）を搭載し、Ａｕ細線によって電子部品（５０）と導体回路（４０）とを電気的に接続した（図５）。 (4)電子部品（５０）が搭載された基材の電子部品搭載面側を外部応力や湿気などから保護する目的で、モールド樹脂（６０）によって封止した（図６）。この封止方法は、基材の電子部品搭載面側から電子部品（５０）やＡｕ細線の高さを考慮した空洞を有する金型を圧接した状態で、この金型内部に液状のモールド樹脂（６０）を圧入し、熱硬化する事によって行われる。
【００２１】
モールド樹脂（６０）としては、一般に、エポキシ樹脂を主成分とするものが用いられるため、その硬化温度は１８０〜２５０℃程度である。従って、本発明に採用できる基材（２０）としては、モールド樹脂（６０）の硬化温度（一般に１８０〜２５０℃程度）におけるヤング率が、2800kgf/mm2 以下である必要があり、基材厚みも0.15mm以下の材料である必要がある。すなわち、モールド樹脂（６０）の硬化収縮に対して基材（２０）が必要以上に抗力を持たず、モールド樹脂（６０）の硬化収縮に応じて変形し易いことが重要である。換言すれば、基材（２０）に比較して遙に大きいヤング率を有したモールド樹脂（６０）を採用すれば良いのであるが、パッケージ（１００）内部に残存する応力を極力低減するためには、導体回路（４０）を含めた基材（２０）自体のヤング率を低くすることが好ましい。
【００２２】
(5)次いで、封止処理を施したパッケージ（１００）を図７の如く裏返しにして、貫通孔（３０）の開口部分に半田ボール（８０）を超音波振動装置などを用いて載置し、半田ボール（８０）側から加熱して半田ボール（８０）を溶融させることによって、図１に示すような目的とするパッケージ（１００）を得ることができる。
【００２３】
なお、本実施例の製造方法においては、貫通孔（３０）を形成するに当たり、パンチング法を採用したが、トムソン型による打ち抜き、ドリル加工、炭酸ガスなどのレーザー照射などによる方法も採用することができる。例えば、導体回路（４０）非形成面側からのトムソン型による打ち抜きあるいは炭酸ガスレーザー照射を採用すれば、図９に示すような貫通孔形状となり、また、ドリル加工によれば、ドリルの形状によって図８および図９の形状を任意に選択することができる。そしてまた、貫通孔形成後に導体回路（４０）非形成面側からバフ研磨などのブラシ研磨を施すことによって図８に示すように形状とすることもできる。
【００２４】
【発明の効果】
以上、本発明のパッケージ（１００）は、安価であることに加えて、基材（２０）全体にわたる反りが無いことによりマザーボードへの実装性に優れ、また、電子部品（５０）から基材（２０）の裏側に位置する導電接続部（７０）までの配線長を最短にすることができることより電圧降下などのない電気的特性に優れたパッケージ（１００）を提供できる。
【図面の簡単な説明】
【図１】本発明の実施例を示す断面図である。
【図２】本発明の実施例のパッケージを製造する第１工程を示す断面図である。
【図３】本発明の実施例のパッケージを製造する第１工程を示す断面図である。
【図４】本発明の実施例のパッケージを製造する第２工程を示す断面図である。
【図５】本発明の実施例のパッケージを製造する第３工程を示す断面図である。
【図６】本発明の実施例のパッケージを製造する第４工程を示す断面図である。
【図７】本発明の実施例のパッケージを製造する第５工程を示す断面図である。
【図８】本発明の別の実施例を示す部分拡大断面図である。
【図９】本発明のさらに別の実施例を示す部分拡大断面図である。
【図１０】従来のパッケージを示す断面図である。
【符号の説明】
10----銅箔 20----基材 30----貫通孔 40----導体回路
50----電子部品 60----モールド樹脂 70----導電接続部
80----半田ボール 100---パッケージ
Claims (3)
- 電子部品が搭載されてモールド樹脂によって片面封止されるパッケージであって、
前記電子部品を搭載する部分を中心に、ガラス・エポキシ樹脂製のフレキシブル基材の一方の表面に放射状に形成され、先端に該基材を貫通する貫通孔を封孔する導体回路と、
前記貫通孔を通して前記導体回路と導通し前記基材の他方の面から突出する導電接続部と、
を備えることを特徴とするパッケージ。 - 前記基材は、モールド樹脂硬化温度におけるヤング率が２８００ｋｇｆ／ｍｍ２以下であって、その厚みが０．０３〜０．１５ｍｍであることを特徴とする請求項１に記載のパッケージ。
- 前記貫通孔の口径は、前記導体回路側よりも前記導電接続部側が大きいことを特徴とする請求項１または２に記載のパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23838494A JP3714979B2 (ja) | 1994-09-05 | 1994-09-05 | パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23838494A JP3714979B2 (ja) | 1994-09-05 | 1994-09-05 | パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878568A JPH0878568A (ja) | 1996-03-22 |
| JP3714979B2 true JP3714979B2 (ja) | 2005-11-09 |
Family
ID=17029396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23838494A Expired - Fee Related JP3714979B2 (ja) | 1994-09-05 | 1994-09-05 | パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3714979B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7160661B2 (ja) | 2017-12-21 | 2022-10-25 | ミネベアミツミ株式会社 | ボールバルブ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2962586B2 (ja) * | 1991-03-05 | 1999-10-12 | 新光電気工業株式会社 | 半導体装置とその製造方法及びこれに用いる接合体 |
| JPH06136156A (ja) * | 1992-10-26 | 1994-05-17 | Asahi Chem Ind Co Ltd | 芳香族ポリアミドフィルムおよびその製造法 |
-
1994
- 1994-09-05 JP JP23838494A patent/JP3714979B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7160661B2 (ja) | 2017-12-21 | 2022-10-25 | ミネベアミツミ株式会社 | ボールバルブ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0878568A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW561596B (en) | Bonding pad of printed circuit board and forming method thereof | |
| KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US5736780A (en) | Semiconductor device having circuit pattern along outer periphery of sealing resin and related processes | |
| JP4805901B2 (ja) | 半導体パッケージ | |
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP2814966B2 (ja) | 半導体装置 | |
| JPH09162322A (ja) | 表面実装型半導体装置とその製造方法 | |
| JP2009124095A (ja) | 半導体パッケージ及びその実装方法 | |
| KR100367955B1 (ko) | 솔더볼과 기판 사이의 결합이 강화된 반도체 장치 | |
| JP2008288489A (ja) | チップ内蔵基板の製造方法 | |
| JP3475569B2 (ja) | パッケージ及びその製造方法 | |
| JP2009135428A (ja) | 実装構造体とその製造方法 | |
| JPH05267555A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 | |
| KR100608610B1 (ko) | 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지 | |
| JP3714979B2 (ja) | パッケージ | |
| JPH11121656A (ja) | 樹脂封止型ｂｇａおよびｂｇａ用樹脂封止金型 | |
| JP3428591B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JP3570400B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| WO1999056313A1 (fr) | Dispositif semi-conducteur et son procede de production | |
| KR100199851B1 (ko) | 칩 스케일 패키지 및 그의 제조 방법 | |
| JPH1084055A (ja) | 半導体装置及びその製造方法 | |
| JP3921897B2 (ja) | Ｂｇａ用配線テープの製造方法 | |
| KR100209267B1 (ko) | 비.지.에이 패키지의 열방출부 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050824 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |