KR100199851B1 - 칩 스케일 패키지 및 그의 제조 방법 - Google Patents

칩 스케일 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR100199851B1
KR100199851B1 KR1019960062632A KR19960062632A KR100199851B1 KR 100199851 B1 KR100199851 B1 KR 100199851B1 KR 1019960062632 A KR1019960062632 A KR 1019960062632A KR 19960062632 A KR19960062632 A KR 19960062632A KR 100199851 B1 KR100199851 B1 KR 100199851B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
chip
encapsulation resin
scale package
Prior art date
Application number
KR1019960062632A
Other languages
English (en)
Other versions
KR19980044539A (ko
Inventor
장동현
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960062632A priority Critical patent/KR100199851B1/ko
Publication of KR19980044539A publication Critical patent/KR19980044539A/ko
Application granted granted Critical
Publication of KR100199851B1 publication Critical patent/KR100199851B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은, 칩 스케일 패키지 및 그의 제조 방법에 관한 것으로, 반도체 칩과 기판 사이에 범프에 의해 플립 칩 본딩되는 부분을 보호하기 위하여 중심 부분에 봉지 수지 주입용 관통 구멍이 형성된 칩 스케일 패키지용 기판과, 상기 기판을 이용하여, 반도체 칩이 범프 접속된 면의 반대면의 관통 구멍을 통하여 봉지 수지가 주입에 의해 충진·봉지되는 칩 스케일 패키지 및 그의 제조 방법을 제공함으로써, 반도체 칩 크기에 대비하여 반도체 칩이 실장되는 기판의 크기가 종래와 비교해서 축소되기 때문에 칩 스케일 패키지의 크기가 줄여 박형화를 구현할 수 있는 장점이 있다.
그리고, 봉지 수지의 도포 방법이 주입기를 이용하여 강제적으로 주입하기 때문에 봉지 수지를 도포하는 시간이 단축되어 제품의 생산성이 향상되는 장점이 있다.

Description

칩 스케일 패키지 및 그의 제조 방법 (Chip scale package and method for manufacturing thereof)
본 발명은 칩 스케일 패키지에 관한 것으로, 더욱 상세하게는 반도체 칩이 범프 접속되는 기판의 중심에 관통 구멍이 형성되어 있으며, 그 관통 구멍을 통하여 봉지 수지가 충진되어 범프 접속된 부분이 봉지되는 칩 스케일 패키지(CSP ; Chip scale package) 및 그의 제조 방법에 관한 것이다.
전자 장치의 경박단소화의 추세에 맞추어 그에 실장되는 반도체 칩 패키지의 크기도 경박단소화가 추구되고 있다.
그러나, 통상적인 패키지에 있어서, 칩의 크기에 비해서 패키지 몸체의 크기가 상대적으로 더 크고, 더 두껍기 때문에 상기의 목적을 달성하기에는 곤란하다.
따라서, 상기의 목적을 달성하기 위한 한 방편으로 제안된 방법이 베어 칩(Bare Chip)만을 기판에 직접 실장하는 칩 온 보드(COB ; Chip On Board) 방식이 활발히 연구되고 있다.
그러나, COB 방식에 의해 실장된 반도체 칩은 번인 테스트(Burn-in test)와 같은 신뢰성 테스트가 완전히 진행되지 않은 상태에서 실장되기 때문에 실장 완료 후에 발견되는 칩 불량의 경우에 재작업이나 복구가 곤란한 단점을 내포하고 있다.
결국, 신뢰성을 보장할 수 있는 동시에 칩 크기에 대응하는 패키지의 개발이 요구되었다.
최근 몇몇 제조 회사에서 추진되고 있는 소위, CSP는 일반적으로 외형은 볼 그리드 어레이(BGA ; Ball Grid Array) 패키지이면서, 패키지에 대한 반도체 칩의 면적비가 80% 이상으로서 거의 베어 칩과 같은 크기임에도 불구하고, 최종 사용자에게는 노운 굿 다이(KGD ; Known Good Die)로 공급되는 동시에 종래의 표면 실장 기술(SMT ; Surface Mount Technology)을 이용할 수 있기 때문에 전자 기기의 소형, 박형화 및 다기능화를 도모할 수 있는 장점을 갖는다.
CSP에 사용되는 회로 기판은 금속 기판(Metal Substrate), 세라믹 기판(Ceramic Substrate), 인쇄 회로 기판(PCB ; Printed Circuit Substrate), 플렉시블 기판(Flexible Substrate) 및 통상적인 리드 프레임(Lead frame) 등이 있으며, 반도체 칩과 회로 기판 사이의 전기적 접속 방법은 플립 칩 본딩(Flip Chip Bonding), 탭 본딩(TAB Bonding) 및 와이어 본딩(Wire bonding) 등이 있다.
이 중에서 범프(Bump) 또는 도전성 페이스트(Conductive Paste)를 이용한 플립 칩 본딩 또는 탭 본딩 방법은, 짧은 전기적 접속 길이로 인하여 인덕턴스와 커패시턴스 및 신호 지연이 매우 작으며, 다핀의 입출력이 가능하고, 열적인 특성을 향상시킬 수 있다는 장점이 있으나, 메모리 소자와 같은 적은 입출력 핀수를 갖는 소자에서는 범프 제조 및 정렬의 어려움 등 공정의 복잡성으로 인하여 생산비가 증가하는 단점이 있다.
그리고, 통상적인 CSP를 구현하기 위해서 막대한 신규 장비의 구입 및 그 패키지의 제조에 있어서 각기 개별로 제조가 이루어지기 때문에 각 패키지의 제조 단가가 높은 단점을 내포하고 있다.
도 6은 종래 기술에 따른 CSP를 나타내는 단면도이다.
도 7은 도 6의 CSP가 제조 공정 중에서 봉지 수지가 충진되는 상태를 나타내는 단면도이다.
도 6 및 도 7을 참조하면, 종래 기술에 따른 CSP(300)는 반도체 칩(210)이 범프(214)를 이용하여 기판(220) 상에 플립 칩 본딩 방법에 의해 부착되어 있으며, 그 플립 칩 본딩된 부분을 보호하기 위하여 디스팬서(230, Dispenser)를 이용하여 액상의 봉지 수지(240)를 도포하여 반도체 칩(210)의 하부면이 봉지된 구조를 갖는다.
기판(220)의 양면에 배선 패턴층(221, 223)인 구리 패턴층이 형성되어 있으며, 그 구리 패턴층을 서로 전기적으로 연결하기 위한 전도성 구멍(224, via hole)이 기판(220)을 관통하여 형성되어 있으며, 전도성 구멍(224)의 내측면에 구리 등과 같은 전도성 물질이 도포된다.
기판(220) 상부면에 형성된 배선 패턴층(223)은 반도체 칩(210)의 하부면에 형성되어 본딩 패드(212)와 각기 대응되어 금(Au) 재질의 범프(214)에 의해 전기적으로 접속되는 전도성 패드층(223)이며, 기판(220) 하부면에 형성된 배선 패턴층(221)은 외부 접속 단자(221)이다.
여기서, 반도체 칩(210)과 기판(220) 사이의 플립 칩 본딩된 부분을 보호하기 위한 성형 공정에 대하여 좀더 상세히 설명하면, 반도체 칩(210)과 기판(220)이 범프(214) 접속된 상태에서, 디스팬서(230)가 반도체 칩(210)이 부착된 기판(220) 주변을 둘러가며 액상의 봉지 수지(240)를 도포하게 된다.
그렇게되면, 반도체 칩(210)과 기판(220) 사이의 폭이 0.1mm이하이기 때문에 반도체 칩(210) 주변에 도포된 액상의 봉지 수지(240)가 모세관 현상에 의해 반도체 칩(210)과 기판(220) 사이로 충진되고, 봉지 수지(240)의 충진이 완료되면 그 봉지 수지(240)를 경화시킴으로써, 반도체 칩(210)과 기판(220) 사이의 플립 칩 본딩된 부분이 봉지된다.
여기서, 액상의 봉지 수지(240)의 충진을 원활하게 하기 위하여 플립 칩 본딩된 부분을 예열(Pre-heating)할 필요가 있다.
이와 같은 봉지 방법을 하부 충진 봉지 방법(Underfill Encapsulation Process)이라 한다.
이와 같이 반도체 칩(210)과 기판(220)의 사이의 플립 칩 본딩된 부분을 봉지하는 이유는 플립 칩 본딩된 부분을 외부의 환경으로부터 보호할 목적도 있지만, 플립 칩 본딩된 부분의 강도를 높일 목적도 있다.
즉, 봉지 수지(240)에 의해 봉지되지 않는다면 반도체 칩(210)과 기판(220)의 열 팽창의 차이에 따라서 전체의 응력이 플립 칩 본딩된 부분에 집중되기 때문에, 그 플립 칩 본딩된 부분을 보강할 목적으로 플립 칩 본딩된 부분을 봉지하게 된다.
이와 같은 구조를 갖는 CSP는 패키지의 크기가 0.5mm 정도로 두께가 얇은 패키지를 실현할 수 있는 플립 칩 기술을 이용하고 있으나, 반도체 칩과 기판의 플립 칩 본딩된 부분을 봉지하는 방법이 반도체 칩 주변의 기판 상에 도포된 액상의 봉지 수지가 모세관 현상에 의해 플립 칩 본딩된 부분에 충진되어 봉지하는 방법을 따르기 때문에 봉지 수지를 도포하기 위해서는 반도체 칩 외측으로 충분한 영역이 확보되어야 하기 때문에 기판의 크기가 반도체 칩의 크기보다는 크게 된다.
따라서, 패키지의 표면적이 커지는 문제점이 발생된다.
또한, 예열된 상태에서 모세관 현상에 의해 액상의 봉지 수지가 플립 칩 본딩된 부분에 충진되는 속도가 종래의 트랜스퍼 몰딩 공정(Transfer Molding Process)과 같은 강제적으로 봉지 수지가 충진되는 속도와 비교한다면 봉지 수지의 충진 속도가 느리기 때문에 공정 시간이 길어 제품의 생산성면에서 분리하다.
따라서, 본 발명의 목적은 반도체 칩과 기판 사이의 플립 칩 본딩된 부분이 봉지되는 시간을 단축하여 생산성을 향상시킬 수 있으며, 반도체 칩 패키지의 크기를 줄을 수 있는 칩 스케일 패키지 및 그의 제조 방법을 제공한다.
도 1 내지 도 3은 본 발명의 실시예에 따른 칩 스케일 패키지가 제조되는 상태를 나타내는 단면도.
도 4는 본 발명의 실시예에 따른 봉지 수지 주입용 관통 구멍이 형성된 기판을 이용한 칩 스케일 패키지를 나타내는 단면도.
도 5는 본 발명의 다른 실시예에 따른 봉지 수지 주입용 관통 구멍이 형성된 기판을 이용한 칩 스케일 패키지를 나타내는 단면도.
도 6은 종래 기술에 따른 칩 스케일 패키지를 나타내는 단면도.
도 7은 도 6의 칩 스케일 패키지의 제조 공정 중에서 봉지 수지가 충진되는 상태를 나타내는 단면도.
※ 도면의 주요 부분에 대한 설명 ※
10, 110, : 반도체 칩 12, 112 : 전극 패드
14, 114 : 범프 20, 120 : 기판
21, 121 : 전도성 패드 23, 123 : 외부 접속 단자
24, 124 : 관통 구멍 26, 126 : 배선 패턴
30 : 주입기 40, 140 : 봉지 수지
230 : 디스팬서(Dispenser)
상기 목적을 달성하기 위하여, 하부면에 복수개의 본딩 패드가 형성된 반도체 칩과; 상기 본딩 패드와 각기 대응되어 전기적으로 접속된 복수개의 배선 패턴층 및 관통 구멍이 형성된 기판; 및 상기 반도체 칩 및 기판 사이의 전기적 부분을 봉지하기 위하여 상기 관통 구멍을 통해서 충진·봉지된 봉지 수지;를 포함하는 것을 특징으로 하는 칩 스케일 패키지를 제공한다.
상기 다른 목적을 달성하기 위하여, 복수개의 배선 패턴층이 형성되어 있으며, 봉지 수지 주입하기 위한 관통 구멍이 형성된 기판 및 하부면에 복수개의 본딩 패드들이 형성된 반도체 칩이 구비되는 단계; 상기 기판 상부면의 배선 패턴층에 각기 대응되어 상기 반도체 칩의 범프 접속되는 단계; 및 상기 기판 하부면의 관통 구멍을 통해서 액상의 봉지 수지를 상기 반도체 칩과 기판 사이에 충진 및 경화하는 단계를 포함하는 것을 특징으로 하는 칩 스케일 패키지 제조 방법을 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 1 내지 도 3은 본 발명의 실시예에 따른 CSP가 제조되는 상태를 나타내는 단면도.
도 4는 본 발명의 실시예에 따른 봉지 수지 주입용 관통 구멍이 형성된 기판을 이용한 CSP를 나타내는 단면도이다.
도 1 내지 도 4를 참조하면, 본 발명에 따른 기판을 이용한 CSP(100)는 반도체 칩(10)이 범프(14)를 매개체로 하여 기판(20) 상에 플립 칩 본딩 방법에 의해 부착되어 있으며, 그 플립 칩 본딩된 부분이 에폭시 계열의 봉지 수지(40)에 의해 봉지된 구조를 갖는다.
기판(40)에는 배선 패턴층(26)인 구리 패턴층이 일체형으로 형성되어 있는데, 기판(20) 상부면에 형성된 구리 패턴층(21)은 반도체 칩(10)의 하부면에 형성된 본딩 패드(12)와 각기 대응되어 금 재질의 범프(14)에 의해 전기적으로 연결되는 전도성 패드층(21)이며, 기판(20) 하부면에 형성된 구리 패턴층(23)은 외부 접속 단자(23)이며, 전도성 패드(21)와 외부 접속 단자(23)를 각기 연결하는 구리 패턴층은 기판(20)의 네 개의 외측면에 형성되어 있다.
그리고, 범프(14) 접속된 부분에 봉지 수지(40)를 주입하기 위한 주입구(24)가 기판(20)의 중심을 관통하여 형성되어 있다.
그 주입구(24)를 통해서 액상의 봉지 수지(40)가 들어 있는 주입기(30)를 이용하여 플립 칩 본딩된 부분이 봉지된 구조를 갖는다.
여기서, 본 발명에 따른 CSP(100)가 제조되는 단계를 설명하면, 하부면에 복수개의 본딩 패드(12)가 형성되어 있으며, 그 본딩 패드(12)에 각기 기판(20) 접속용 금 재질의 범프(14)가 형성된 반도체 칩(10)과, 중심에 봉지 수지 주입구(24)가 형성되어 있으며, 상기 반도체 칩의 본딩 패드(12)에 각기 대응되게 배선 패턴들(26)이 형성된 기판(20)이 구비된다.
여기서, 반도체 칩의 본딩 패드(12) 상에 형성된 범프(14)와 그들(14)에 각기 대응되는 기판(20) 상부면의 전도성 패드(21)가 플립 칩 본딩 방법에 의해 전기적으로 접속된다.
그리고, 반도체 칩(10)이 실장된 반대면인 기판(20) 하부면 상의 주입구(24)에 주입기(30)의 주입관을 연결시킨다.
여기서, 주입기(30)는 봉지 수지(40)를 담고 있으며, 말단부인 주입관이 기판의 주입구(24)와 연결되는 몸체부(34)와, 그 봉지 수지(40)를 몸체부(34)의 주입관의 외부로 밀어내기 위한 피스톤과 같은 가압 수단(32)을 갖는다.
그리고, 주입기(30) 내의 봉지 수지(40)를 피스톤(32)이 밀어 주입구(24)를 통하여 반도체 칩(10)과 기판(20)의 플립 칩 본딩된 부분에 충진된다.
여기서의 봉지 수지(40)의 충진 방향은 반도체 칩(10)의 중심에서 반도체 칩(10)의 외측으로 강제적으로 충진되며, 반도체 칩(10)의 하부면이 고정단과 같은 고정 수단(50)에 의해 고정된 상태에서 봉지 수지(40)를 주입하게 된다..
물론, 액상의 봉지 수지(40)의 충진을 원활하게 하기 위하여 범프(14) 접속된 부분을 미리 예열 시킬 필요가 있다.
도 5는 본 발명의 다른 실시예에 따른 봉지 수지 주입용 관통 구멍이 형성된 기판을 이용한 CSP를 나타내는 단면도이다.
도 5를 참조하면, 종래에는 봉지 수지를 도포하기 위해서 기판에 실장된 반도체 칩 외측으로 충분한 영역이 확보되어야 하기 때문에 기판의 크기가 반도체 칩의 크기보다는 커야 했지만, 본 발명에서는 반도체 칩(110)이 실장된 기판(120)의 반대면에서 봉지 수지(140)를 주입하기 때문에 기판(120)의 크기가 반도체 칩(110)의 크기보다 크지 않아도 무방하다.
즉, 도 4에서는 반도체 칩(10) 외측에 기판(20)의 일부분이 노출되어 있지만, 도 5에서는 반도체 칩(110) 하부면 내에 기판(120)이 위치하게 된다.
하지만, 반도체 칩(110)과 기판(120)의 범프(114) 접속을 위한 공간은 확보되어야 한다.
그리고, 종래에는 봉지 수지를 도포하기 위해서는 실장된 칩 외측으로 충분한 영역이 확보되어야 그곳에 봉지 수지를 도포하여 범프 접속된 부분을 봉지할 수 있었지만, 본 발명에서는 기판에 형성된 주입구를 통해서 봉지 수지를 주입하므로 성형 공정에서 반도체 칩 크기에 대비하여 기판의 크기가 제한을 받지 않고 봉지 수지를 도포할 수 있기 때문에 패키지의 크기를 박형화하는 추세를 고려한다면 기판의 크기가 반도체 칩의 크기보다는 크지 않는 것이 바람직하다.
또한, 봉지 수지의 도포 방법으로 하부 충진 방식을 이용하는 제품에 있어서는 기판에 관통 구멍을 형성하여, 그 관통 구멍을 통해서 봉지 수지를 주입하는 방법의 이용이 가능하다.
따라서, 본 발명의 의한 구조를 따르면, 반도체 칩이 실장되는 기판의 크기가 반도체 칩의 크기에 비하여 축소되기 때문에 칩 스케일 패키지가 차지하는 면적이 줄어 있는 이점(利點)이 있다.
그리고, 봉지 수지의 도포 방법이 주입기를 이용하여 강제적으로 주입하기 때문에 봉지 수지를 도포하는 시간이 단축되어 제품의 생산성이 향상되는 이점이 있다.

Claims (12)

  1. 하부면에 복수개의 본딩 패드가 형성된 반도체 칩과;
    상기 본딩 패드와 각기 대응되어 전기적으로 접속된 복수개의 배선 패턴층 및 관통 구멍이 형성된 기판; 및
    상기 반도체 칩 및 기판 사이의 전기적 부분을 봉지하기 위하여 상기 관통 구멍을 통해서 충진·봉지된 봉지 수지를 포함하는 것을 특징으로 하는 칩 스케일 패키지.
  2. 제 1항에 있어서, 상기 관통 구멍이 상기 기판의 중심 부분에 형성된 것을 특징으로 하는 칩 스케일 패키지.
  3. 제 1항에 있어서, 상기 기판에 형성된 배선 패턴층은 상기 기판 상부면에 형성되며, 상기 반도체 칩의 본딩 패드와 각기 범프 접속되는 전도성 패드와, 상기 기판 하부면에 형성된 외부 접속 단자 및 상기 기판의 외측면에 형성되어 있으며, 상기 전도성 패드와 외부 접속 단자를 일체로 연결하는 부분을 포함하는 특징으로 하는 칩 스케일 패키지.
  4. 제 1항에 있어서, 상기 반도체 칩이 실장되는 부분 외측의 기판 부분이 적어도 상기 반도체 칩의 하부면 안쪽에 있는 것을 특징으로 하는 칩 스케일 패키지.
  5. 제 4항에 있어서, 상기 봉지 수지가 상기 반도체 칩의 하부면까지 충진·봉지된 것을 특징으로 칩 스케일 패키지.
  6. 복수개의 배선 패턴층이 형성되어 있으며, 봉지 수지를 주입하기 위한 관통 구멍이 형성된 기판 및 하부면에 복수개의 본딩 패드들이 형성된 반도체 칩이 구비되는 단계;
    상기 기판 상부면의 배선 패턴층에 각기 대응되어 상기 반도체 칩이 범프 접속되는 단계; 및
    상기 기판 하부면의 관통 구멍을 통해서 액상의 봉지 수지를 상기 반도체 칩과 기판 사이에 충진 및 경화하는 단계를 포함하는 것을 특징으로 하는 칩 스케일 패키지 제조 방법.
  7. 제 5항에 있어서, 상기 관통 구멍이 상기 기판의 중심 부분에 형성된 것을 특징으로 하는 칩 스케일 패키지 제조 방법.
  8. 제 5항에 있어서, 상기 반도체 칩이 실장된 기판이 상기 반도체 칩의 외측으로 노출된 것을 특징으로 하는 칩 스케일 패키지 제조 방법.
  9. 제 8항에 있어서, 상기 봉지 수지가 상기 반도체 칩의 외측면까지 충진·봉지된 것을 특징으로 하는 칩 스케일 패키지 제조 방법.
  10. 제 5항에 있어서, 상기 반도체 칩이 실장되는 부분 외측의 기판 부분이 적어도 상기 반도체 칩의 하부면의 안쪽에 있는 것을 특징으로 하는 칩 스케일 패키지 제조 방법.
  11. 제 10항에 있어서, 상기 봉지 수지가 상기 반도체 칩의 하부면까지 충진·봉지된 것을 특징으로 칩 스케일 패키지 제조 방법.
  12. 제 5항 내지 제 11항의 어느 한 항에 있어서, 상기 봉지 수지가 들어 있는 주입기를 이용하여 상기 봉지 수지를 상기 관통 구멍을 통하여 충진되는 것을 특징으로 하는 칩 스케일 패키지 제조 방법.
KR1019960062632A 1996-12-06 1996-12-06 칩 스케일 패키지 및 그의 제조 방법 KR100199851B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960062632A KR100199851B1 (ko) 1996-12-06 1996-12-06 칩 스케일 패키지 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960062632A KR100199851B1 (ko) 1996-12-06 1996-12-06 칩 스케일 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR19980044539A KR19980044539A (ko) 1998-09-05
KR100199851B1 true KR100199851B1 (ko) 1999-06-15

Family

ID=19486292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960062632A KR100199851B1 (ko) 1996-12-06 1996-12-06 칩 스케일 패키지 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100199851B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000036301A (ko) * 1999-11-17 2000-07-05 배영하 홀 플러깅 랜드 인쇄회로기판 및 그 제조방법
US9490190B2 (en) 2012-09-21 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US8796829B2 (en) 2012-09-21 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure

Also Published As

Publication number Publication date
KR19980044539A (ko) 1998-09-05

Similar Documents

Publication Publication Date Title
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
KR100256293B1 (ko) 반도체장치 및 그 제조방법
US6338985B1 (en) Making chip size semiconductor packages
US6472732B1 (en) BGA package and method for fabricating the same
US6573592B2 (en) Semiconductor die packages with standard ball grid array footprint and method for assembling the same
US6313521B1 (en) Semiconductor device and method of manufacturing the same
US6521997B1 (en) Chip carrier for accommodating passive component
US6326700B1 (en) Low profile semiconductor package and process for making the same
KR20010062512A (ko) 멀티 플립칩 반도체 어셈블리
JP2011238964A (ja) 半導体パッケージおよびこの製造方法
KR19980070074A (ko) 반도체 장치의 제조방법
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
US20080174978A1 (en) Electronic component built-in substrate and method of manufacturing electronic component built-in substrate
US7276800B2 (en) Carrying structure of electronic components
KR20000050486A (ko) 볼 그리드 어레이 반도체 패키지의 인캡슐레이션 방법
KR100199851B1 (ko) 칩 스케일 패키지 및 그의 제조 방법
KR100510518B1 (ko) 반도체 장치 및 반도체 장치의 패키지 방법
JPH08250835A (ja) 金属バンプを有するｌｓｉパッケージの実装方法
KR20010063682A (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JP2899956B2 (ja) 半導体装置及びその製造方法
EP1848029A1 (en) Carrying structure of electronic components
KR20120062434A (ko) 반도체 패키지 및 그 제조방법
JP2002176069A (ja) 電気的接続端子の構造とその製造方法
KR100665288B1 (ko) 플립칩 패키지 제조방법
KR20040056437A (ko) 적층형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee