JP2002176069A - 電気的接続端子の構造とその製造方法 - Google Patents

電気的接続端子の構造とその製造方法

Info

Publication number
JP2002176069A
JP2002176069A JP2000370980A JP2000370980A JP2002176069A JP 2002176069 A JP2002176069 A JP 2002176069A JP 2000370980 A JP2000370980 A JP 2000370980A JP 2000370980 A JP2000370980 A JP 2000370980A JP 2002176069 A JP2002176069 A JP 2002176069A
Authority
JP
Japan
Prior art keywords
electronic device
electrical connection
connection terminal
electrode
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000370980A
Other languages
English (en)
Inventor
Yoichiro Kurita
洋一郎 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000370980A priority Critical patent/JP2002176069A/ja
Priority to US10/002,198 priority patent/US6740811B2/en
Publication of JP2002176069A publication Critical patent/JP2002176069A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W8/00—Network data management
    • H04W8/18—Processing of user or subscriber data, e.g. subscribed services, user preferences or user profiles; Transfer of user or subscriber data
    • H04W8/20—Transfer of user or subscriber data
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体装置と実装基板間の熱膨張係数の差に
より発生する応力を吸収することにより、接続信頼性に
優れた電気的接続構造とその製造方法を提供する。 【解決手段】 電子装置１上に配設され、かつ電子装置
１と電極２とを電気的に接続するように少なくとも一部
分が導体より成る突起状または線状の接続体３を有し、
電子装置１上に、電極２と少なくとも一部分において接
触あるいは接続されるように支持体４を設けた電気的接
続端子の構造とその製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子装置に用いら
れる接続信頼性に優れた電気的接続構造に関する。
【０００２】
【従来の技術】図３（ａ）〜（ｄ）は、従来のフリップ
チップ型半導体装置を配線基板に実装した際の接続構造
を、実装前と実装・温度サイクル試験後とに分けて示し
た図である。特に、図３では、それぞれの構造において
温度サイクル試験時の熱応力が接合部分に及ぼす影響が
模式的に示されている。
【０００３】Ｃ４と呼ばれるフリップチップ接合構造の
基本形（図３（ａ）参照）では、電子装置３１上に設け
られたはんだボール３２を溶融し、配線基板３３のパッ
ド３４に接合させる。
【０００４】一般的には、この後、アンダーフィルと呼
ばれる工程で電子装置３１と実装基板３３の間に樹脂注
入、硬化を行う。これを行わない場合は、実装後の温度
サイクルによる熱応力が接合部に集中、破壊されること
により接合信頼性が大幅に低下してしまう。
【０００５】しかしながら、アンダーフィル工程の追加
はそのままコスト・工数の増加につながってしまう上、
組立半導体素子の高集積化に伴う外部端子であるはんだ
ボール３２のピッチの縮小は、樹脂注入自体を次第に困
難なものにしている。
【０００６】そこで、このような問題点を解決するた
め、従来のはんだボール接合に変わる各種の構造が提
案、検討されている。
【０００７】最も一般的な方法はインターポーザ３５と
呼ばれるシート状の緩衝層を電子装置３１とはんだボー
ル３２の間に形成し、この部分で応力を吸収するもので
ある（図３（ｂ）参照）。
【０００８】電子装置３１とはんだボール３２間の電気
的な接続は、ＴＡＢテープのインナーリードや、ワイヤ
で接続することにより行われる。
【０００９】また、電子装置３１上にＣｕなどを素材と
するポスト３６を形成し、この頂部にはんだボール３２
を形成する構造も提案されている（図３（ｃ）参照）。
この場合、ポスト３６は、はんだボール３２を保持する
ためにある程度の太さと、かつ応力を吸収させるために
ある程度の高さが必要とされる。
【００１０】さらに、はんだボール３２を用いない高実
装信頼性を目的とした端子構造としては、導体ワイヤ３
７を用いたスプリング構造が挙げられる（図３（ｄ）参
照）。
【００１１】この場合、ワイヤ３７単体では強度が十分
ではないため、ワイヤ３７表面にメッキを行い、適度な
弾性力を持たせることが必要になる。
【００１２】次に、上述の従来構造の問題点について以
下に述べる。
【００１３】インターポーザ層３５を用いる場合（図３
（ｂ））は、電子装置３１とはんだボール３２を形成す
るパッド３４の間をワイヤ等により接続することが必要
になるため、端子密度の高いフリップチップ等には適用
が困難である。
【００１４】また、インターポーザ層３５に用いられる
材料自体の熱膨張によりこの接続部が破壊されるという
問題も生じる。
【００１５】ポスト３６上にはんだボール３２を形成す
る構造（図３（ｃ））においては、ハンドリングやテス
ティングのために、はんだボール３２を機械的に保持す
るためにはポスト３６を太く、かつ低く形成しなければ
ならず、逆に実装信頼性を考慮して応力を吸収させやす
くするためにはポスト３６を細く、かつ高くする必要が
あるため、相反する特性を両立させることが困難であっ
た。
【００１６】また、スプリング構造（図３（ｄ））で
は、はんだボール端子特有の、実装位置ずれに対するセ
ルフアライメント性や、端子高さのコプラナリティばら
つきに対する許容度の高さがないため、エリアアレイ端
子の多ピンデバイスを高歩留まりで容易に実装できるＢ
ＧＡのメリットが得られない。
【００１７】
【発明が解決しようとする課題】そこで、本発明は、上
記従来技術の問題点に鑑みて成されたものであり、その
目的とするところは、半導体装置と実装基板間の熱膨張
係数の差により発生する応力を吸収することにより、接
続信頼性に優れた電気的接続構造とその製造方法を提供
することにある。
【００１８】
【課題を解決するための手段】本発明による電気的接続
端子の構造では、電子装置に用いられる電気的接続端子
の構造において、外部端子用の電極と、上記電子装置上
に配設され、かつ上記電子装置と上記電極とを電気的に
接続するように少なくとも一部分が導体より成る突起状
または線状の接続体と、上記電極と少なくとも一部分に
おいて接触あるいは接続されるように上記電子装置に設
けられた支持体とを有する。
【００１９】また、本発明による電気的接続端子の構造
では、電子装置に用いられる電気的接続端子の構造にお
いて、外部端子用の電極と、上記電子装置上に配設さ
れ、かつ上記電子装置と上記電極とを電気的に接続する
ように少なくとも一部分が導体より成る突起状または線
状の接続体と、上記接続体が機械的応力により変形した
際に、上記電極が接触するように上記電子装置に設けら
れた支持体とを有する。
【００２０】さらに、本発明による電気的接続端子の製
造方法では、電子装置に用いられる電気的接続端子の製
造方法において、上記電子装置上に、少なくとも一部分
が導体より成る突起状または線状の接続体を形成し、こ
の接続体上に、外部端子用の電極を形成し、上記電子装
置上に、上記電極と少なくとも一部分において接触ある
いは接続されるように支持体を形成する。
【００２１】また、本発明による電気的接続端子の製造
方法では、電子装置に用いられる電気的接続端子の製造
方法において、上記電子装置上に、少なくとも一部分が
導体より成る突起状または線状の接続体を形成し、この
接続体上に、外部端子用の電極を形成し、上記電子装置
上に、上記接続体が機械的応力により変形した際に上記
電極が接触するように支持体を形成する。
【００２２】ここで、前記電極は、はんだボールである
ことが望ましい。
【００２３】また、前記電極が、少なくとも表面の一部
にはんだがコーティングされているボールであっても良
い。
【００２４】また、前記電極が、表面にはんだがコーテ
ィングされており中心核が前記はんだよりも融点の高い
1種類または複数の種類の導体で構成されているボール
であっても良い。
【００２５】あるいは、前記電極が、表面にはんだがコ
ーティングされており内部が外殻を導体で覆った絶縁体
核により構成されているボールであっても良い。
【００２６】また、前記接続体は、電子装置上に配設さ
れた導体ポストであることが好ましい。
【００２７】また、前記接続体が、電子装置上にメッキ
法を用いて形成された導体ポストであっても良い。
【００２８】また、前記接続体が、あらかじめ電子装置
とは別に形成された導体ポストを電子装置上に接続する
ことにより構成されても良い。
【００２９】また、前記接続体が、金属膜のエッチング
により形成された導体ポストであっても良い。
【００３０】あるいは、前記接続体が、ワイヤーボンデ
ィング法を用いて形成された導体ポストであっても良
い。
【００３１】また、前記接続体が、表面に絶縁体の被覆
を施した金属ワイヤーを用いて形成されたポストであっ
ても良い。
【００３２】また、前記接続体が、少なくともその一部
がはんだにより構成される導体バンプであっても良い。
【００３３】あるいは、前記接続体が、絶縁体ポストの
中心に形成された孔をめっき法により導体で充填したも
のであっても良い。
【００３４】さらに、前記支持体は、好ましくは、フォ
トリソグラフィー法により成形された絶縁体である。
【００３５】また、前記支持体は、トランスファーモー
ルド法により成形された樹脂であっても良い。
【００３６】また、前記支持体が、トランスファーモー
ルド法により形成された樹脂をレーザ加工、ウェットエ
ッチング法、あるいはドライエッチング法により成形し
たものであっても良い。
【００３７】あるいは、前記支持体が、あらかじめ接続
体に相当する部分に貫通孔を形成した絶縁体板を、電子
装置に貼り付けたものであっても良い。
【００３８】また、前記支持体が、電子装置に貼り付け
た絶縁体板をレーザ加工、ウェットエッチング法、ある
いはドライエッチング法により成形したものであっても
良い。
【００３９】また、前記電子装置は、前記電極を介して
配線基板に実装されるようになっている。
【００４０】
【発明の実施の形態】図１は本発明の実施の形態を示す
断面図である。
【００４１】ＬＳＩ等の電子装置１（図２参照）の外部
電極２（はんだボール等）が、電子装置１上に形成され
た接続体（Ｃｕポストのような導体ポスト）３の頂部に
接続されている。
【００４２】接続体３は、電子装置１を配線基板５（図
２参照）に実装した際に、両者の熱膨張係数の違いによ
り発生する応力を吸収して変形することで、電気的接続
部が破壊することを防ぐ構造になっている。
【００４３】また、外部電極（はんだボール）２の周囲
には支持体４が形成され、電子装置１の電気的選別工程
等において、コンタクトピンが外部電極（はんだボー
ル）２に接触する力によって、接続体（導体ポスト）３
が過度の変形することを防ぐなど、外部電極（はんだボ
ール）２の位置をある程度の範囲内に保持する役割を果
たしている。
【００４４】同時に、支持体４自体もある程度の弾性的
な変形が可能になっており、外部電極（はんだボール）
２に対して局所的な応力の集中が発生しないようになっ
ている。
【００４５】すなわち、この構造では、従来例に示すよ
うな応力吸収を目的としたインターポーザ層や導体ポス
トなど一体化していた電極支持構造を、柔軟に変形しや
すい形状の導体ポストと支持体に分割することにより、
熱応力に対する接続信頼性とハンドリングやテスティン
グに際して必要となるはんだボール端子の機械的保持性
を同時に確保したものであるといえる。
【００４６】ここでいう電子装置１は、いわゆるフリッ
プチップと呼ばれるＬＳＩチップ単体に限らず、各種半
導体パッケージ、例えば、ＬＳＩチップの電極からさら
に再配線層を形成した上で新たに電極を設けたような構
成、いわゆるウェハレベルパッケージング技術を用いた
チップスケールパッケージであっても良い。
【００４７】また、接続体（導体ポスト）３はかならず
しも全て導体により形成されている必要はなく、例え
ば、絶縁樹脂バンプの表面を導体でコーティングしたよ
うなものや、金属ワイヤを用いたものであってもかまわ
ない。
【００４８】より具体的には、接続体３は、電子装置１
上に配設された導体ポストであることが好ましいが、電
子装置１上にメッキ法を用いて形成された導体ポストで
あっても良い。
【００４９】また、接続体３は、あらかじめ電子装置１
とは別に形成された導体ポストを電子装置１上に接続す
ることにより構成しても良いし、金属膜のエッチングに
より形成された導体ポストであっても良い。
【００５０】あるいは、接続体３は、ワイヤーボンディ
ング法を用いて形成された導体ポストであっても良い
し、表面に絶縁体の被覆を施した金属ワイヤーを用いて
形成されたポストであっも良い。
【００５１】また、接続体３は、少なくともその一部が
はんだにより構成される導体バンプであっても良いし、
絶縁体ポストの中心に形成された孔をめっき法により導
体で充填したものであっても良い。
【００５２】つまり、電子装置１と配線基板５との間
を、外部電極（はんだボール）２を介して電気的に接続
を行いかつ応力に対して柔軟に変形が可能であれば、構
造、材料及び寸法は問わない。
【００５３】さらに、ここでは外部電極２としてはんだ
ボールが用いられているが、接合がはんだ溶融による接
合を用いるものであれば、構造及び材料等は問わず、例
えば、Ｃｕのコアを持ち、表面にはんだコーティングさ
れたようなものであっても良い。
【００５４】あるいは、前記導体ポストと一体化してお
り表面にはんだがコーティングされたようなものであっ
てもかまわない。
【００５５】場合によっては、実装基板（配線基板）５
側にはんだを供給し、電子装置１側の電極にははんだを
用いていない構造というものも考えられる。
【００５６】より具体的には、外部電極２は、はんだボ
ールであることが望ましいが、外部電極２は、少なくと
も表面の一部にはんだがコーティングされているボール
であっても良い。
【００５７】また、外部電極２は、表面にはんだがコー
ティングされており中心核が前記はんだよりも融点の高
い1種類または複数の種類の導体で構成されているボー
ルであっても良いし、表面にはんだがコーティングされ
ており内部が外殻を導体で覆った絶縁体核により構成さ
れているボールであっても良い。
【００５８】支持体４に関しても、外部電極（はんだボ
ール）２の周囲がすべて囲まれている必要はなく、例え
ば、４方向にそれぞれ絶縁体のポストが配設されている
構成でも良い。
【００５９】また、外部電極（はんだボール）２と支持
体４は応力がかかっていない状態で接触していなくても
良く、場合によっては、外部電極（はんだボール）２の
保持強度を向上させるために、支持体４の少なくとも一
部を導体で形成し、この部分と外部電極（はんだボー
ル）２を接続してあるような構造でも良い。
【００６０】また、支持体４は、フォトリソグラフィー
法により成形された絶縁体であっても良いし、トランス
ファーモールド法により成形された樹脂であっても良い
し、トランスファーモールド法によ形成された樹脂をレ
ーザ加工、ウェットエッチング法、あるいはドライエッ
チング法により成形したものであっても良い。
【００６１】あるいは、支持体４は、あらかじめ接続体
に相当する部分に貫通孔を形成した絶縁体板を、電子装
置１に貼り付けたものであっても良いし、電子装置１に
貼り付けた絶縁体板をレーザ加工、ウェットエッチング
法、あるいはドライエッチング法により成形したもので
あっても良い。
【００６２】次に、図２（ａ）に、本発明の電気的接続
端子を持つ半導体装置を配線基板に実装した状態の断面
図を示す。また、図２（ｂ）は、本発明の半導体装置の
接続構造を、実装前と実装・温度サイクル試験後とに分
けて示した図である。特に、図２（ｂ）には、温度サイ
クル試験時の熱応力が接合部分に及ぼす影響が模式的に
示されている。
【００６３】一般に、フリップチップ型半導体装置で
は、実装後の温度サイクル試験時に繰り返し発生する熱
膨張、収縮による応力がはんだ接合部にかかり、破壊し
てしまう。
【００６４】これを防ぐために、接合部をアンダーフィ
ルと呼ばれる方法により樹脂封止することが必要になる
が、これには工数の増加と、それに伴うコスト上昇が避
けられなかった。
【００６５】本発明の実施態様による構造では、外部電
極（はんだボール）２を保持する構造体が、接続体（導
体ポスト）３と支持体４に分割されており、それぞれが
変形しやすい形状になっている。
【００６６】このため、この部分で、電子装置（チッ
プ）１と配線基板５の熱膨張係数の違いにより発生する
応力の吸収が可能で、上記アンダーフィルが不要とな
り、アンダーフィル工程による工数、コストの増加を防
ぐことが可能である。
【００６７】本発明は、はんだ等を用いて電子装置１を
配線基板５に実装した場合に、両者の熱膨張係数のミス
マッチに起因して発生する応力が接合部分を破壊するこ
とを防ぐために、電子装置１上の外部電極２を保持する
部分を複数に分割して変形しやすくすることで、応力を
吸収させると同時に、電極部分の機械的保持性をも同時
に確保する。
【００６８】ここで、本願明細書の開示の範囲および精
神を逸脱することなく、上述の構造、製法に対しさまざ
まな修正を加えることが可能であることは言うまでもな
い。
【００６９】
【発明の効果】本発明によれば、外部電極（はんだボー
ル）と半導体装置の間を変形可能なポストで接続するこ
とにより、半導体装置と実装基板間の熱膨張係数の差に
より発生する応力を吸収できる。
【００７０】また、外部電極（はんだボール）を支える
支持体を設けることにより、ポストを柔軟に変形可能と
するために細くした場合でも、外部電極（はんだボー
ル）の機械的保持性を確保できる。
【００７１】従って、本発明による構造を用いることに
より、接続信頼性に優れた電気的接続端子と、これを用
いた実装信頼性が高い電子装置が提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す断面図である。
【図２】（ａ）は、本発明の電気的接続端子を持つ半導
体装置を配線基板に実装した状態の断面図を示す図であ
り、（ｂ）は、本発明の半導体装置の接続構造を、実装
前と実装・温度サイクル試験後とに分けて示した図であ
る。
【図３】従来の半導体装置の接続構造を、実装前と実装
・温度サイクル試験後とに分けて示した図である。
【符号の説明】
１ 電子装置 ２ 外部電極 ３ 接続体 ４ 支持体 ５ 配線基板

Claims (40)

    【特許請求の範囲】
  1. 【請求項１】 電子装置に用いられる電気的接続端子の
    構造において、 外部端子用の電極と、 上記電子装置上に配設され、かつ上記電子装置と上記電
    極とを電気的に接続するように少なくとも一部分が導体
    より成る突起状または線状の接続体と、 上記電極と少なくとも一部分において接触あるいは接続
    されるように上記電子装置に設けられた支持体とを有す
    ることを特徴とする電気的接続端子の構造。
  2. 【請求項２】 電子装置に用いられる電気的接続端子の
    構造において、 外部端子用の電極と、 上記電子装置上に配設され、かつ上記電子装置と上記電
    極とを電気的に接続するように少なくとも一部分が導体
    より成る突起状または線状の接続体と、 上記接続体が機械的応力により変形した際に、上記電極
    が接触するように上記電子装置に設けられた支持体とを
    有することを特徴とする電気的接続端子の構造。
  3. 【請求項３】 前記電極がはんだボールであることを特
    徴とする請求項１又は２に記載の電気的接続端子の構
    造。
  4. 【請求項４】 前記電極が、少なくとも表面の一部には
    んだがコーティングされているボールであることを特徴
    とする請求項１又は２に記載の電気的接続端子の構造。
  5. 【請求項５】 前記電極が、表面にはんだがコーティン
    グされており中心核が前記はんだよりも融点の高い1種
    類または複数の種類の導体で構成されているボールであ
    ることを特徴とする請求項１又は２に記載の電気的接続
    端子の構造。
  6. 【請求項６】 前記電極が、表面にはんだがコーティン
    グされており内部が外殻を導体で覆った絶縁体核により
    構成されているボールであることを特徴とする請求項１
    又は２に記載の電気的接続端子の構造。
  7. 【請求項７】 前記接続体が、電子装置上に配設された
    導体ポストであることを特徴とする請求項１又は２に記
    載の電気的接続端子の構造。
  8. 【請求項８】 前記接続体が、電子装置上にメッキ法を
    用いて形成された導体ポストであることを特徴とする請
    求項１又は２に記載の電気的接続端子の構造。
  9. 【請求項９】 前記接続体が、あらかじめ電子装置とは
    別に形成された導体ポストを電子装置上に接続すること
    により構成されることを特徴とする請求項１又は２に記
    載の電気的接続端子の構造。
  10. 【請求項１０】 前記接続体が、金属膜のエッチングに
    より形成された導体ポストであることを特徴とする請求
    項１又は２に記載の電気的接続端子の構造。
  11. 【請求項１１】 前記接続体が、ワイヤーボンディング
    法を用いて形成された導体ポストであることを特徴とす
    る請求項１又は２に記載の電気的接続端子の構造。
  12. 【請求項１２】 前記接続体が、表面に絶縁体の被覆を
    施した金属ワイヤーを用いて形成されたポストであるこ
    とを特徴とする請求項１又は２に記載の電気的接続端子
    の構造。
  13. 【請求項１３】 前記接続体が、少なくともその一部が
    はんだにより構成される導体バンプであることを特徴と
    する請求項１又は２に記載の電気的接続端子の構造。
  14. 【請求項１４】 前記接続体が、絶縁体ポストの中心に
    形成された孔をめっき法により導体で充填したものであ
    ることを特徴とする請求項１又は２に記載の電気的接続
    端子の構造。
  15. 【請求項１５】 前記支持体が、フォトリソグラフィー
    法により成形された絶縁体であることを特徴とする請求
    項１又は２に記載の電気的接続端子の構造。
  16. 【請求項１６】 前記支持体が、トランスファーモール
    ド法により成形された樹脂であることを特徴とする請求
    項１又は２に記載の電気的接続端子の構造。
  17. 【請求項１７】 前記支持体が、トランスファーモール
    ド法により形成された樹脂をレーザ加工、ウェットエッ
    チング法、あるいはドライエッチング法により成形した
    ものであることを特徴とする請求項１又は２に記載の電
    気的接続端子の構造。
  18. 【請求項１８】 前記支持体が、あらかじめ接続体に相
    当する部分に貫通孔を形成した絶縁体板を、電子装置に
    貼り付けたものであることを特徴とする請求項１又は２
    に記載の電気的接続端子の構造。
  19. 【請求項１９】 前記支持体が、電子装置に貼り付けた
    絶縁体板をレーザ加工、ウェットエッチング法、あるい
    はドライエッチング法により成形したものであることを
    特徴とする請求項１又は２に記載の電気的接続端子の構
    造。
  20. 【請求項２０】 前記電子装置は、前記電極を介して配
    線基板に実装されることを特徴とする請求項１又は２に
    記載の電気的接続端子の構造。
  21. 【請求項２１】 電子装置に用いられる電気的接続端子
    の製造方法において、 上記電子装置上に、少なくとも一部分が導体より成る突
    起状または線状の接続体を形成し、 この接続体上に、外部端子用の電極を形成し、 上記電子装置上に、上記電極と少なくとも一部分におい
    て接触あるいは接続されるように支持体を形成すること
    を特徴とする電気的接続端子の製造方法。
  22. 【請求項２２】 電子装置に用いられる電気的接続端子
    の製造方法において、 上記電子装置上に、少なくとも一部分が導体より成る突
    起状または線状の接続体を形成し、 この接続体上に、外部端子用の電極を形成し、 上記電子装置上に、上記接続体が機械的応力により変形
    した際に上記電極が接触するように支持体を形成するこ
    とを特徴とする電気的接続端子の製造方法。
  23. 【請求項２３】 前記電極がはんだボールにより形成さ
    れていることを特徴とする請求項２１又は２２に記載の
    電気的接続端子の製造方法。
  24. 【請求項２４】 前記電極が、少なくとも表面の一部に
    はんだがコーティングされているボールにより形成され
    ていることを特徴とする請求項２１又は２２に記載の電
    気的接続端子の製造方法。
  25. 【請求項２５】 前記電極が、表面にはんだがコーティ
    ングされており中心核が前記はんだよりも融点の高い1
    種類または複数の種類の導体で構成されているボールに
    より形成されていることを特徴とする請求項２１又は２
    ２に記載の電気的接続端子の製造方法。
  26. 【請求項２６】 前記電極が、表面にはんだがコーティ
    ングされており内部が外殻を導体で覆った絶縁体核によ
    り構成されているボールにより形成されていることを特
    徴とする請求項２１又は２２に記載の電気的接続端子の
    製造方法。
  27. 【請求項２７】 前記接続体が、電子装置上に配設され
    た導体ポストにより形成されていることを特徴とする請
    求項２１又は２２に記載の電気的接続端子の製造方法。
  28. 【請求項２８】 前記接続体が、導体ポストとして電子
    装置上にメッキ法を用いて形成されていることを特徴と
    する請求項２１又は２２に記載の電気的接続端子の製造
    方法。
  29. 【請求項２９】 前記接続体が、あらかじめ電子装置と
    は別に形成された導体ポストを電子装置上に接続するこ
    とにより形成されていることを特徴とする請求項２１又
    は２２に記載の電気的接続端子の製造方法。
  30. 【請求項３０】 前記接続体が、導体ポストとして金属
    膜のエッチングにより形成されていることを特徴とする
    請求項２１又は２２に記載の電気的接続端子の製造方
    法。
  31. 【請求項３１】 前記接続体が、導体ポストとしてワイ
    ヤーボンディング法を用いて形成されていることを特徴
    とする請求項２１又は２２に記載の電気的接続端子の製
    造方法。
  32. 【請求項３２】 前記接続体が、ポストとして表面に絶
    縁体の被覆を施した金属ワイヤーを用いて形成されてい
    ることを特徴とする請求項２１又は２２に記載の電気的
    接続端子の製造方法。
  33. 【請求項３３】 前記接続体が、少なくともその一部が
    はんだにより構成される導体バンプにより形成されてい
    ることを特徴とする請求項２１又は２２に記載の電気的
    接続端子の製造方法。
  34. 【請求項３４】 前記接続体が、絶縁体ポストの中心に
    形成された孔をめっき法により導体で充填することによ
    り形成されることを特徴とする請求項２１又は２２に記
    載の電気的接続端子の製造方法。
  35. 【請求項３５】 前記支持体が、絶縁体としてフォトリ
    ソグラフィー法により形成されることを特徴とする請求
    項２１又は２２に記載の電気的接続端子の製造方法。
  36. 【請求項３６】 前記支持体が、樹脂としてトランスフ
    ァーモールド法により形成されることを特徴とする請求
    項２１又は２２に記載の電気的接続端子の製造方法。
  37. 【請求項３７】 前記支持体が、トランスファーモール
    ド法により形成された樹脂に対して、レーザ加工、ウェ
    ットエッチング法、あるいはドライエッチング法を実施
    することにより形成されることを特徴とする請求項２１
    又は２２に記載の電気的接続端子の製造方法。
  38. 【請求項３８】 前記支持体が、あらかじめ接続体に相
    当する部分に貫通孔を形成した絶縁体板を、電子装置に
    貼り付けることにより形成されることを特徴とする請求
    項２１又は２２に記載の電気的接続端子の製造方法。
  39. 【請求項３９】 前記支持体が、電子装置に貼り付けた
    絶縁体板に対して、レーザ加工、ウェットエッチング
    法、あるいはドライエッチング法を実施することにより
    形成されることを特徴とする請求項２１又は２２に記載
    の電気的接続端子の製造方法。
  40. 【請求項４０】 前記電子装置は、前記電極を介して配
    線基板に実装されることを特徴とする請求項２１又は２
    ２に記載の電気的接続端子の製造方法。
JP2000370980A 2000-12-06 2000-12-06 電気的接続端子の構造とその製造方法 Pending JP2002176069A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000370980A JP2002176069A (ja) 2000-12-06 2000-12-06 電気的接続端子の構造とその製造方法
US10/002,198 US6740811B2 (en) 2000-12-06 2001-12-05 Electric terminal for an electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000370980A JP2002176069A (ja) 2000-12-06 2000-12-06 電気的接続端子の構造とその製造方法

Publications (1)

Publication Number Publication Date
JP2002176069A true JP2002176069A (ja) 2002-06-21

Family

ID=18840775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000370980A Pending JP2002176069A (ja) 2000-12-06 2000-12-06 電気的接続端子の構造とその製造方法

Country Status (2)

Country Link
US (1) US6740811B2 (ja)
JP (1) JP2002176069A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017113077A (ja) * 2015-12-21 2017-06-29 ソニー・オリンパスメディカルソリューションズ株式会社 内視鏡装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR0205106A (pt) * 2001-05-09 2003-06-17 Shindengen Electric Mfg Dispositivo semicondutor e seu método de fabricação
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
TW200918917A (en) * 2007-10-16 2009-05-01 Compal Electronics Inc Testing probe and electrical connection method using the same
FR2928491A1 (fr) * 2008-03-06 2009-09-11 Commissariat Energie Atomique Procede et dispositif de fabrication d'un assemblage d'au moins deux puces microelectroniques
FR2937464B1 (fr) * 2008-10-21 2011-02-25 Commissariat Energie Atomique Assemblage d'une puce microelectronique a rainure avec un element filaire sous forme de toron et procede d'assemblage
TWI471992B (zh) * 2011-11-30 2015-02-01 矽品精密工業股份有限公司 具有導電凸塊之半導體裝置、封裝結構及製法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6024584A (en) * 1996-10-10 2000-02-15 Berg Technology, Inc. High density connector
US6329605B1 (en) * 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017113077A (ja) * 2015-12-21 2017-06-29 ソニー・オリンパスメディカルソリューションズ株式会社 内視鏡装置
US10561306B2 (en) 2015-12-21 2020-02-18 Sony Olympus Medical Solutions Inc. Endoscopic device
US11122969B2 (en) 2015-12-21 2021-09-21 Sony Olympus Medical Solutions Inc. Endoscopic device

Also Published As

Publication number Publication date
US6740811B2 (en) 2004-05-25
US20020066584A1 (en) 2002-06-06

Similar Documents

Publication Publication Date Title
JP6408986B2 (ja) Ｂｖａインタポーザ
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US6062873A (en) Socket for chip package test
US6313521B1 (en) Semiconductor device and method of manufacturing the same
US6307256B1 (en) Semiconductor package with a stacked chip on a leadframe
US7928557B2 (en) Stacked package and method for manufacturing the package
US20040164385A1 (en) Semiconductor device and manufacturing method thereof
KR950704838A (ko) 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips)
KR20000048471A (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
JPH11312712A (ja) 半導体装置及びその製造方法
US6916682B2 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
JP2895022B2 (ja) チップスケールパッケージの製造方法
JP2001077294A (ja) 半導体装置
US6669738B2 (en) Low profile semiconductor package
JP2002176069A (ja) 電気的接続端子の構造とその製造方法
JP3370842B2 (ja) 半導体装置の実装構造
US7652383B2 (en) Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
KR100199851B1 (ko) 칩 스케일 패키지 및 그의 제조 방법
JPH0936167A (ja) 半導体装置
JP3337922B2 (ja) 半導体装置及びその製造方法
JPH10335386A (ja) 半導体実装方法
KR100771873B1 (ko) 반도체 패키지 및 그 실장방법
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JP2001044326A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050506

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100106