TWI471992B - 具有導電凸塊之半導體裝置、封裝結構及製法 - Google Patents

具有導電凸塊之半導體裝置、封裝結構及製法 Download PDF

Info

Publication number
TWI471992B
TWI471992B TW100143884A TW100143884A TWI471992B TW I471992 B TWI471992 B TW I471992B TW 100143884 A TW100143884 A TW 100143884A TW 100143884 A TW100143884 A TW 100143884A TW I471992 B TWI471992 B TW I471992B
Authority
TW
Taiwan
Prior art keywords
conductive
bump
conductive bump
recess
semiconductor device
Prior art date
Application number
TW100143884A
Other languages
English (en)
Other versions
TW201322393A (zh
Inventor
程呂義
邱啟新
邱世冠
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW100143884A priority Critical patent/TWI471992B/zh
Priority to CN201110455022.3A priority patent/CN103137581B/zh
Publication of TW201322393A publication Critical patent/TW201322393A/zh
Application granted granted Critical
Publication of TWI471992B publication Critical patent/TWI471992B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

具有導電凸塊之半導體裝置、封裝結構及製法
本發明係有關於半導體裝置、封裝結構及其製法，更具體而言，係關於具有導電凸塊之半導體裝置、封裝結構及製法。
由於通訊、網路、及電腦等各式可攜式(Portable)電子產品及其周邊產品輕薄短小之趨勢的日益重要，半導體製程上則不斷朝向積體化更高的製程演進，且該等電子產品亦朝多功能及高性能的方向發展，高密度的構裝結構係為業者所追求的目標。因此，半導體及封裝廠商勢必積極開發各種能夠使半導體構裝更為緊密且可容納元件更多的封裝製程。
也因為電子產品更趨輕薄短小之趨勢，使得電子元件的尺寸越趨微縮化，且佈線及元件間的間距(pitch)越趨縮減。請參閱第1圖，係描繪一種習知的覆晶晶片封裝結構。如圖所示，當晶圓18以覆晶方式銲接至基板10時，因為銲接墊(pad)12彼此之間的間距隨製程發展而日益縮減，使得以相關製程所形成之凸塊(bump)16間的間距也更趨縮減。因此，當晶圓18以覆晶方式接置於基板10時，銲料14經銲接至該基板10之銲接墊12。銲料14量的多寡與該等凸塊16之間的間距密切相關，銲料14量必須控制在一嚴格公差之內。因現今封裝結構的銲接墊12彼此太過接近，如果銲料14控制不好時，例如：量太多時可能往外擴張容易造成鄰近的銲料14間，因過於接近而造成橋接短路(solder bridge)現象，致使電子產品燒燬。反之，量太少則會造成上、下銲接墊13、12因空銲而斷路，尤其在晶圓18因溫度而造成翹取度過大時，極易造成晶片中心區域短路但外圍區域空銲之異常狀況。
因此，如何提出一種避免因鄰近的銲料間過於接近而造成橋接短路，同時防止空銲的半導體裝置，實為目前各界亟欲解決之技術問題。
有鑒於上述習知技術之缺點，本發明提供一種具有導電凸塊之半導體裝置，係包括：基板，係具有複數銲墊；以及複數導電凸塊，其底面係形成於該銲墊上，且各該導電凸塊的頂面形成有至少一凹部，該凹部復連通至該導電凸塊側邊。
本發明復提供一種具有導電凸塊之封裝結構，係包括：承載基板，其具有複數連接墊；晶片，其具有複數銲墊；導電凸塊，設置於該承載基板與該晶片間，並與各該連接墊及各該銲墊電性連接，其中，該導電凸塊具有至少一表面，且該表面具有至少一凹部，該凹部復連通至該導電凸塊之側邊；以及銲料，其係設置於該連接墊與該銲墊之間，且部分之銲料係填充至該凹部。
本發明復提供一種具有導電凸塊之半導體裝置之製法，包括：提供一基板，該基板之表面上形成有複數銲墊；以及於該等銲墊上形成導電凸塊，並令該導電凸塊之頂面形成有至少一凹部，該凹部係自該導電凸塊的側邊延伸向該導電凸塊的內部。
前述之製法中，該導電凸塊於該凹部之橫截面面積小於該銲墊面積。此外，通常該基板復具有覆蓋其表面並外露該銲墊部分表面之保護層；以及形成於該外露的銲墊表面上之底層凸塊金屬層，且該導電凸塊係形成於該底層凸塊金屬層上。
相較於習知技術，本發明具有導電凸塊之半導體裝置的導電凸塊凹部可容納部分銲料，俾控制導電凸塊與其他元件之連接墊之間的銲料量，以避免因相鄰連接墊的銲料過於接近而造成橋接短路，同時防止導電凸塊與連接墊空銲，故可於連接墊間距隨製程微縮的同時，有效地提供可靠度高的銲接結構，明顯提升現今積體電路覆晶銲接技術良率。
以下係藉由特定的具體實施形態說明本發明之技術內容，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施形態加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在未悖離本發明之精神下進行各種修飾與變更。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“第一”、“第二”、“上”、“下”、“水平”、“側邊”、“垂直”及“頂面”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第2A及2B圖，分別示意地顯示本發明之實施例的導電凸塊20的上視圖及立體圖。如圖所示，該導電凸塊20係由例如銅、鋁、金或類似的金屬材料所形成，其包含頂面22及側邊24。本發明所提出的其中一個重要特徵在於，該導電凸塊20之頂面22形成有至少一凹部22a，該凹部22a係自該導電凸塊20的側邊24延伸向該導電凸塊20的內部，該凹部22a係由至少一個導電凸塊斷面(亦即，在垂直方向上貫穿該導電凸塊20的平面)所構成，且該導電凸塊斷面的延伸面積(在例如直線T的方向上延伸)係貫穿該導電凸塊20。於本實施例中，該凹部22a復連通至該導電凸塊20側邊24，且該導電凸塊20於該凹部22a之橫截面係具有V形輪廓，亦即，如第2A圖所示，該導電凸塊20於該凹部22a之橫截面呈現一V形凹陷結構，又如第2B圖所示，於該導電凸塊20的柱狀結構上，該凹部22a形成自導電凸塊20的頂面連通至側邊及底面的切口結構，但不以此為限。然而，於其他實施例中，該導電凸塊20於該凹部22a之橫截面可具有例如凹型輪廓、曲型輪廓。
請參閱第2C圖，示意地顯示本發明之另一實施例的導電凸塊20’的立體圖。如圖所示，導電凸塊的凹部可以是藉由兩斷面形成夾角，並具有正交於兩斷面之水平斷面，藉由此三個斷面定義出一凹部。該導電凸塊20’的凹部22a’垂直深度較淺，小於該導電凸塊20’的高度，亦即該凹部22a’未連通至該導電凸塊20’底面。也就是說，該凹部22a’復自該頂面22’向該導電凸塊20’底面延伸達一定深度，但是未連通至該導電凸塊20’底面。然而，於本實施例中，該等凹部22a’同樣係由至少一個導電凸塊斷面(亦即，在垂直方向上貫穿該導電凸塊20’的平面)所構成，且該導電凸塊斷面的延伸面積(在例如直線T’的方向上延伸)係貫穿該導電凸塊20’，該凹部22a’亦連通至該導電凸塊20’的側邊24’，使得該頂面22’呈現一V形輪廓。
請參閱第2D圖，示意地顯示本發明之又一實施例的導電凸塊20”的立體圖。如圖所示，該導電凸塊20”的凹部22a”未連通至該導電凸塊20”底面。於本實施例中，該等凹部22a”同樣係由至少一個導電凸塊斷面所構成，且該導電凸塊斷面的延伸面積係貫穿該導電凸塊20”，該凹部22a”亦連通至該導電凸塊20”側邊24”，使得該頂面22”呈現一半圓形輪廓。
請參閱第3A至3D圖，係示意地說明本發明之導電凸塊30藉由銲料35接置於另一元件之連接墊31情況。如第3A至3C圖所示，該導電凸塊30之端面上形成有銲料35，藉以接置並電性連接至連接墊31上。由於該導電凸塊30與連接墊31的接點間距可能會變動，或者因元件本身的變形，導致不同接點的接點間具有長有短，因此，本發明導電凸塊30之凹部32a即可容納部分銲料，俾控制導電凸塊30與連接墊31之間的銲料35量(例如：可控制及調整該厚度D1、D2、D3)，以避免因相鄰連接墊31的銲料過於接近而造成橋接短路，同時防止導電凸塊30與連接墊31空銲。
如第3D圖所示，該連接墊31係設置於承載基板300(如矽晶圓、矽穿孔基板、玻璃基板及封裝基板等類似的基板)，此外，晶片308具有複數個銲墊302，該銲墊302上設置有導電凸塊30，該導電凸塊30具有至少一凹部(未顯示)。該等導電凸塊30係透過該銲料35連接至該等連接墊31，且部分之銲料35係填充至該凹部(未顯示)。於其他實施例中，該等導電凸塊30亦可透過其他銲料電性連接至該等銲墊302。亦即，該等導電凸塊30可透過銲料或直接設置而電性連接至各該銲墊302及各該連接墊31，且該導電凸塊30具有至少一表面，且該表面具有至少一凹部(未顯示)，該凹部復連通至該導電凸塊30之側邊。
請參閱第4A至4D圖，係示意地顯示本發明導電凸塊的上視圖，以說明各種凹部輪廓。如圖所示，導電凸塊40之凹部42a、42a’、42a”、42a’’’橫截面係可為凹型輪廓、曲型輪廓、V形輪廓或半圓形輪廓，但不以此為限，其中，該凹部42a’橫截面所呈現的凹型輪廓(或曲型輪廓)係具有至少一個反曲點44。此外，該導電凸塊40本體可為圓柱體，或多邊形柱體，如第4C圖所示，該導電凸塊40的側邊形成有複數個凹部42a”，該等凹部42a”皆形成為V形凹陷，但不以此為限。於本實施例中，該導電凸塊40的側邊所形成的複數個凹部42a”具有鋸齒狀輪廓。於本發明的其他實施態樣中，任何一個凹部42a”皆亦可形成為類似凹部42a’的曲型凹陷，且具有至少一個反曲點。如第4D圖所示，該導電凸塊40形成有一凹部42a’’’，該凹部42a’’’復連通至該導電凸塊側邊，形成半圓形輪廓。
本發明將透過以下例示性實施例說明具有導電凸塊之半導體裝置之製法。
第一實施例
如第5A圖所示，提供一表面上具有銲墊502之基板501，該基板501復具有覆蓋其表面並外露該銲墊502部分表面之保護層503。本發明實施例所指的基板可為晶圓、晶片或電路板，甚至是用於銲接之任何基板。
如第5B圖所示，以濺鍍(sputtering)方式於該保護層503及外露之銲墊502之表面上形成金屬層504。
於第5C及5D圖所示步驟中，於該金屬層504上形成第一阻層505，並形成對應該銲墊502位置的第一開口506。
於第5E圖所示步驟中，於該第一開口506中之該金屬層504表面上電鍍形成第一導電柱507。
於第5F及5G圖所示步驟中，於該第一阻層505上形成第二阻層508，並經由曝光/顯影製程蝕去部分該第二阻層508，使其具有外露出該第一導電柱507部分頂面的第二開口509。如第5G’圖所示，第二阻層508遮蓋住部分第一導電柱507表面。
於第5H及5H’圖所示步驟中，於該第二開口509中之該第一導電柱507上電鍍形成第二導電柱511，俾由該第一導電柱507及第二導電柱511構成導電凸塊513。該導電凸塊513之頂面，亦即該第二導電柱511之頂面形成有至少一凹部511a，該凹部511a復連通至該導電凸塊513側邊，亦即連通至該第二導電柱511側邊。
於第5I及5I’圖所示步驟中，由於並未鍍滿該第二開口509，故接著於該第二導電柱511上電鍍形成例如錫之銲料512。
如第5J及5K圖所示，移除該第一阻層505、第二阻層508及該第一阻層505下的金屬層504，俾使該第一導電柱507下的金屬層504作為底層凸塊金屬層504a。
於第5L圖所示步驟中，迴銲(reflow)處理該銲料512。
根據本發明之製法，該導電凸塊513於具有凹部511a之部分，亦即第二導電柱511之橫截面面積小於該銲墊502面積，且因該凹部511a僅形成第二導電柱511處，故第二導電柱511之橫截面面積亦小於於該底層凸塊金屬層504a之面積。
第二實施例
如第6A圖所示，提供一表面上具有銲墊602之基板601，該基板601復具有覆蓋其表面並外露該銲墊602部分表面之保護層603。
如第6B圖所示，以濺鍍方式於該保護層603及外露之銲墊602之表面上形成金屬層604。
如第6C及6D圖所示，於該金屬層604上形成第一阻層605，並形成對應該銲墊602位置的第一開口606。如第6D’圖所示，第一阻層605遮蓋住部分金屬層604表面，通常，第一開口606的尺寸小於該銲墊602之面積。
如第6E及6E’圖所示，於該第一開口606中之該金屬層604表面上形成第一導電柱607，俾由該第一導電柱607構成該導電凸塊607’。
於第6F及6F’圖所示步驟中，於該第一導電柱607上形成銲料612(例如錫或類似材料)。
於第6G及6H圖所示步驟中，移除該第一阻層605及該其下的金屬層604，俾使該第一導電柱607下的金屬層604作為底層凸塊金屬層604a，此時，部分銲墊602會外露出保護層603及底層凸塊金屬層604a。該底層凸塊金屬層604a外形則與該第一導電柱607頂面外形相同。
於第6I圖所示步驟中，迴銲處理該銲料612。
根據本實施例之製法，該第一導電柱607於具有該凹部607a部分之橫截面面積小於該銲墊602之面積，且該凹部607a復連通至該導電凸塊607’底面，以外露出該底層凸塊金屬層604a。
根據本發明之製法，本發明復提供一種具有導電凸塊之半導體裝置，係包括：基板501,601，係具有至少一形成於其表面上之銲墊502,602；導電凸塊513,607’，係形成於該銲墊502,602上，且該導電凸塊513,607’之頂面形成有至少一凹部511a,607a(如第5H’及6E’圖所示)，該凹部511a,607a復連通至該導電凸塊513,607’側邊；以及銲料512,612，係形成於該導電凸塊513,607’頂面。
本發明之具有導電凸塊之半導體裝置中，該導電凸塊513,607’於具有該凹部511a,607a部分之橫截面面積小於該銲墊502,602面積。
此外，該基板501,601復可具有覆蓋其表面並外露該銲墊502,602部分表面之保護層503、603；以及形成於該外露的銲墊502,602表面上之底層凸塊金屬層504a,604a，且該導電凸塊513,607’係形成於該底層凸塊金屬層504a,604a上。此時，該導電凸塊513,607’於具有該凹部511a,607a部分之橫截面面積小於或等於該底層凸塊金屬層504a,604a，但小於銲墊502,602之面積。
於第二實施例中，該導電凸塊607’，亦即第一導電柱607於具有該凹部607a部分之橫截面面積小於該銲墊602之面積，且該凹部607a復連通至該導電凸塊607’，亦即第一導電柱607底面，以外露出該部分銲墊602。
綜上所述，本發明具有導電凸塊之半導體裝置的導電凸塊凹部可容納部分銲料，俾控制導電凸塊與其他元件之連接墊之間的銲料量，以避免因相鄰連接墊的銲料過於接近而造成橋接短路，同時防止導電凸塊與連接墊空銲，明顯提升現今積體電路覆晶銲接技術良率。
上述實施形態僅例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施形態進行修飾與改變。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。
10,501,601．．．基板
300．．．承載基板
12,13．．．銲接墊
14,35,512,612．．．銲料
16．．．凸塊
308．．．晶片
18．．．晶圓
20,20’,20”,30,40,513,607’．．．導電凸塊
22,22’,22”．．．頂面
22a,22a’,22a”,32a,42a、42a’、42a”、42a’’’．．．凹部
44．．．反曲點
24,24’,24”．．．側邊
31．．．連接墊
302,502,602．．．銲墊
503,603．．．保護層
504,604．．．金屬層
505,605．．．第一阻層
506,606．．．第一開口
507,607．．．第一導電柱
508．．．第二阻層
509．．．第二開口
511．．．第二導電柱
511a,607a．．．凹部
504a,604a．．．底層凸塊金屬層
513．．．導電凸塊
第1圖係描繪習知的覆晶封裝結構的剖面示意圖；
第2A圖係顯示根據本發明半導體裝置之導電凸塊結構的上視圖；
第2B圖係顯示根據本發明半導體裝置之導電凸塊結構的立體圖；
第2C圖係顯示根據本發明之另一半導體裝置之導電凸塊結構的立體圖；
第2D圖係顯示根據本發明之又一半導體裝置之導電凸塊結構的立體圖；
第3A至3D圖係示意地說明本發明之導電凸塊藉由銲料接置於另一元件之連接墊的剖面示意圖；
第4A至4D圖係例示本發明導電凸塊之其他結構的上視圖；
第5A至5L圖係顯示本發明第一實施例之具有導電凸塊之半導體裝置的置法示意圖，其中，第5G’、5H’及5I’圖分別為第5G、5H及5I圖之上視圖；以及
第6A至6I圖係顯示本發明第二實施例之具有導電凸塊之半導體裝置的置法示意圖，其中，第6D’、6E’及6F’圖分別為第6D、6E及6F圖之上視圖。
20．．．導電凸塊
22．．．頂面
22a．．．凹部
24．．．側邊

Claims (20)

  1. 一種具有導電凸塊之半導體裝置，係包括：基板，係具有複數銲墊；以及複數導電凸塊，其底面係形成於該銲墊上，且各該導電凸塊的頂面形成有至少一凹部，該凹部復連通至該導電凸塊側邊，且該凹部係切口結構。
  2. 如申請專利範圍第1項所述之具有導電凸塊之半導體裝置，其中，該導電凸塊之凹部係由至少一個導電凸塊斷面所構成，且該導電凸塊斷面的延伸面積係貫穿該導電凸塊。
  3. 如申請專利範圍第1項所述之具有導電凸塊之半導體裝置，其中，該導電凸塊於該凹部之橫截面係具有凹型輪廓、曲型輪廓、V形輪廓或半圓形輪廓。
  4. 如申請專利範圍第1項所述之具有導電凸塊之半導體裝置，其中，該導電凸塊於該凹部之橫截面之輪廓具有至少一反曲點。
  5. 如申請專利範圍第1項所述之具有導電凸塊之半導體裝置，其中，該基板復具有覆蓋其上並部分外露該銲墊之保護層，以及形成於該外露的銲墊上之底層凸塊金屬層，俾供該導電凸塊形成於該底層凸塊金屬層上。
  6. 如申請專利範圍第5項所述之具有導電凸塊之半導體裝置，其中，該導電凸塊於該凹部之橫截面面積小於該底層凸塊金屬層或銲墊之面積。
  7. 如申請專利範圍第6項所述之具有導電凸塊之半導體 裝置，其中，該導電凸塊於該凹部之橫截面面積小於該銲墊之面積，且該凹部復連通至該導電凸塊底面，以外露出該底層凸塊金屬層。
  8. 如申請專利範圍第1項所述之具有導電凸塊之半導體裝置，其中，各該導電凸塊的頂面形成有複數個連通至其側邊的凹部，且該導電凸塊於該凹部之橫截面係具有凹型輪廓、曲型輪廓、V形輪廓或半圓形輪廓。
  9. 如申請專利範圍第1項所述之具有導電凸塊之半導體裝置，其中，該凹部之深度小於該導電凸塊的高度。
  10. 一種具有導電凸塊之封裝結構，係包括：承載基板，其具有複數連接墊；晶片，其具有複數銲墊；導電凸塊，設置於該承載基板與該晶片間，並與各該連接墊及各該銲墊電性連接，其中，該導電凸塊具有至少一表面，且該表面具有至少一凹部，該凹部復連通至該導電凸塊之側邊，且該凹部係切口結構；以及銲料，其係設置於該連接墊與該銲墊之間，且部分之銲料係填充至該凹部。
  11. 如申請專利範圍第10項所述之具有導電凸塊之封裝結構，其中，該導電凸塊之凹部係由至少一個導電凸塊斷面所構成，且該導電凸塊斷面的延伸面積係貫穿該導電凸塊。
  12. 如申請專利範圍第10項所述之具有導電凸塊之封裝結 構，其中，該導電凸塊之凹部之橫截面之輪廓具有至少一反曲點。
  13. 如申請專利範圍第10項所述之具有導電凸塊之封裝結構，其中，該導電凸塊之凹部之橫截面係具有凹型輪廓、曲型輪廓、V形輪廓或半圓形輪廓。
  14. 一種具有導電凸塊之半導體裝置之製法，包括：提供一表面上形成有複數銲墊之基板；以及於該等銲墊上形成導電凸塊，並令該導電凸塊之頂面上形成有至少一凹部，該凹部復連通至該導電凸塊之側邊，且該凹部係切口結構。
  15. 如申請專利範圍第14項所述之具有導電凸塊之半導體裝置之製法，其中，該基板復具有覆蓋其表面並外露該銲墊部分表面之保護層；以及形成於該外露的銲墊表面上之底層凸塊金屬層，且該導電凸塊係形成於該底層凸塊金屬層上。
  16. 如申請專利範圍第15項所述之具有導電凸塊之半導體裝置之製法，其中，該導電凸塊之製法係包括：於該保護層及外露之銲墊之表面上形成金屬層；於該金屬層上形成第一阻層，並形成對應該銲墊位置的第一開口；於該第一開口中之該金屬層表面上形成第一導電柱；於該第一阻層上形成具有外露出該第一導電柱部分頂面的第二開口之第二阻層； 於該第二開口中之該第一導電柱上形成第二導電柱，俾由該第一導電柱及第二導電柱構成該導電凸塊；以及移除該第一阻層、第二阻層及該第一阻層下的金屬層，俾使該第一導電柱下的金屬層作為底層凸塊金屬層。
  17. 如申請專利範圍第15項所述之具有導電凸塊之半導體裝置之製法，其中，該導電凸塊於該凹部之橫截面面積小於該底層或凸塊金屬層之面積。
  18. 如申請專利範圍第14項所述之具有導電凸塊之半導體裝置之製法，其中，該導電凸塊之製法係包括：於該保護層及外露之銲墊之表面上形成金屬層；於該金屬層上形成第一阻層，並形成對應該銲墊位置的第一開口；於該第一開口中之該金屬層表面上形成導電柱，俾由該導電柱構成該導電凸塊；於該導電柱上形成銲料；以及移除該第一阻層及該其下的金屬層，俾使該導電柱下的金屬層作為底層凸塊金屬層。
  19. 如申請專利範圍第18項所述之具有導電凸塊之半導體裝置之製法，復包括迴銲該銲料。
  20. 如申請專利範圍第14項所述之具有導電凸塊之半導體裝置之製法，其中，該導電凸塊之凹部之橫截面係具有凹型輪廓、曲型輪廓、V形輪廓或半圓形輪廓。
TW100143884A 2011-11-30 2011-11-30 具有導電凸塊之半導體裝置、封裝結構及製法 TWI471992B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100143884A TWI471992B (zh) 2011-11-30 2011-11-30 具有導電凸塊之半導體裝置、封裝結構及製法
CN201110455022.3A CN103137581B (zh) 2011-11-30 2011-12-30 具有导电凸块的半导体装置、封装结构及制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100143884A TWI471992B (zh) 2011-11-30 2011-11-30 具有導電凸塊之半導體裝置、封裝結構及製法

Publications (2)

Publication Number Publication Date
TW201322393A TW201322393A (zh) 2013-06-01
TWI471992B true TWI471992B (zh) 2015-02-01

Family

ID=48497201

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100143884A TWI471992B (zh) 2011-11-30 2011-11-30 具有導電凸塊之半導體裝置、封裝結構及製法

Country Status (2)

Country Link
CN (1) CN103137581B (zh)
TW (1) TWI471992B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553527B2 (en) * 2017-09-12 2020-02-04 Advanced Semiconductor Engineering, Inc. Substrate and semiconductor device package
CN109786349B (zh) * 2018-01-11 2020-11-03 苏州能讯高能半导体有限公司 一种排气式器件以及器件焊接结构
US11764153B1 (en) * 2022-07-28 2023-09-19 Chun-Ming Lin Interconnect structure and manufacturing method for the same
CN117790445A (zh) * 2022-09-19 2024-03-29 长鑫存储技术有限公司 一种半导体结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224991A1 (en) * 2004-04-08 2005-10-13 Yong-Woon Yeo Bump for semiconductor package, semiconductor package applying the bump, and method for fabricating the semiconductor package
US20100193944A1 (en) * 2009-02-04 2010-08-05 Texas Instrument Incorporated Semiconductor Flip-Chip System Having Oblong Connectors and Reduced Trace Pitches

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326421A (ja) * 1996-06-03 1997-12-16 Hitachi Ltd 半導体装置の製造方法
JP2002176069A (ja) * 2000-12-06 2002-06-21 Nec Corp 電気的接続端子の構造とその製造方法
JP2007067134A (ja) * 2005-08-31 2007-03-15 Seiko Epson Corp 実装部品、実装構造、及び実装構造の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224991A1 (en) * 2004-04-08 2005-10-13 Yong-Woon Yeo Bump for semiconductor package, semiconductor package applying the bump, and method for fabricating the semiconductor package
US20100193944A1 (en) * 2009-02-04 2010-08-05 Texas Instrument Incorporated Semiconductor Flip-Chip System Having Oblong Connectors and Reduced Trace Pitches

Also Published As

Publication number Publication date
CN103137581B (zh) 2016-02-10
CN103137581A (zh) 2013-06-05
TW201322393A (zh) 2013-06-01

Similar Documents

Publication Publication Date Title
US7791211B2 (en) Flip chip package structure and carrier thereof
TWI534970B (zh) 封裝堆疊裝置及其製法
TWI508247B (zh) 半導體裝置及其製法
TWI591785B (zh) 半導體裝置及其製造方法
JP6478853B2 (ja) 電子部品装置及びその製造方法
TW201911508A (zh) 電子封裝件
TWI471992B (zh) 具有導電凸塊之半導體裝置、封裝結構及製法
JP2005129955A (ja) 超薄型フリップチップパッケージの製造方法
TW201644028A (zh) 連接結構及其製造方法
KR20200004112A (ko) 반도체 패키지 및 그의 제조 방법
US20120161312A1 (en) Non-solder metal bumps to reduce package height
TWI628773B (zh) 半導體結構、半導體元件及其形成方法
TWI254390B (en) Packaging method and structure thereof
TW201806039A (zh) 電子堆疊結構及其製法
JP2010074072A (ja) 半導体装置および半導体装置の製造方法
TWI529876B (zh) 封裝堆疊結構及其製法
TWM455256U (zh) 封裝結構
TWI525782B (zh) 半導體封裝件及其製法
TW201444041A (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
TWI550767B (zh) 形成跡線上凸塊(bot)組件的方法 以及跡線上凸塊內連線
TWI394252B (zh) 封裝基板結構
TWI495052B (zh) 基板結構與使用該基板結構之半導體封裝件
TWI607536B (zh) 封裝結構
TWI514490B (zh) 半導體封裝件及其製法
US9735132B1 (en) Semiconductor package