TWI607536B - 封裝結構 - Google Patents

封裝結構 Download PDF

Info

Publication number
TWI607536B
TWI607536B TW105105412A TW105105412A TWI607536B TW I607536 B TWI607536 B TW I607536B TW 105105412 A TW105105412 A TW 105105412A TW 105105412 A TW105105412 A TW 105105412A TW I607536 B TWI607536 B TW I607536B
Authority
TW
Taiwan
Prior art keywords
conductive
package structure
angle
bump
bumps
Prior art date
Application number
TW105105412A
Other languages
English (en)
Other versions
TW201731052A (zh
Inventor
蔡國清
陳培領
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW105105412A priority Critical patent/TWI607536B/zh
Priority to CN201610133521.3A priority patent/CN107123629B/zh
Publication of TW201731052A publication Critical patent/TW201731052A/zh
Application granted granted Critical
Publication of TWI607536B publication Critical patent/TWI607536B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

封裝結構
本發明係有關一種封裝製程，特別是關於一種提高產品良率之封裝結構。
隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，其中，球柵陣列式(Ball grid array，簡稱BGA)，例如PBGA、EBGA、FCBGA等，為一種先進的半導體封裝技術，其特點在於採用一封裝基板來安置半導體元件，並於該封裝基板背面植置多數個成柵狀陣列排列之銲球(Solder ball)，並藉該些銲球將整個封裝單元銲結並電性連接至外部電子裝置，使相同單位面積之承載件上可容納更多輸入/輸出連接端(I/O connection)以符合高度集積化(Integration)之半導體晶片之需求。
再者，為了符合半導體封裝件輕薄短小、多功能、高速度及高頻化的開發方向，晶片已朝向細線路及小孔徑發展。
如第1A至1B圖所示，習知覆晶式半導體封裝件1係具有一半導體晶片14及供該半導體晶片14設置其上之一 封裝基板10，且該封裝基板10具有複數導電跡線11。具體地，該半導體晶片14之銲墊140上依序形成有銅凸塊(Cu pillar)12及銲錫材料13，俾於回銲(reflow)該銲錫材料13後，令該銲錫材料13結合該銅凸塊12與部分該導電跡線11，使該半導體晶片14覆晶結合至該封裝基板10上。該銅凸塊12之端面12a的直徑D係為45微米(μm)。
惟，習知半導體封裝件1中，該銅凸塊12之端面12a呈圓形，且當各該導電跡線11之間的距離P縮小以符合細間距需求時，在進行回銲該銲錫材料13之過程中，由於該銲錫材料13與該導電跡線11之間的空間縮小，易致使相鄰之導電跡線11發生橋接(bridge)的現象(如第1B圖所示，銲錫材料13’同時觸及相鄰導電跡線11)，因而導致短路，從而造成產品良率過低及可靠度不佳等問題。
再者，若減少該銲錫材料13之用量(如降低其高度h)，雖可避免上述橋接現象之發生，但會導致虛銲(non wetting)的情況，如第1B圖所示之銲錫材料13”未能完全充填於該銅凸塊12及導電跡線11之間。
或者，各該導電跡線11之間的距離P縮小之時，同時將該銅凸塊12之端面12a的直徑D縮小，如第1A’圖中減為40微米之虛線圓，以增加該銲錫材料13與該導電跡線11之間的空間，雖可避免上述橋接現象之發生，但當該半導體晶片14接置於該導電跡線11上而尚未回銲該銲錫材料13時，由於該銅凸塊12之端面12a縮小，致使該半導體晶片14容易滑動而發生晶片位移(die shift)之情況。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種封裝結構，係包括：基板，係具有複數導電跡線；以及電子元件，係藉複數導電凸塊結合至該基板上，且該些導電凸塊接觸並電性連接至部分該導電跡線，其中，至少一該導電凸塊之端面係具有垂直相交之長軸與短軸，該長軸之長度大於該短軸之長度，且該長軸相對該導電跡線之延伸方向偏轉一角度。
前述之封裝結構中，該基板係為封裝基板或半導體基材。
前述之封裝結構中，該電子元件係為具有矽穿孔之中介板、線路板、主動元件、被動元件或其組合者。
前述之封裝結構中，該導電凸塊之端面之形狀係呈橢圓形或多邊形。
前述之封裝結構中，該角度係為15度至30度。
前述之封裝結構中，各該導電凸塊之長軸相對該導電跡線之延伸方向偏轉之方向係不相同或相同。
前述之封裝結構中，各該導電凸塊之長軸相對該導電跡線之延伸方向偏轉之角度係不相同或相同。
前述之封裝結構中，復包括形成於該導電凸塊與該導電跡線之間的複數導電元件。例如，該導電元件係含有銲錫材料。
由上可知，本發明之封裝結構，係藉由該導電凸塊之端面具有垂直相交之長軸與短軸，且該導電凸塊之長軸相對該導電跡線之延伸方向偏轉一角度，使本發明之封裝結構相較於習知技術不僅能避免相鄰之導電跡線之間發生橋接，且能避免虛銲的情況及該電子元件位移之發生。
1‧‧‧半導體封裝件
10‧‧‧封裝基板
11,21‧‧‧導電跡線
12‧‧‧銅凸塊
12a,22a,32a,32b‧‧‧端面
13,13’,13”‧‧‧銲錫材料
14‧‧‧半導體晶片
140,240‧‧‧銲墊
2‧‧‧封裝結構
20‧‧‧基板
22,32‧‧‧導電凸塊
220,320,320’‧‧‧長軸
221,321,321’‧‧‧短軸
23‧‧‧導電元件
24‧‧‧電子元件
24a‧‧‧主動面
24b‧‧‧非主動面
P,S‧‧‧距離
R,t‧‧‧長度
X‧‧‧延伸方向
θ‧‧‧角度
L‧‧‧橫向尺寸
h‧‧‧高度
D‧‧‧直徑
第1A及1B圖係為習知覆晶式半導體封裝件之製法之剖視示意圖；第1A’圖係為第1A圖之局部上視圖；第2圖係為本發明之封裝結構之剖視示意圖；第2’及2”圖係為第2圖之不同實施例之局部上視圖；以及第3A及3B圖係為第2’圖之其它實施例之示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如 “上”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2圖係為本發明之封裝結構2之剖視示意圖。如第2圖所示，所述之封裝結構2係包括：一具有複數導電跡線21之基板20、以及以複數導電凸塊22設於該基板20上之一電子元件24。
所述之基板20係為封裝基板，其具有複數介電層及複數線路層，且該些導電跡線21屬於最外層之線路層，其設於最外層之介電層上並電性連接其它層之線路層，其中，形成該介電層之材質係為預浸材(prepreg)。
於另一實施例中，該基板20可為具線路結構之半導體基材，如晶圓、晶片、具有矽穿孔(Through-Silicon Via，簡稱TSV)之中介板等，且該線路結構具有複數介電層及複數線路重佈層(redistribution layer，簡稱RDL)，其中，該些導電跡線21係設於最外層之介電層上並電性連接其它線路重佈層。
所述之電子元件24係為具有矽穿孔之中介板、線路板、主動元件、被動元件或其組合者，其中，該主動元件係例如半導體晶片或晶圓，而該被動元件係例如電阻、電容及電感。
於本實施例中，該電子元件24係為主動元件，其具有相對之主動面24a及非主動面24b，且該主動面24a具有複 數銲墊240。
所述之導電凸塊22係結合於各該銲墊240與部分該導電跡線21之間。
於本實施例中，該導電凸塊22係為金屬凸塊，如銅凸塊，且如第2’圖所示，該導電凸塊22之端面22a係具有垂直相交之長軸220與短軸221，其中，該長軸220之長度R(約70微米)大於該短軸221之長度t(約40微米)，且該長軸220與該導電跡線21之延伸方向X(如縱向)係未相互平行設置。具體地，該導電凸塊22之長軸220係相對該導電跡線21之延伸方向X偏轉一角度θ(各導電凸塊22之該些角度θ可相同或不相同)，其約為15度至30度(如第2’圖所示之20度)，且縮小該導電凸塊22之寬度尺寸(即該短軸221之長度t)，例如，將習知直徑的45微米改為40微米，但該導電凸塊22之橫向尺寸L仍為45微米。
再者，該導電凸塊22之端面22a之形狀係呈橢圓。於其它實施例中，如第3A及3B圖所示，該導電凸塊32之端面32a,32b之形狀亦可呈多邊形，例如，具有垂直相交之長軸320與短軸321的長方形、或具有垂直相交之長軸320’與短軸321’的六邊形。
又，各該導電凸塊22之長軸220相對該導電跡線21之延伸方向X偏轉之方向係不相同。具體地，如第2’圖所示，其中一導電凸塊22向順時針偏轉，而另一導電凸塊22向逆時針偏轉。藉此，可相互平衡支撐該電子元件24， 以避免於回銲導電元件23時發生該電子元件24旋轉。
應可理解地，該些導電凸塊22之長軸220相對該導電跡線21之延伸方向X偏轉之方向亦可相同，如第2”圖所示。
另外，該封裝結構2復包括形成於各該導電凸塊22與部分該導電跡線21之間的複數導電元件23，以於回銲該導電元件23之後，該導電元件23接觸該導電凸塊22之一端會呈橢圓形，而另一端會包覆該導電跡線21。
於本實施例中，該導電元件23可為銲錫凸塊、外覆銲錫材之銅凸塊、或其它各種含有銲錫材料之凸塊。
因此，當各該導電跡線21之間的距離S(如第2’圖所示)縮小而符合細間距需求時，本發明之封裝結構2係藉由該導電凸塊22具有短軸221之設計，故於進行回銲該導電元件23之過程中，相鄰之導電跡線21不會發生橋接的現象，因而能避免短路，從而提高產品良率及可靠度。
再者，各該導電跡線21之間的距離S(如第2圖所示)縮小而符合細間距需求之時，且同時該導電凸塊22形成有該短軸221之情況下，本發明之封裝結構2係藉由該導電凸塊22之偏轉設置，使該導電凸塊22之橫向尺寸L仍能維持一定長度(如45微米)，故相較於習知技術，本發明之封裝結構2於該電子元件24接置於該導電跡線21上而尚未回銲該導電元件23時，該導電凸塊22仍能提供一定的承載結合力，以避免該電子元件24發生滑動。
又，將該導電凸塊22之短軸221之長度t從習知銅凸 塊直徑的45微米改為40微米時，相較於設於未偏轉之導電凸塊上之導電元件，該導電元件23之體積能減少，故在銲錫量減少(即該導電元件23之體積減少)的情況下，亦能避免該導電元件23致使相鄰之兩導電跡線21發生橋接的問題。
另外，藉由該導電凸塊22之偏轉設置，以於減少該導電元件23之用量時，該導電元件23仍會包覆該導電跡線21，故能避免虛銲的情況發生。
綜上所述，本發明之封裝結構，主要藉由該導電凸塊之偏轉設計，不僅能避免相鄰之導電跡線之間發生橋接，且能減少銲錫之使用量而不會發生虛銲的情況，並能避免該導電凸塊與導電跡線之間發生滑動而導致電子元件位移之問題。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
21‧‧‧導電跡線
22‧‧‧導電凸塊
22a‧‧‧端面
220‧‧‧長軸
221‧‧‧短軸
R,t‧‧‧長度
X‧‧‧延伸方向
θ‧‧‧角度
L‧‧‧橫向尺寸
S‧‧‧距離

Claims (11)

  1. 一種封裝結構，係包括：基板，係具有複數導電跡線；以及電子元件，係藉複數導電凸塊結合至該基板上，且該些導電凸塊電性連接至部分該導電跡線，其中，至少任二該導電凸塊之端面係具有垂直相交之長軸與短軸，該長軸之長度大於該短軸之長度，且其中一該導電凸塊之長軸相對該導電跡線之延伸方向偏轉第一角度，而另一該導電凸塊之長軸相對該導電跡線之延伸方向偏轉第二角度，其中，偏轉該第一角度之該導電凸塊之偏轉方向不同於偏轉該第二角度之該導電凸塊之偏轉方向。
  2. 如申請專利範圍第1項所述之封裝結構，其中，偏轉該第一角度之該導電凸塊之位置與偏轉該第二角度之該導電凸塊之位置係相對應。
  3. 如申請專利範圍第1項所述之封裝結構，其中，偏轉該第一角度之該導電凸塊之偏轉方向係與偏轉該第二角度之該導電凸塊之偏轉方向相對稱。
  4. 如申請專利範圍第1項所述之封裝結構，其中，該第一角度與該第二角度係相同。
  5. 如申請專利範圍第1項所述之封裝結構，其中，該基板係為封裝基板或半導體基材。
  6. 如申請專利範圍第1項所述之封裝結構，其中，該電子元件係為具有矽穿孔之中介板、線路板、主動元件、被 動元件或其組合者。
  7. 如申請專利範圍第1項所述之封裝結構，其中，該導電凸塊之端面之形狀係呈橢圓形或多邊形。
  8. 如申請專利範圍第1項所述之封裝結構，其中，該第一或第二角度係為15度至30度。
  9. 如申請專利範圍第1項所述之封裝結構，其中，各該導電凸塊之長軸相對該導電跡線之延伸方向偏轉之角度係不相同或相同。
  10. 如申請專利範圍第1項所述之封裝結構，復包括形成於該導電凸塊與該導電跡線之間的導電元件。
  11. 如申請專利範圍第10項所述之封裝結構，其中，該導電元件係含有銲錫材料。
TW105105412A 2016-02-24 2016-02-24 封裝結構 TWI607536B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105105412A TWI607536B (zh) 2016-02-24 2016-02-24 封裝結構
CN201610133521.3A CN107123629B (zh) 2016-02-24 2016-03-09 封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105105412A TWI607536B (zh) 2016-02-24 2016-02-24 封裝結構

Publications (2)

Publication Number Publication Date
TW201731052A TW201731052A (zh) 2017-09-01
TWI607536B true TWI607536B (zh) 2017-12-01

Family

ID=59717047

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105412A TWI607536B (zh) 2016-02-24 2016-02-24 封裝結構

Country Status (2)

Country Link
CN (1) CN107123629B (zh)
TW (1) TWI607536B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107940288A (zh) * 2017-12-07 2018-04-20 江门黑氪光电科技有限公司 一种使用多层电路板的防水led灯带

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273934A1 (en) * 2011-04-27 2012-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Reduced-stress bump-on-trace (bot) structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7841508B2 (en) * 2007-03-05 2010-11-30 International Business Machines Corporation Elliptic C4 with optimal orientation for enhanced reliability in electronic packages
US20090108443A1 (en) * 2007-10-30 2009-04-30 Monolithic Power Systems, Inc. Flip-Chip Interconnect Structure
CN103594443B (zh) * 2012-08-17 2017-04-12 台湾积体电路制造股份有限公司 用于封装件和衬底的接合结构
US9779969B2 (en) * 2014-03-13 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273934A1 (en) * 2011-04-27 2012-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Reduced-stress bump-on-trace (bot) structures

Also Published As

Publication number Publication date
TW201731052A (zh) 2017-09-01
CN107123629B (zh) 2019-11-08
CN107123629A (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
TWI582928B (zh) 基板結構及其製法
TWI587412B (zh) 封裝結構及其製法
TWI544599B (zh) 封裝結構之製法
US20130001778A1 (en) Bump-on-trace (bot) structures
US9515039B2 (en) Substrate structure with first and second conductive bumps having different widths
US20110133327A1 (en) Semiconductor package of metal post solder-chip connection
TWI597808B (zh) 半導體裝置的封裝體及半導體裝置的封裝方法
CN107708300B (zh) 电子堆迭结构及其制法
TWI590399B (zh) 半導體封裝件及其製法與其封裝基板
TWM450822U (zh) 封裝基板
TWI607536B (zh) 封裝結構
TWI495052B (zh) 基板結構與使用該基板結構之半導體封裝件
TWI514490B (zh) 半導體封裝件及其製法
TWI418276B (zh) 導電凸塊無翼部的封裝基板之製法
US11967547B2 (en) Solder resist structure to mitigate solder bridge risk
US20240222247A1 (en) Solder resist structure to mitigate solder bridge risk
TWI805216B (zh) 電子封裝件及其基板結構
US10867951B2 (en) Semiconductor device
TWI760629B (zh) 電子封裝件及其導電基材與製法
US20150325545A1 (en) Package structure, chip structure and fabrication method thereof
TWI605544B (zh) 基板結構及其製法
TWI567887B (zh) 封裝結構及其製法
TW201306203A (zh) 避免銲料橋接金屬柱之半導體封裝構造
JP2009099750A (ja) 半導体パッケージ
KR20200113372A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법