TW201306203A - 避免銲料橋接金屬柱之半導體封裝構造 - Google Patents

避免銲料橋接金屬柱之半導體封裝構造 Download PDF

Info

Publication number
TW201306203A
TW201306203A TW100125905A TW100125905A TW201306203A TW 201306203 A TW201306203 A TW 201306203A TW 100125905 A TW100125905 A TW 100125905A TW 100125905 A TW100125905 A TW 100125905A TW 201306203 A TW201306203 A TW 201306203A
Authority
TW
Taiwan
Prior art keywords
solder
semiconductor package
metal
package structure
pads
Prior art date
Application number
TW100125905A
Other languages
English (en)
Inventor
Shou-Chian Hsu
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW100125905A priority Critical patent/TW201306203A/zh
Publication of TW201306203A publication Critical patent/TW201306203A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

揭示一種避免銲料橋接金屬柱之半導體封裝構造，主要包含一基板、一晶片、複數個金屬柱及銲料。金屬柱接合於晶片之銲墊，每一金屬柱具有一焊接端面。以銲料焊接該些焊接端面至基板之接墊。其中，該些焊接端面之中心點係排列在至少一直線上，該些焊接端面於該直線之兩側係為內凹，以在相鄰柱側面形成有複數個銲料容穴，藉以改善習知MPS-C2半導體封裝構造因金屬柱微間距化造成的銲料橋接短路之問題。

Description

避免銲料橋接金屬柱之半導體封裝構造
本發明係有關於半導體裝置，特別係有關於一種避免銲料橋接金屬柱之半導體封裝構造。
「以金屬柱銲接為晶片連接」(MPS-C2,Metal Post Solder-Chip Connection)是一種先進的覆晶接合技術，習知覆晶接合是在晶片主動面上設置複數個銲球，作為與基板結合之凸塊，藉由晶片翻轉使主動面朝向基板以及迴焊(reflowing)溶接的方式，使銲球電性與機械性接合至在基板的對應接墊上。然而，銲球為圓弧側壁，當凸塊間距設計越來越小，相鄰銲球容易焊接一起，故使用銲球的覆晶接合不符合微間距凸塊(間距小於100微米)接合之要求。
美國專利US 6,229,220 B1號「Bump structure,bump forming method and package connecting body」，IBM(International Business Machines Corporation)公司採用金屬柱取代以往的銲球，作為覆晶接合之凸塊，以銲料連接金屬柱與基板上接墊。迴焊之溫度只能熔化銲料而未到達金屬柱的熔點，使金屬柱保持柱狀形狀。金屬柱(即作為晶片凸塊的間距)得以縮小，也不會發生傳統銲球橋接短路的問題。然而，當金屬柱更加微間距地高密度配置時(例如金屬柱間距不大於50微米)，由於銲料的塗施量過多或是晶片的壓合擠壓，在相鄰金屬柱下原本分離狀態的的銲料容易產生橋接短路之問題。
如第1圖所示，一種習知典型的「以金屬柱銲接為晶片連接」(MPS-C2)之半導體封裝構造100主要包含一基板110、一晶片120、複數個金屬柱130及銲料140。如第2圖所示，習知金屬柱130係為方形柱體並設於該晶片120之銲墊121上，藉由銲料140接合該些金屬柱130之銲接端面131至位在該基板110上之複數個接墊112。另以一底部填充膠之封膠體150填入在該晶片120與該基板110之間的覆晶間隙。當該些金屬柱130之間距越來越小時，在相鄰金屬柱130下的銲料140在經迴焊而易於焊接一起，導致在相鄰金屬柱130之相鄰側面形成銲料橋接處141。
有鑒於此，本發明之主要目的係在於提供一種避免銲料橋接金屬柱之半導體封裝構造，用以改善習知「以金屬柱銲接為晶片連接」(MPS-C2)類型半導體封裝構造因金屬柱微間距化造成的銲料橋接短路之問題。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明主要揭示一種避免銲料橋接金屬柱之半導體封裝構造，係主要包含一基板、一晶片、複數個金屬柱及銲料。該基板係具有一上表面以及複數個設置在該上表面之接墊。該晶片係具有複數個銲墊，係設於在一主動表面上。該些金屬柱係接合於該些銲墊，並且每一金屬柱係具有一焊接端面。該銲料係焊接該些金屬柱之該些焊接端面至該些接墊。其中，該些焊接端面之中心點係排列在至少一直線上，該些焊接端面於該直線之兩側係為內凹，使得該些金屬柱在朝向相鄰金屬柱之側面形成有複數個銲料容穴。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述的半導體封裝構造中，該些銲料容穴係可連通至該些銲墊。
在前述的半導體封裝構造中，該些銲料容穴係可為內凹且開口擴大之半錐形壁。
在前述的半導體封裝構造中，該些銲料容穴係可為內凹圓弧壁。
在前述的半導體封裝構造中，該些焊接端面之角隅係可為銳角。
在前述的半導體封裝構造中，該些銲墊於該直線上之一第一間隙係可小於該些銲墊於該直線上之一第一寬度，並且可藉由該些銲料容穴使得該些金屬柱於該直線上之一第二間隙係大於該些焊接端面於該直線上之一第二寬度。
在前述的半導體封裝構造中，該基板係可為一印刷電路板。
在前述的半導體封裝構造中，可另包含一封膠體，係至少填入於在該晶片與該基板之間的間隙，以密封該些金屬柱與該銲料。
在前述的半導體封裝構造中，該些金屬柱係可突出於該晶片之該主動表面。
在前述的半導體封裝構造中，該些金屬柱係可貫穿該晶片並突出於該晶片之一背面。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一具體實施例，一種避免銲料橋接金屬柱之半導體封裝構造200舉例說明於第3圖之截面示意圖。該半導體封裝構造200係主要包含一基板210、一晶片220、複數個金屬柱230及銲料240。該些金屬柱230舉例說明於第4圖之立體示意圖與第5圖之上視示意圖。
該基板210係具有一上表面211以及複數個設置在該上表面211之接墊212。在本實施例中，該基板210係可為一印刷電路板。該些接墊212係與該基板210內部之線路電性連接，該基板210之下表面可另設有複數個外接墊(圖中未繪出)。該上表面211係可形成有一防焊層213，係具有至少一開口214，以顯露該些接墊212。在本實施例中，該開口214係大於覆晶接合面積，即超過該晶片220佔據在該基板210上之面積，以利封膠體之填充。
該晶片220係具有複數個銲墊221，係設於在一主動表面222上。該主動表面222係為各式所需積體電路之形成表面，而該些銲墊221係作為積體電路之對外接點。
該些金屬柱230係接合於該些銲墊221，並且每一金屬柱230係具有一焊接端面231，相對於該些金屬柱230在該些銲墊221之接合面，並以平坦狀為佳。該些金屬柱230係例如銅柱、金柱、銀柱、高溫錫鉛柱或複數金屬層組成之金屬柱230，其中以銅柱較為實用並符合低成本之要求。該主動表面222可更設置有複數個，而該些金屬柱230可利用電鍍或是接植方式設置於該些銲墊221上，該些金屬柱230可直接接合於該些銲墊221，或者在該些銲墊221與該些金屬柱230之間可設置有一凸塊下金屬層(圖中未繪出)。
該銲料240係焊接該些金屬柱230之該些焊接端面231至該些接墊212。其中，該些焊接端面231之中心點C係排列在至少一直線L上(如第4及5圖所示)，該些焊接端面231於該直線L之兩側係為內凹，使得該些金屬柱230在朝向相鄰金屬柱230之側面形成有複數個銲料容穴232。較佳地，該些銲料容穴232係可連通至該些銲墊221，使得該些銲料容穴232有較大空間並且可利用一次曝光顯影與電鍍的方式形成該些形狀獨特之金屬柱230，以降低金屬柱之製造成本。在本實施例中，如第4圖所示，該些銲料容穴232係可為內凹且開口擴大之半錐形壁。在一變化實施例中，如第7圖所示，該些銲料容穴232係可為內凹圓弧壁。
此外，在本較佳實施例中，如第4與6圖所示，該些焊接端面231之角隅233係較佳為銳角，以避免在該些焊接端面231上的該銲料240被迴焊成球形而能與該些接墊212有較大的銲接面積，故該些焊接端面231之面積可小於該些接墊212可供焊接之外露面積，使得該些接墊212的形狀有更大的彈性變化，例如指狀。此外，在本實施例中，該些金屬柱230係可突出於該晶片220之該主動表面222，能應用於封裝單晶片之MPS-C2封裝架構。
在一更具體結構中，再如第4及5圖所示，該些銲墊221於該直線L上之一第一間隙S1係可小於該些銲墊221於該直線L上之一第一寬度W1，並且可藉由該些銲料容穴232使得該些金屬柱230於該直線L上之一第二間隙S2係大於該些焊接端面231於該直線L上之一第二寬度W2，以符合金屬柱微間距化(例如不大於100微米，特別是指金屬柱之間距不大於50微米)之要求，並且即使銲料量過多或是被過度擠壓亦不會造成該銲料240橋接兩相鄰的金屬柱230。
該半導體封裝構造200係可另包含一封膠體250，係至少填入於在該晶片220與該基板210之間的間隙，以密封該些金屬柱230與該銲料240。在本實施例中，該封膠體250係可為一底部填充膠。
依據本發明之第二具體實施例，另一種避免銲料橋接金屬柱之半導體封裝構造300舉例說明於第8圖之截面示意圖。該半導體封裝構造300係主要包含一基板210、一晶片220、複數個金屬柱230及銲料240。本實施例之主要元件與作用因與第一具體實施例大致相同，故沿用相同圖號且不再贅述。
在本實施例的半導體封裝構造300中，該些金屬柱230係可貫穿該晶片220並突出於該晶片220之一背面323，該晶片220之上方可在堆疊至少一另一晶片220，能應用於多晶片堆疊封裝之MPS-C2封裝架構。然而非限定地，在該基板210上之該晶片220之上方亦可設置一散熱片，或者可以不堆疊任何晶片而直接封裝。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
100．．．半導體封裝構造
110．．．基板
112．．．接墊
120．．．晶片
121．．．銲墊
130．．．金屬柱
131．．．銲接端面
140．．．銲料
141．．．銲料橋接處
150．．．封膠體
200．．．避免銲料橋接金屬柱之半導體封裝構造
210．．．基板
211．．．上表面
212．．．接墊
213．．．防焊層
214．．．開口
220．．．晶片
221．．．銲墊
222．．．主動表面
230．．．金屬柱
231．．．銲接端面
232．．．銲料容穴
233．．．角隅
240．．．銲料
250．．．封膠體
300．．．避免銲料橋接金屬柱之半導體封裝構造
323．．．背面
C．．．銲接端面之中心點
L．．．直線
S1．．．第一間隙
S2．．．第二間隙
W1．．．第一寬度
W2．．．第二寬度
第1圖：習知MPS-C2類型半導體封裝構造之截面示意圖。
第2圖：習知MPS-C2類型半導體封裝構造之金屬柱與銲料之立體示意圖。
第3圖：依據本發明之一第一較佳實施例，一種避免銲料橋接金屬柱之半導體封裝構造之截面示意圖。
第4圖：依據本發明之一第一較佳實施例，該半導體封裝構造中設置於銲墊上之金屬柱之立體示意圖。
第5圖：依據本發明之一第一較佳實施例，該半導體封裝構造中設置於銲墊上之金屬柱之上視示意圖。
第6圖：依據本發明之一第一較佳實施例，該半導體封裝構造中設置於銲墊上之金屬柱與銲料之立體示意圖。
第7圖：依據本發明之一第一較佳實施例之變化例，另一半導體封裝構造中設置於銲墊上之金屬柱之立體示意圖。
第8圖：依據本發明之一第二較佳實施例，另一種避免銲料橋接金屬柱之半導體封裝構造之截面示意圖。
200．．．避免銲料橋接金屬柱之半導體封裝構造
210．．．基板
211．．．上表面
212．．．接墊
213．．．防焊層
214．．．開口
220．．．晶片
221．．．銲墊
222．．．主動表面
230．．．金屬柱
231．．．銲接端面
232．．．銲料容穴
240．．．銲料
250．．．封膠體

Claims (10)

  1. 一種避免銲料橋接金屬柱之半導體封裝構造，包含：一基板，係具有一上表面以及複數個設置在該上表面之接墊；一晶片，係具有複數個銲墊，係設於在一主動表面上；複數個金屬柱，係接合於該些銲墊，並且每一金屬柱係具有一焊接端面；以及銲料，係焊接該些金屬柱之該些焊接端面至該些接墊；其中，該些焊接端面之中心點係排列在至少一直線上，該些焊接端面於該直線之兩側係為內凹，使得該些金屬柱在朝向相鄰金屬柱之側面形成有複數個銲料容穴。
  2. 根據申請專利範圍第1項之避免銲料橋接金屬柱之半導體封裝構造，其中該些銲料容穴係連通至該些銲墊。
  3. 根據申請專利範圍第2項之避免銲料橋接金屬柱之半導體封裝構造，其中該些銲料容穴係為內凹且開口擴大之半錐形壁。
  4. 根據申請專利範圍第2項之避免銲料橋接金屬柱之半導體封裝構造，其中該些銲料容穴係為內凹圓弧壁。
  5. 根據申請專利範圍第1項之避免銲料橋接金屬柱之半導體封裝構造，其中該些焊接端面之角隅係為銳角。
  6. 根據申請專利範圍第1項之避免銲料橋接金屬柱之半導體封裝構造，其中該些銲墊於該直線上之一第一間隙係小於該些銲墊於該直線上之一第一寬度，並且藉由該些銲料容穴使得該些金屬柱於該直線上之一第二間隙係大於該些焊接端面於該直線上之一第二寬度。
  7. 根據申請專利範圍第1項之避免銲料橋接金屬柱之半導體封裝構造，其中該基板係為一印刷電路板。
  8. 根據申請專利範圍第1項之避免銲料橋接金屬柱之半導體封裝構造，另包含一封膠體，係至少填入於在該晶片與該基板之間的間隙，以密封該些金屬柱與該銲料。
  9. 根據申請專利範圍第1項之避免銲料橋接金屬柱之半導體封裝構造，其中該些金屬柱係突出於該晶片之該主動表面。
  10. 根據申請專利範圍第1項之避免銲料橋接金屬柱之半導體封裝構造，其中該些金屬柱係貫穿該晶片並突出於該晶片之一背面。
TW100125905A 2011-07-22 2011-07-22 避免銲料橋接金屬柱之半導體封裝構造 TW201306203A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100125905A TW201306203A (zh) 2011-07-22 2011-07-22 避免銲料橋接金屬柱之半導體封裝構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100125905A TW201306203A (zh) 2011-07-22 2011-07-22 避免銲料橋接金屬柱之半導體封裝構造

Publications (1)

Publication Number Publication Date
TW201306203A true TW201306203A (zh) 2013-02-01

Family

ID=48169275

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100125905A TW201306203A (zh) 2011-07-22 2011-07-22 避免銲料橋接金屬柱之半導體封裝構造

Country Status (1)

Country Link
TW (1) TW201306203A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI550767B (zh) * 2013-12-30 2016-09-21 台灣積體電路製造股份有限公司 形成跡線上凸塊(bot)組件的方法 以及跡線上凸塊內連線

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI550767B (zh) * 2013-12-30 2016-09-21 台灣積體電路製造股份有限公司 形成跡線上凸塊(bot)組件的方法 以及跡線上凸塊內連線
US10269759B2 (en) 2013-12-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Trace design for bump-on-trace (BOT) assembly

Similar Documents

Publication Publication Date Title
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
JP4618260B2 (ja) 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
JP2008252026A (ja) 半導体装置
US20120018877A1 (en) Package-on-Package Structures with Reduced Bump Bridging
JP2011142185A (ja) 半導体装置
CN103151324A (zh) 接合结构的接合区域设计
US20090091026A1 (en) Stackable semiconductor package having plural pillars per pad
JP2007042762A (ja) 半導体装置およびその実装体
JP2013021058A (ja) 半導体装置の製造方法
TWI469310B (zh) 覆晶堆疊封裝結構及其封裝方法
TWI377662B (en) Multiple flip-chip package
US10553558B2 (en) Semiconductor device
KR100586697B1 (ko) 솔더 조인트 특성이 개선된 반도체 패키지
JP2011054652A (ja) 半導体装置及びその製造方法
JP4910408B2 (ja) 半導体装置
TWI498984B (zh) 柱狀凸塊在晶片上之微間距排列結構
JP2010073771A (ja) 半導体装置の実装構造
TW201306203A (zh) 避免銲料橋接金屬柱之半導體封裝構造
JP2009054684A (ja) 半導体ｐｏｐ装置
TWI440145B (zh) 金屬柱焊接晶片連接之封裝構造及其電路基板
JP4324773B2 (ja) 半導体装置の製造方法
TWI394247B (zh) 免用焊料之金屬柱晶片連接構造與方法
TWI480992B (zh) 維持焊接定位之覆晶封裝構造
TWI607536B (zh) 封裝結構
TW201306197A (zh) 以金屬柱銲接為晶片連接之半導體封裝構造