TWI440145B - 金屬柱焊接晶片連接之封裝構造及其電路基板 - Google Patents

金屬柱焊接晶片連接之封裝構造及其電路基板 Download PDF

Info

Publication number
TWI440145B
TWI440145B TW98139833A TW98139833A TWI440145B TW I440145 B TWI440145 B TW I440145B TW 98139833 A TW98139833 A TW 98139833A TW 98139833 A TW98139833 A TW 98139833A TW I440145 B TWI440145 B TW I440145B
Authority
TW
Taiwan
Prior art keywords
wafer
pins
package structure
resist layer
solder resist
Prior art date
Application number
TW98139833A
Other languages
English (en)
Other versions
TW201118986A (en
Inventor
Yun Hsin Yeh
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW98139833A priority Critical patent/TWI440145B/zh
Publication of TW201118986A publication Critical patent/TW201118986A/zh
Application granted granted Critical
Publication of TWI440145B publication Critical patent/TWI440145B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

金屬柱焊接晶片連接之封裝構造及其電路基板
本發明係有關於半導體裝置，特別係有關於一種金屬柱焊接晶片連接(Metal Post Solder-Chip Connection,MPS-C2)之封裝構造及其電路基板。
按，習知覆晶接合技術(flip-chip bonding technology)是在晶片主動面上設置複數個直徑約為20微米或更大的銲料凸塊，藉由翻轉晶片與迴焊成球的方式，使銲料凸塊電性與機械性接合至在一電路基板上的對應銲墊，以完成覆晶接合。由於覆晶接合技術可應用於相對較高接腳數(High Pin Count)之晶片封裝結構，相較於使用打線連接(wire bond)之電性連接方式，提供了晶片至基板之較短電性連接路徑與適用於高密度輸出/入接點數量之產品製造，具有良好的高頻訊號的傳輸品質。然，銲料凸塊迴焊成球形會有形狀改變的空間佔用，銲料凸塊之間的間距必須擴大到50微米以上，以避免成球凸塊的碰觸或橋接焊連。故銲料凸塊不可設置於晶片銲墊上，晶片內須以重配置線路層以使銲料凸塊為格狀陣列。當半導體封裝技術進一步發展到微間距(fine pitch)之微小化封裝結構，而使凸塊間距在50微米以下與凸塊直徑(或長度)在20微米以下，習知覆晶接合技術便無法再採用銲料凸塊。
故而，IBM公司發展出一種更新的技術，採用金屬柱取代以往的銲料凸塊，以銲料連接金屬柱與電路基板上的接墊，在迴焊時無成球的形狀改變，故金屬柱的間距可容許降低至晶片銲墊之間距(小於50微米，如30微米)，達到更高密度的配置，稱之為「金屬柱焊接的晶片連接」(MPS-C2,Metal Post Solder-Chip Connection)技術。此一MPS-C2技術已可見於美國專利US 6,229,220 B1號「bump structure,bump forming method and package connecting body」，其中所使用之金屬柱為高溫焊料，基板上的連接墊為非防銲界定型態(non-solder mask defined,NSMD)，連接墊被金屬柱下的低溫焊料的焊接面積完全取決於連接墊的大小尺寸。當連接墊以跡線連接或為引腳型態時，會有焊料擴散的污染問題，即過度焊錫(excessive solder ability)的問題。此外，以NSMD接墊供金屬柱下焊料焊接的結構中，NSMD接墊的基板附著性較差，在金屬柱下焊料的應力作用下，NSMD接墊容易由基板的上表面剝離。
為了解決過度焊錫性與基板上連接墊的剝離等問題，MPS-C2技術有進一步改良之必要。如第1圖所示，一種習知的金屬柱焊接晶片連接之封裝構造100主要包含一電路基板110、一晶片120以及一底部填充膠130。第2圖為該電路基板110之上表面111示意圖。如第1及2圖所示，該電路基板110之上表面111係具有複數個防銲界定接墊(solder mask defined pads,SMD pad)112，即是以一防銲層113覆蓋該些防銲界定接墊112之周邊以及連接該些防銲界定接墊112之跡線(圖中未繪出)。換言之，該防銲層113係具有複數個凸塊開孔114，是以該些凸塊開孔114定義該些防銲界定接墊112之可焊接面積(如第2圖所示。該晶片120係具有一主動面121以及複數個設於該主動面121之金屬柱122，並且該些金屬柱122之突出端面122A設有複數個銲料123。在迴焊時該銲料123將熔化以焊接至該些防銲界定接墊112，但該些金屬柱122不可熔化，以提供支撐效果並避免微間距凸塊的橋接短路。在該防銲層113的該些凸塊開孔114的尺寸限制下，該些銲料123不會過度焊接至該些防銲界定接墊112之周邊或其它金屬線路結構。另，該底部填充膠130係形成於該晶片120與該電路基板110之間，以密封該些金屬柱122。然，在底膠的填充製程中，若該晶片120與該電路基板110之間的間隙不足，則會降低了該底部填充膠130的膠流動速度，使得該底部填充膠130無法順利填入該晶片120之底部。此外，當接合該晶片120與該電路基板110時，必須要將該些金屬柱122一對一對準至該防銲層113之該些凸塊開孔114，以使該些金屬柱122能順利接合至該些防銲界定接墊112。然而，該些凸塊開孔114的形成是印刷電路板製程，與積體電路製程的精細精度不同，易有偏移問題，而且該電路基板110與該晶片120因材質不同會有熱膨脹係數的不匹配。在MPS-C2接合時，該些金屬柱122常無法對準在該些凸塊開孔114內，容易有空焊或假焊之情況，甚至降低了封裝產品的可靠度。
為了解決上述之問題，本發明之主要目的係在於一種金屬柱焊接晶片連接之封裝構造，能提供適當覆晶間隙與導膠效果，有利於底膠填充製程之進行，同時能避免金屬柱下銲料在引腳上過度塌陷，維持足夠的金屬柱下銲料有效焊接量，以達到MPS-C2產品的較佳可靠度。
本發明之次一目的係在於提供一種金屬柱焊接晶片連接之封裝構造，排除了以往防銲層之限制，能提供較佳的空間配置，更適用於微間距凸塊之封裝結構。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種金屬柱焊接晶片連接之封裝構造，主要包含一電路基板、一晶片以及一底部填充膠。在該電路基板之一上表面係設有複數個引腳並覆蓋有一防銲層，該防銲層係具有一導膠開口，以顯露該些引腳。該晶片係覆晶接合於該電路基板上，該晶片係具有一主動面以及複數個設於該主動面之金屬柱，並且該些金屬柱之突出端面係設有複數個銲料，以焊接至該些引腳。該底部填充膠係形成於該電路基板與該晶片之間，並填入該導膠開口。其中，該導膠開口之外周邊係位於該晶片之底面積之外，該防銲層係具有複數個第一引腳覆蓋指，係延伸進入該晶片之底面積內並局部覆蓋該些引腳，以使該外周邊係形成為鋸齒狀。本發明另揭示應用於上述封裝構造之電路基板。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之金屬柱焊接晶片連接之封裝構造中，該防銲層係可更具有一中央島部，係形成於該導膠開口內且小於該晶片之底面積，以覆蓋該些引腳之內端。
在前述之金屬柱焊接晶片連接之封裝構造中，該導膠開口係可為回字形導槽。
在前述之金屬柱焊接晶片連接之封裝構造中，該中央島部之周邊係可設有複數個第二引腳覆蓋指，係局部覆蓋該些引腳，以使該中央島部之周邊係形成為鋸齒狀。
在前述之金屬柱焊接晶片連接之封裝構造中，該些引腳不被該防銲層覆蓋之長度係可為該導膠開口之寬度之三分之一以下。
在前述之金屬柱焊接晶片連接之封裝構造中，該電路基板係可另具有一電鍍接合層，係形成於該些引腳不被該防銲層覆蓋之部位。
在前述之金屬柱焊接晶片連接之封裝構造中，可另包含複數個外接端子，係設置於該基板之一下表面。
由以上技術方案可以看出，本發明之金屬柱焊接晶片連接之封裝構造及其電路基板，有以下優點與功效：
一、可藉由防銲層之導膠開口與引腳之特定組合關係作為其中一技術手段，由於導膠開口之外周邊係位於晶片之底面積之外並且形成為鋸齒狀，能提供適當覆晶間隙與導膠效果，有利於底膠填充製程之進行，同時能避免金屬柱下銲料在引腳上過度塌陷，維持足夠的金屬柱下銲料有效焊接量，以達到MPS-C2產品的較佳可靠度。
二、可藉由引腳、防銲層與導膠開口之特定組合關係作為其中一技術手段，由於防銲層之導膠開口能對應於引腳的大小與形狀作調整變化，以提供引腳較佳的空間配置，特別適用於微間距(fine pitch)凸塊之封裝結構。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之一具體實施例，一種金屬柱焊接晶片連接之封裝構造舉例說明於第3圖之截面示意圖與第4圖繪示其電路基板之上視示意圖。該金屬柱焊接晶片連接之封裝構造200係主要包含一電路基板210、一晶片220以及一底部填充膠230。詳細而言，在該電路基板210之一上表面211係設有複數個引腳212並覆蓋有一防銲層213，該防銲層213係具有一導膠開口214，以顯露該些引腳212。一般而言，該電路基板210係可為一印刷電路板(printed circuit board,PCB)，作為在安裝或互連時的主要支撐體。該些引腳212係可為導電材質，以作為電性傳輸之用，並為該電路基板210內部線路結構的一部分。該防銲層213係為表面絕緣層，用以保護內部線路結構，亦能隔絕空氣預防氧化。
該晶片220係覆晶接合於該電路基板210上，該晶片220係具有一主動面221以及複數個設於該主動面221之金屬柱222，並且該些金屬柱222之突出端面222A係設有複數個銲料223，以焊接至該些引腳212。具體而言，該晶片220係為集成電路(integrated circuit,IC)的載體，由一晶圓(wafer)分割而成。更進一步地，該晶片220係可為以半導體作基層之積體電路元件，例如記憶體、邏輯元件以及特殊應用積體電路(ASIC)。在本實施例中，該些金屬柱222之材質係可為銅(Cu)，而具有良好的導電性。
該底部填充膠230係形成於該電路基板210與該晶片220之間，並填入該導膠開口214(如第4與5圖所示)。較佳地，可藉由該底部填充膠230保護該晶片220之主動面221與該些金屬柱222，更可完全包覆住該些引腳212與該些銲料223，加強了該晶片220與該電路基板210之間的結合強度。此外，如第4與5圖所示，由於該導膠開口214係大於該晶片220之尺寸，有利於該底部填充膠230之充填。
在本實施例中，請參閱第3、5與6圖所示，該導膠開口214之外周邊214A係位於該晶片220之底面積之外，並且該防銲層213係具有複數個第一引腳覆蓋指213A，係延伸進入該晶片220之底面積內並局部覆蓋該些引腳212，以使該外周邊214A係形成為鋸齒狀(如第6圖所示)。此外，該防銲層213係可更具有一中央島部215，係形成於該導膠開口214內且小於該晶片220之底面積，以覆蓋該些引腳212之內端。其中，所述之「內端」係指該些引腳212往該電路基板210中央之一端。在一較佳實施例中，該導膠開口214係可為回字形導槽。更進一步地，該中央島部215之周邊係可設有複數個第二引腳覆蓋指213B，係局部覆蓋該些引腳212(如第3圖所示)，以使該中央島部215之周邊係形成為鋸齒狀。
請參閱第7A與7B圖所示，該些引腳212不被該防銲層213覆蓋之長度係小於該導膠開口214之寬度，更能藉由該些第一引腳覆蓋指213A與該些第二引腳覆蓋指213B能部份覆蓋該些引腳212原本顯露在該導膠開口214之部位，使該些引腳212的顯露部位縮小為墊狀，並可得到較佳的引腳固定效果。特別是如第7B圖所示，該些第一引腳覆蓋指213A與該些第二引腳覆蓋指213B不僅局部覆蓋於該些引腳212之上，更局部包覆住該些引腳212之側面，進一步地強化了上述的引腳固定效果。在一較佳實施例中，該些引腳212不被該防銲層213覆蓋之長度係可為該導膠開口214之寬度之三分之一以下。
請參閱第7B圖所示，並請參的第3圖。該電路基板210係另具有一電鍍接合層216，係形成於該些引腳212不被該防銲層213覆蓋之部位。在本實施例中，該電鍍接合層216係可為一金層(Au)，以提供較佳的導電性與銲料接合性。藉此，更可防止該些引腳212接觸至空氣，以避免產生氧化之情形。在一較佳實施例中，如第3圖所示，該金屬柱焊接晶片連接之封裝構造200係可另包含複數個外接端子240，係設置於該基板之一下表面217，以作為對外電性連接之用。
在本發明中，利用防銲層與導膠開口之特定組合關係作為其中一技術手段，立於該導膠開口214之外周邊214A係位於該晶片220之底面積之外，有利於底部填充膠的點塗流入，也就是說，該導膠開口214之外周邊是不被該晶片220所覆蓋，故能在該電路基板210和該晶片220之間提供適當覆晶間隙與導膠效果，有利於底膠填充製程進行，而使得該金屬柱焊接晶片連接之封裝構造200內部結構更緊密的結合。此外，在接合該晶片220與該電路基板210時，亦能藉由該防銲層213之該些第一引腳覆蓋指213A與該些第二引腳覆蓋指213B限制該些銲料223之塌陷範圍，以避免該些金屬柱222下之該些銲料223在該些引腳212上過度塌陷，維持該些金屬柱222下之該些銲料223能有足夠的有效焊接量，達到MPS-C2產品的較佳可靠度。在一較佳實施例中，由於本發明之該防銲層213係可對應於該些引腳212的大小與形狀作調整變化，以提供引腳較佳的空間配置，特別適用於微間距(fine pitch)凸塊之封裝結構，也能使該晶片220與該電路基板210結合得更加緊密。
本發明還揭示上述的金屬柱焊接晶片連接之封裝構造之電路基板210舉例說明於第4圖。一種金屬柱焊接晶片連接之封裝構造之電路基板210，在該電路基板210之一上表面211係設有複數個引腳212並覆蓋有一防銲層213。該防銲層213係具有一導膠開口214，以顯露該些引腳212，其中，該導膠開口214之外周邊214A係位於一晶片接合區218之外，該防銲層213係具有複數個第一引腳覆蓋指213A，係延伸進入該晶片接合區218內並局部覆蓋該些引腳212，以使該外周邊214A係形成為鋸齒狀。在本實施例中，該防銲層213係可更具有一中央島部215，係形成於該導膠開口214內且小於該晶片接合區218，以覆蓋該些引腳212之內端。具體而言，該導膠開口214係可為回字形導槽(如第6圖所示)。此外，該中央島部215之周邊係可設有複數個第二引腳覆蓋指213B，係局部覆蓋該些引腳212，以使該中央島部215之周邊係形成為鋸齒狀。在一較佳實施例中，該些引腳212不被該防銲層213覆蓋之長度係可為該導膠開口214之寬度之三分之一以下。更進一步地，該電路基板210係可另具有一電鍍接合層216(如第3與7B圖所示)，係形成於該些引腳212不被該防銲層213覆蓋之部位。因此，本發明之電路基板210能提供適當覆晶間隙與導膠效果，有利於底膠填充製程之進行，同時能夠限制銲料的塌陷範圍，避免銲料在該些引腳212上過度塌陷，以維持足夠的有效焊接量。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
100．．．金屬柱焊接晶片連接之封裝構造
110．．．電路基板
111．．．上表面
112．．．防銲界定接墊
113．．．防銲層
114．．．凸塊開孔
120．．．晶片
121．．．主動面
122．．．金屬柱
123．．．銲料
130．．．底部填充膠
200．．．金屬柱焊接晶片連接之封裝構造
210．．．電路基板
211．．．上表面
212．．．引腳
213．．．防銲層
213A．．．第一引腳覆蓋指
213B．．．第二引腳覆蓋指
214．．．導膠開口
214A．．．外周邊
215．．．中央島部
216．．．電鍍接合層
217．．．下表面
218．．．晶片接合區
220．．．晶片
221．．．主動面
222．．．金屬柱
222A．．．突出端面
223．．．銲料
230．．．底部填充膠
240．．．外接端子
第1圖：為習知金屬柱焊接晶片連接之封裝構造之截面示意圖。
第2圖：為習知的金屬柱焊接晶片連接之封裝構造之電路基板之上視示意圖。
第3圖：依據本發明之一具體實施例的一種金屬柱焊接晶片連接之封裝構造沿著引腳剖切之截面示意圖。
第4圖：依據本發明之一具體實施例的金屬柱焊接晶片連接之封裝構造之電路基板之上視示意圖。
第5圖：依據本發明之一具體實施例的金屬柱焊接晶片連接之封裝構造繪示未沿著引腳剖切之截面示意圖。
第6圖：依據本發明之一具體實施例的金屬柱焊接晶片連接之封裝構造之防銲層之上視示意圖。
第7A與7B圖：依據本發明之一具體實施例的金屬柱焊接晶片連接之封裝構造繪示其防銲層覆蓋引腳之局部上視透視圖與局部立體透視圖。
200．．．金屬柱焊接晶片連接之封裝構造
210．．．電路基板
211．．．上表面
212．．．引腳
213．．．防銲層
213A．．．第一引腳覆蓋指
213B．．．第二引腳覆蓋指
215．．．中央島部
216．．．電鍍接合層
217．．．下表面
220．．．晶片
221．．．主動面
222．．．金屬柱
222A．．．突出端面
223．．．銲料
230．．．底部填充膠
240．．．外接端子

Claims (13)

  1. 一種金屬柱焊接晶片連接之封裝構造，包含：一電路基板，在該電路基板之一上表面係設有複數個引腳並覆蓋有一防銲層，該防銲層係具有一導膠開口，以顯露該些引腳；一晶片，係覆晶接合於該電路基板上，該晶片係具有一主動面以及複數個設於該主動面之金屬柱，並且該些金屬柱之突出端面係設有複數個銲料，以焊接至該些引腳；以及一底部填充膠，係形成於該電路基板與該晶片之間，並填入該導膠開口；其中，該導膠開口之外周邊係位於該晶片之底面積之外，該防銲層係具有複數個第一引腳覆蓋指，係延伸進入該晶片之底面積內並局部覆蓋該些引腳，以使該外周邊係形成為鋸齒狀。
  2. 依據申請專利範圍第1項之金屬柱焊接晶片連接之封裝構造，其中該防銲層係更具有一中央島部，係形成於該導膠開口內且小於該晶片之底面積，以覆蓋該些引腳之內端。
  3. 依據申請專利範圍第2項之金屬柱焊接晶片連接之封裝構造，其中該導膠開口係為回字形導槽。
  4. 依據申請專利範圍第2項之金屬柱焊接晶片連接之封裝構造，其中該中央島部之周邊係設有複數個第二引腳覆蓋指，係局部覆蓋該些引腳，以使該中央島部之周邊係形成為鋸齒狀。
  5. 依據申請專利範圍第4項之金屬柱焊接晶片連接之封裝構造，其中該些引腳不被該防銲層覆蓋之長度係為該導膠開口之寬度之三分之一以下。
  6. 依據申請專利範圍第1項之金屬柱焊接晶片連接之封裝構造，其中該電路基板係另具有一電鍍接合層，係形成於該些引腳不被該防銲層覆蓋之部位。
  7. 依據申請專利範圍第1項之金屬柱焊接晶片連接之封裝構造，另包含複數個外接端子，係設置於該基板之一下表面。
  8. 一種金屬柱焊接晶片連接之封裝構造之電路基板，在該電路基板之一上表面係設有複數個引腳並覆蓋有一防銲層，該防銲層係具有一導膠開口，以顯露該些引腳，其中，該導膠開口之外周邊係位於一晶片接合區之外，該防銲層係具有複數個第一引腳覆蓋指，係延伸進入該晶片接合區內並局部覆蓋該些引腳，以使該外周邊係形成為鋸齒狀。
  9. 依據申請專利範圍第8項之金屬柱焊接晶片連接之封裝構造之電路基板，其中該防銲層係更具有一中央島部，係形成於該導膠開口內且小於該晶片接合區，以覆蓋該些引腳之內端。
  10. 依據申請專利範圍第9項之金屬柱焊接晶片連接之封裝構造之電路基板，其中該導膠開口係為回字形導槽。
  11. 依據申請專利範圍第9項之金屬柱焊接晶片連接之封裝構造之電路基板，其中該中央島部之周邊係設有複數個第二引腳覆蓋指，係局部覆蓋該些引腳，以使該中央島部之周邊係形成為鋸齒狀。
  12. 依據申請專利範圍第11項之金屬柱焊接晶片連接之封裝構造之電路基板，其中該些引腳不被該防銲層覆蓋之長度係為該導膠開口之寬度之三分之一以下。
  13. 依據申請專利範圍第8項之金屬柱焊接晶片連接之封裝構造之電路基板，其中該電路基板係另具有一電鍍接合層，係形成於該些引腳不被該防銲層覆蓋之部位。
TW98139833A 2009-11-23 2009-11-23 金屬柱焊接晶片連接之封裝構造及其電路基板 TWI440145B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98139833A TWI440145B (zh) 2009-11-23 2009-11-23 金屬柱焊接晶片連接之封裝構造及其電路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98139833A TWI440145B (zh) 2009-11-23 2009-11-23 金屬柱焊接晶片連接之封裝構造及其電路基板

Publications (2)

Publication Number Publication Date
TW201118986A TW201118986A (en) 2011-06-01
TWI440145B true TWI440145B (zh) 2014-06-01

Family

ID=44935935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98139833A TWI440145B (zh) 2009-11-23 2009-11-23 金屬柱焊接晶片連接之封裝構造及其電路基板

Country Status (1)

Country Link
TW (1) TWI440145B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI416683B (zh) * 2011-07-22 2013-11-21 Powertech Technology Inc 防止銲點斷裂之覆晶封裝構造
TWI471898B (zh) * 2012-06-19 2015-02-01 Chipbond Technology Corp 半導體製程、半導體結構及其封裝構造

Also Published As

Publication number Publication date
TW201118986A (en) 2011-06-01

Similar Documents

Publication Publication Date Title
JP5068990B2 (ja) 電子部品内蔵基板
US20110133327A1 (en) Semiconductor package of metal post solder-chip connection
US7880276B2 (en) Wiring board and semiconductor device
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
JP4901458B2 (ja) 電子部品内蔵基板
TWI419300B (zh) 內建電子零件之基板及其製造方法
JP3679199B2 (ja) 半導体パッケージ装置
JP4971243B2 (ja) 配線基板
US9171814B2 (en) Method of manufacturing semiconductor device and semiconductor device
US8592968B2 (en) Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method
US20240145346A1 (en) Semiconductor device with through-mold via
US6841884B2 (en) Semiconductor device
US7427558B2 (en) Method of forming solder ball, and fabricating method and structure of semiconductor package using the same
JP4477966B2 (ja) 半導体装置の製造方法
US7554197B2 (en) High frequency IC package and method for fabricating the same
WO2015198837A1 (ja) 半導体装置およびその製造方法
JP6544354B2 (ja) 半導体装置の製造方法
TWI574364B (zh) 封裝體及其製作方法
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
TWI440145B (zh) 金屬柱焊接晶片連接之封裝構造及其電路基板
US20120049359A1 (en) Ball grid array package
TWI483359B (zh) 線路載板及應用此線路載板之半導體封裝結構
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP2005340450A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5229267B2 (ja) 電子装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees