TWM455256U - 封裝結構 - Google Patents

封裝結構 Download PDF

Info

Publication number
TWM455256U
TWM455256U TW101223374U TW101223374U TWM455256U TW M455256 U TWM455256 U TW M455256U TW 101223374 U TW101223374 U TW 101223374U TW 101223374 U TW101223374 U TW 101223374U TW M455256 U TWM455256 U TW M455256U
Authority
TW
Taiwan
Prior art keywords
substrate
package structure
semiconductor wafer
encapsulant
opening
Prior art date
Application number
TW101223374U
Other languages
English (en)
Inventor
Ying-Chih Chan
Chun-Ting Lin
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW101223374U priority Critical patent/TWM455256U/zh
Publication of TWM455256U publication Critical patent/TWM455256U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

封裝結構
本創作係關於一種封裝結構，詳而言之，係關於一種具有金屬柱之封裝結構。
隨著近年來可攜式電子產品的蓬勃發展，各類相關產品逐漸朝向高密度、高性能以及輕、薄、短、小之趨勢而走，各式樣封裝層疊(package on package，PoP)也因而配合推陳出新，以期能符合輕薄短小與高密度的要求。
如第1A至1D圖所示，係為習知封裝堆疊裝置之製法的剖視示意圖。首先，如第1A圖所示，提供第一封裝結構1a，該第一封裝結構1a包含具有相對之第一及第二表面11a,11b之第一基板11、設於該第一表面11a上且電性連接該第一基板11之第一半導體晶片10、設於該第一表面11a上之電性接觸墊111、設於該第一表面11a上包覆該第一半導體晶片10及電性接觸墊111之第一封裝膠體13、及設於該第二表面11b上用於結合焊球14之植球墊112。接著，如第1B圖所示，於該第一封裝膠體13中形成外露電性接觸墊111之開孔130，再如第1C圖所示，於該開孔130中形成焊錫材料114。之後，如第1D圖所示，提供第二封裝結構1b，該第二封裝結構1b包含具有相對之第三及第四表面12a,12b之第二基板12、設於該第三表面12a上且電性連接該第二基板12之第二半導體晶片15a,15b、形成於該第二基板12的第三表面12a上以包覆該第二半導 體晶片15a,15b之第二封裝膠體16、及形成於該第二基板12的第四表面12b上之焊錫球120。最後，如第1D圖所示，令該第二基板12之第四表面12b藉由該焊錫球120和焊錫材料114疊設且電性連接於該第一基板11上。
惟，於第1圖所示之習知封裝堆疊裝置中，係以雷射技術於該第一封裝膠體13中形成外露電性接觸墊111之開孔130，相較於一般形成於該第一基板11中之線路增層結構(build-up structure，圖略)之介電層中的盲孔(via)，該開孔130之深度d較深，致使雷射時間增加，因而提高成本。
此外，受限於半導體晶片的厚度，堆疊兩封裝結構時需維持兩者之間的高度，且隨著封裝堆疊裝置的體積縮小，該些開孔130的寬度亦需縮小，又由於投射至封裝結構上的雷射通常為上寬下窄的光束，難以控制雷射光束的形狀，故，該些開孔130的高縱橫比(即孔之深度與寬度的比例)會造成雷射加工不易及成本增加。
再者，以往的印刷錫料設備對於此種高縱橫比的開孔容易於該開孔130中產生空隙，而現行下錫設備通常一次僅能產出一顆錫球，這樣的下錫量並不足以充填該開孔130，導致形成焊錫材料於該開孔之時間增加。
因此，如何克服習知技術中之種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本創作提供提供一種封裝 結構，係包括：基板，係具有相對之第一表面及第二表面，且該基板之第一表面上具有金屬柱；半導體晶片，係設於該基板之第一表面上，並以覆晶方式電性連接該基板，且該金屬柱係位於該半導體晶片之外圍；以及封裝膠體，係設於該基板的第一表面並包覆該金屬柱及該半導體晶片，且該封裝膠體具有複數外露該金屬柱之開孔。
前述之封裝結構中，該金屬柱的高度係為100至200um。
前述之封裝結構中，該金屬柱的高度係小於100um。
前述之封裝結構中，復包括焊錫材料，係設於該金屬柱的外露表面上。
本創作另提供一種封裝結構，係包括：基板，係具有相對之第一表面及第二表面，該基板之第一表面上具有金屬柱，且該金屬柱之頂面具有凹部，該凹部上係形成有焊錫材料；半導體晶片，係設於該基板之第一表面上，並以覆晶方式電性連接該基板，且該金屬柱係位於該半導體晶片之外圍；以及封裝膠體，係設於該基板的第一表面並包覆該金屬柱、該焊錫材料及該半導體晶片，且該封裝膠體具有複數外露該焊錫材料之開孔。
前述之兩種封裝結構中，該封裝膠體係包覆該半導體晶片或外露出該半導體晶片。
前述之兩種封裝結構中，該金屬柱係為銅柱。
另外，前述之兩種封裝結構中，復包括植球墊，係設在該基板的第二表面上。
由上可知，本創作之封裝結構，藉由該金屬柱之設計，可減少開孔的深度，進而減少利用雷射技術形成該開孔的成本。此外，更由於減少該開孔的深度，使得該開孔的縱橫比降低，以方便進行雷射加工。再者，該開孔深度的減少亦可減少所需的焊錫材料，故以現行的下錫設備即可充填該開孔，使封裝基板的製作更有效率。
以下藉由特定的具體實施例說明本創作之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本創作之其他優點及功效。
第2A至2C圖係為本創作之封裝結構2a之製法的第一實施例之剖視示意圖。
如第2A圖所示，首先，提供一具有相對之第一表面21a及第二表面21b之基板21，該基板21之第一表面21a上具有複數焊墊211a及在該複數焊墊211a外圍之電性接觸墊211b，且該基板21之第二表面21b上具有複數植球墊212。又該基板21之第一及第二表面21a,21b上具有例如防焊層之絕緣保護層213，且該絕緣保護層213形成有複數之開孔213a，以藉由開孔213a外露該些焊墊211a、電性接觸電211b及植球墊212。並於該電性接觸墊211b之外露表面上形成金屬柱210，而於該焊墊211a之外露表面上形成焊錫凸塊200a，以及於該植球墊212之外露表面上結合焊球24。
於本實施例中，該金屬柱210之高度h係為100至 200um。
如第2B圖所示，於該焊墊211a上藉由焊錫凸塊200a設置第一半導體晶片20，即該第一半導體晶片20之電極墊200以覆晶方式電性連接該基板21，並形成封裝膠體23於該基板21的第一表面21a上以完全包覆該第一半導體晶片20和金屬柱210。於本實施例中，該金屬柱210係為銅柱。
如第2C圖所示，於該封裝膠體23中形成複數外露該金屬柱210部分頂面之開孔230，以完成本創作第一實施例之封裝結構2a。
由本創作第一實施例之封裝結構2a可知，由於該金屬柱210之設計，可減少該開孔230的深度，故可減少雷射加工的時間及成本，此外，更由於減少該開孔230的深度使得該開孔230的縱橫比降低，以方便進行雷射加工，再者，該開孔230深度的減少亦可減少所需的焊錫材料，故以現行的下錫設備即可充填該開孔230。
再者，於另一實施例中，如第2C’圖所示，該第一半導體晶片20之背面可外露於該封裝膠體23。
又，如第2D圖所示，於後續製程中，於該金屬柱210之外露表面上可形成焊錫材料214，以便於進行後續之堆疊製程。之後，如第2E圖所示，回焊該焊錫材料214以堆疊另一封裝結構2b。
於本實施例中，該封裝結構2b係包括具有相對之第三表面22a及第四表面22b之基板22，該基板22之第三 表面22a上具有複數焊墊221a，且該第二基板22之第四表面22b上具有複數電性接觸墊221b，又該基板22之第三及第四表面22a,22b上具有例如防焊層之絕緣保護層223，且該絕緣保護層223形成有外露該些焊墊221a及電性接觸墊221b的複數開孔223a。再者，該基板22的第三表面22a上設有第二半導體晶片25a,25b，該第二半導體晶片25a,25b係以打線方式接置並電性連接該基板22，亦或可以覆晶方式接置並電性連接該基板22，並以封裝膠體26包覆該第二半導體晶片25a,25b。
另外，藉由該金屬柱210的表面上的焊錫材料214，使該封裝結構2b的基板22的第四表面22b疊設於該封裝結構2a上。其中，該電性接觸墊221b之外露表面上亦可形成有焊錫材料(圖略)。
第3A圖係為本創作之封裝結構3a的第二實施例之剖視示意圖。本實施例與第一實施例的差異在於該金屬柱310之高度，其他結構大致相同。
如第3A圖所示，一具有相對之第一表面31a及第二表面31b之基板31，該基板31之第一表面31a上具有複數焊墊311a及位在該複數焊墊311a外圍之電性接觸墊311b，且該基板31之第二表面31b上具有複數植球墊312。又該基板31之第一及第二表面31a,31b上具有例如防焊層之絕緣保護層313，且該絕緣保護層313形成複數個外露該些焊墊311a、電性接觸墊311b及植球墊312之開孔313a。並於該電性接觸墊311b之外露表面上形成金 屬柱310，而於該焊墊311a之外露表面上形成焊錫凸塊300a，以及於該植球墊312之外露表面上結合焊球34。於本實施例中，該金屬柱310之高度t係小於100um。
再者，於該焊墊311a上藉由焊錫凸塊300a覆晶設置第一半導體晶片30，並形成封裝膠體33於該基板31的第一表面31a上以完全包覆該第一半導體晶片30與金屬柱310，且於該封裝膠體33形成複數外露該金屬柱310之開孔330。
另外，於另一實施例中，如第3A’圖所示，該第一半導體晶片30之背面亦可外露於該封裝膠體33。
之後，如第3B圖所示，可於該金屬柱310的外露表面上形成焊錫材料314，以堆疊另一封裝結構。
第4A圖係為本創作之封裝結構4a之第三實施例之剖視示意圖。本實施例與第一實施例的差異在於該金屬柱310之高度，其他結構大致相同。
如第4A圖所示，一具有相對之第一表面41a及第二表面41b之基板41，該基板41之第一表面41a上具有複數焊墊411a及位在該些焊墊411a外圍之電性接觸墊411b，且該基板41之第二表面41b上具有複數植球墊412。又，該基板41之第一及第二表面41a,41b上具有例如防焊層之絕緣保護層413，且該絕緣保護層413形成有複數外露該些焊墊411a、電性接觸墊411b及植球墊412之開孔413a。並於該電性接觸墊411b之外露表面上形成金屬柱410，而於該基板41之植球墊412之外露表面上結 合焊球44。於該焊墊411a上覆晶設置第一半導體晶片40。
於本實施例中，該金屬柱410之頂面形成凹部410a，以於該凹部410a上形成焊錫材料414。
再者，形成封裝膠體43於該基板41的第一表面41a上以完全包覆該第一半導體晶片40、該金屬柱410及該焊錫材料414，並於該封裝膠體43上形成複數外露該焊錫材料414之開孔430。相較於第3A圖所示之封裝結構3a的開孔330，封裝構件4a的開孔430較淺，更能減少雷射加工的成本及時間。
另外，於另一實施例中，如第4A’圖所示，該第一半導體晶片40之表面可外露於該封裝膠體43。
之後，如第4B圖所示，可於焊錫材料414上藉由另一焊錫材料424堆疊另一封裝結構4b上。
綜上所述，本創造之封裝結構，係藉由該金屬柱之設計，可減少該開孔的深度，進而減少利用雷射技術形成該封裝膠體之開孔的成本，此外，更由於開孔的深度較淺，該開孔的縱橫比較低，故能方便進行雷射加工。再者，該開孔深度的減少亦可減少所需的焊錫材料，故以現行的下錫設備即可充填該開孔，使封裝基板的製作更有效率。
上述實施例係用以例示性說明本創作之原理及其功效，而非用於限制本創作。任何熟習此項技藝之人士均可在不違背本創作之精神及範疇下，對上述實施例進行修改。因此本創作之權利保護範圍，應如後述之申請專利範圍所列。
1a‧‧‧第一封裝結構
1b‧‧‧第二封裝結構
10,20,30,40‧‧‧第一半導體晶片
11‧‧‧第一基板
11a,21a,31a,41a‧‧‧第一表面
11b,21b,31b,41b‧‧‧第二表面
111,211b,221b,311b,411b‧‧‧電性接觸墊
112,212,312,412‧‧‧植球墊
114,214,314,414,424‧‧‧焊錫材料
12‧‧‧第二基板
12a,22a‧‧‧第三表面
12b,22b‧‧‧第四表面
120‧‧‧焊錫球
13,16,23,26,33,43‧‧‧封裝膠體
130,230,330,430‧‧‧開孔
14,24,34,44‧‧‧焊球
15a,15b,25a,25b‧‧‧第二半導體晶片
2a,2b,3a,4a,4b‧‧‧封裝結構
200,300‧‧‧電極墊
200a,300a‧‧‧焊錫凸塊
21,22,31,41‧‧‧基板
210,310,410‧‧‧金屬柱
211a,221a,311a,411a‧‧‧焊墊
213,223,313,413‧‧‧絕緣保護層
213a,223a,313a,413a‧‧‧開孔
410a‧‧‧凹部
d‧‧‧深度
h,t‧‧‧高度
第1A至1D圖係為習知封裝堆疊裝置之製法的剖視示意圖；第2A至2C圖係為本創作之封裝結構之製法的第一實施例之製法之剖視示意圖；其中，第2C’圖為第2C圖之另一實施例；第2D及2E圖係為第2C圖之後續製程的剖視示意圖；第3A及3A’圖係為本創作之封裝結構的第二實施例之剖視示意圖；第3B圖係為第3A圖之後續製程的剖視示意圖；第4A及4A’圖係為本創作之封裝結構的第三實施例之剖視示意圖；以及第4B圖係為第4A圖之後續製程的剖視示意圖。
2a‧‧‧封裝結構
20‧‧‧第一半導體晶片
21‧‧‧基板
210‧‧‧金屬柱
21a‧‧‧第一表面
21b‧‧‧第二表面
212‧‧‧植球墊
23‧‧‧封裝膠體
230‧‧‧開孔

Claims (7)

  1. 一種封裝結構，係包括：基板，係具有相對之第一表面及第二表面，且該基板之第一表面上具有金屬柱；半導體晶片，係設於該基板之第一表面上，並以覆晶方式電性連接該基板，且該金屬柱係位於該半導體晶片之外圍；以及封裝膠體，係設於該基板的第一表面並包覆該金屬柱及該半導體晶片，且該封裝膠體具有複數外露該金屬柱之開孔。
  2. 如申請專利範圍第1項所述之封裝結構，其中，該金屬柱的高度係為100至200um。
  3. 如申請專利範圍第1項所述之封裝結構，其中，該金屬柱的高度係小於100um。
  4. 如申請專利範圍第1項所述之封裝結構，其中，該半導體晶片之背面係外露於該封裝膠體。
  5. 如申請專利範圍第1項所述之封裝結構，復包括焊錫材料，係設於該金屬柱的外露表面上。
  6. 一種封裝結構，係包括：基板，係具有相對之第一表面及第二表面，且該基板之第一表面上具有金屬柱，該金屬柱之頂面具有凹部，該凹部上係形成有焊錫材料；半導體晶片，係設於該基板之第一表面上，並以覆晶方式電性連接該基板，且該金屬柱係位於該半導 體晶片之外圍；以及封裝膠體，係設於該基板的第一表面並包覆該金屬柱、該焊錫材料及該半導體晶片，且該封裝膠體具有複數外露該焊錫材料之開孔。
  7. 如申請專利範圍第6項所述之封裝結構，其中，該半導體晶片之背面係外露於該封裝膠體。
TW101223374U 2012-12-03 2012-12-03 封裝結構 TWM455256U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101223374U TWM455256U (zh) 2012-12-03 2012-12-03 封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101223374U TWM455256U (zh) 2012-12-03 2012-12-03 封裝結構

Publications (1)

Publication Number Publication Date
TWM455256U true TWM455256U (zh) 2013-06-11

Family

ID=49031262

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101223374U TWM455256U (zh) 2012-12-03 2012-12-03 封裝結構

Country Status (1)

Country Link
TW (1) TWM455256U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377182A (zh) * 2013-08-12 2015-02-25 矽品精密工业股份有限公司 半导体封装件及其制法
CN104779176A (zh) * 2014-01-15 2015-07-15 矽品精密工业股份有限公司 嵌埋有晶片的封装结构的制法
CN105428326A (zh) * 2014-09-17 2016-03-23 矽品精密工业股份有限公司 封装结构及其制法
US9735132B1 (en) 2016-08-10 2017-08-15 Chipmos Technologies Inc. Semiconductor package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377182A (zh) * 2013-08-12 2015-02-25 矽品精密工业股份有限公司 半导体封装件及其制法
CN104779176A (zh) * 2014-01-15 2015-07-15 矽品精密工业股份有限公司 嵌埋有晶片的封装结构的制法
CN104779176B (zh) * 2014-01-15 2018-01-12 矽品精密工业股份有限公司 嵌埋有晶片的封装结构的制法
CN105428326A (zh) * 2014-09-17 2016-03-23 矽品精密工业股份有限公司 封装结构及其制法
US9735132B1 (en) 2016-08-10 2017-08-15 Chipmos Technologies Inc. Semiconductor package

Similar Documents

Publication Publication Date Title
USRE49045E1 (en) Package on package devices and methods of packaging semiconductor dies
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US20180076179A1 (en) Stacked type chip package structure and manufacturing method thereof
US9418940B2 (en) Structures and methods for stack type semiconductor packaging
US7476564B2 (en) Flip-chip packaging process using copper pillar as bump structure
US9607963B2 (en) Semiconductor device and fabrication method thereof
TWI569390B (zh) 電子封裝件及其製法
TWI455263B (zh) 晶片封裝結構及晶片封裝方法
US9343387B2 (en) Package on package structure and fabrication method thereof
US11437326B2 (en) Semiconductor package
TWI482250B (zh) 中介片、其製造方法、及堆疊式封裝裝置
TWI495066B (zh) 晶圓級封裝結構及其製造方法
US20160049359A1 (en) Interposer with conductive post and fabrication method thereof
TW201434121A (zh) 封裝基板及其製法暨半導體封裝件及其製法
US20100052148A1 (en) Package structure and package substrate
TWM455256U (zh) 封裝結構
US11227814B2 (en) Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof
US9024439B2 (en) Substrates having bumps with holes, semiconductor chips having bumps with holes, semiconductor packages formed using the same, and methods of fabricating the same
TWI689058B (zh) 混合型半導體封裝結構及其製法
US20120299177A1 (en) Semiconductor component and method of fabricating the same
TW201327769A (zh) 半導體封裝件及其製造方法
US20050266611A1 (en) Flip chip packaging method and flip chip assembly thereof
US11201142B2 (en) Semiconductor package, package on package structure and method of froming package on package structure
TW201806104A (zh) 半導體封裝
US20230268197A1 (en) Substrate structure, and fabrication and packaging methods thereof

Legal Events

Date Code Title Description
MK4K Expiration of patent term of a granted utility model