TWI689058B - 混合型半導體封裝結構及其製法 - Google Patents

混合型半導體封裝結構及其製法 Download PDF

Info

Publication number
TWI689058B
TWI689058B TW108107102A TW108107102A TWI689058B TW I689058 B TWI689058 B TW I689058B TW 108107102 A TW108107102 A TW 108107102A TW 108107102 A TW108107102 A TW 108107102A TW I689058 B TWI689058 B TW I689058B
Authority
TW
Taiwan
Prior art keywords
substrate
chip
wafer
pillar
hybrid semiconductor
Prior art date
Application number
TW108107102A
Other languages
English (en)
Other versions
TW202034466A (zh
Inventor
陳裕緯
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW108107102A priority Critical patent/TWI689058B/zh
Application granted granted Critical
Publication of TWI689058B publication Critical patent/TWI689058B/zh
Publication of TW202034466A publication Critical patent/TW202034466A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

本發明係一種混合型半導體封裝結構及其製法，係主要將至少一第一晶片以覆晶結構連結至一基板的第一表面，並與該第一晶片與該基板第一表面上之多個支撐柱齊平，多個第二晶片疊設在該第一晶片及對應的支撐柱上，由一封膠體包覆該第一晶片及該些第二晶片，並填充該第一晶片與該基板第一表面之間的空間；如此，本發明混合型半導體封裝結構不必預留底膠之溢膠空間，且透過該些支撐柱可加強整體結構強度。

Description

混合型半導體封裝結構及其製法
本發明係關於一種半導體封裝結構及其製法，尤指一種混合型半導體封裝結構及其製法。
目前混合式半導體封裝結構係主要將多個不同功能晶片採堆疊方式加以封裝，如圖8所示，設置於一基板50上的一第一晶片51係為覆晶結構，其餘堆疊在該第一晶片51上的多個第二晶片52則以打線方式電性連接至該基板周邊的打線接點501。
由於圖中所示之第一晶片51為覆晶結構，故通常會在該第一晶片51與該基板11之間再形成有一底膠層511(unferfill)。在點膠製程中為確保底膠充滿該第一晶片51與該基板50之間的空間，底膠通常會外溢，即該底膠層511的寬度會較第一晶片51寬度為寬。
因此，該基板50上的打線接點501到該第一晶片51外側的距離必須考慮點膠製程中之底膠外溢範圍，倘若預留距離過小，則底膠層511會覆蓋打線接點501，造成後續第二晶片52打線製程的缺陷；反之，若預留距離過大，相對造成混合式半導體封裝結構的尺寸過大，故而有必要進一步改良之。
有鑑於前揭混合式半導體封裝結構的技術問題，本發明的主要目的係提供一種新的混合式半導體封裝結構及其製法，以克服目前封裝問題。
欲達上述目的所使用的主要技術手段係令該混合式半導體封裝結構包含有：一基板，係包含有一第一表面及一第二表面；其中該第一表面上由內至外包含多個內接點、多個支撐柱及多個外接點，且該第二表面形成有金屬接點；其中各該支撐柱係由曝光、顯影製程成形；至少一第一晶片，各該第一晶片係具有一主動面及一背面；其中該主動面上形成有多個金屬凸塊，該主動面朝向基板的第一表面，並保持一空間，使該些金屬凸塊對準並連接該基板之第一表面的內接點，且該背面與該些支撐柱齊平；多個第二晶片，各第二晶片寬度大於該第一晶片寬度，且該些第二晶片係疊設於該至少一第一晶片的背面與該些支撐柱上；其中各該第二晶片之主動面的多個金屬接點係分別透過一連接線連接至該第一表面上的對應外接點；以及一封膠體，係形成於該基板之第一表面，並包覆該至少一第一晶片及該些第二晶片，並充滿該至少一第一晶片的主動面與該基板的第一表面之間的空間。
由上述說明可知，在本發明混合型半導體封裝結構中，其第一晶片及基板之第一表面之間的空間係直接填充有該封膠體，故不必預留底膠之溢膠空間，封裝結構的整體橫向尺寸可減縮；此外，透過該些支撐柱可加強整體結構強度。
欲達上述目的所使用的主要技術手段係令該混合式半導體封裝結構的製法係包含有以下步驟：(a)提供一基板；其中該基板係包含有一第一表面及一第二表面；其中該第一表面上由內至外包含多個內接點及多個外接點； (b)於該基板的第一表面形成一光阻層，以微影、蝕刻於該光阻層形成多個穿槽；(c)於各該穿槽中形成支撐柱，並移除光阻層；(d)將至少一第一晶片的主動面之多個金屬凸塊對準並連接至該基準第一表面之該些內接點，並保持一空間；其中該至少一第一晶片的背面與該些支撐柱齊平；(e)將多個第二晶片疊設在該至少一第一晶片的背面及對應的支撐柱上，且各該第二晶片於疊設後先以打線連接將其主動面之金屬接點以一連接線連接至該基板之第二表面所對應的外接點；(f)於該基板的第一表面形成一封膠體，以包覆該至少一第一晶片及該些第二晶片，並充滿該至少一第一晶片的主動面與該基板的第一表面之間的空間；以及(g)於該基板的第二表面的各該接點上形成一金屬凸塊。
由上述說明可知，本發明混合型半導體封裝結構的製法係主要直接以封膠體填充該第一晶片及該基板之第一表面之間的空間，故不必預留底膠之溢膠空間，封裝結構的整體橫向尺寸可減縮；此外，透過該些支撐柱可加強整體結構強度。
1、1a、1b、1c:混合式半導體封裝結構
10:基板
11:第一表面
111:內接點
112:支撐柱
121a:第一柱體
112b、112c:第二柱體
113:外接點
12:第二表面
120:接點
121:金屬凸塊
20:第一晶片
21:主動面
211:金屬凸塊
22:背面
30、30a、30b:第二晶片
31:主動面
311:金屬接點
32:背面
33:連接線
34:黏膠層
50:基板
501:打線接點
51:第一晶片
511:底膠層
52:第二晶片
圖1：本發明混合式半導體封裝結構的第一實施例的剖面圖。
圖2：本發明混合式半導體封裝結構的第二實施例的剖面圖。
圖3：本發明混合式半導體封裝結構的第三實施例的剖面圖。
圖4：本發明混合式半導體封裝結構的第四實施例的剖面圖。
圖5A至圖5H：本發明混合式半導體封裝結構製法的第一實施例中不同步驟的剖面圖。
圖6A至圖6I：本發明混合式半導體封裝結構製法的第二實施例中不同步驟的剖面圖。
圖7A至圖7C：本發明混合式半導體封裝結構製法的第三實施例中不同步驟的剖面圖。
圖8：既有混合式半導體封裝結構的剖面圖。
本發明主要針對一種混合式半導體封裝結構及其製法進行改良，以下進一步提出多個實施例並配合圖式詳加說明本發明技術內容。
首先請參閱圖1所示，係為本發明混合式半導體封裝結構1的第一實施例，其包含有一基板10、至少一第一晶片20、多個第二晶片30、30a及一封膠體40。
上述基板10係包含有一第一表面11及一第二表面12；其中該第一表面11上由內至外包含多個內接點111、多個支撐柱112及多個外接點113；該第二表面12形成有多個接點120，於各該接點上形有金屬凸塊121，例如錫球。於本實施例中，該些支撐柱112係以微影蝕刻製程形成在該基板10的第一表面11，且該支撐柱112為金屬材柱，較佳者為銅，但不以此為限。
上述第一晶片20具有一主動面21及一背面22；其中該主動面21上形成有多個金屬凸塊211或錫球，該第一晶片20的主動面21朝向基板10的第一表面11，使該些金屬凸塊211係對準並連接該基板10之第一表面11的內接點111，例如該些金屬凸塊211係銲接至該些內接點111，使第一晶片20與基板10電性連接。該第一晶片20的背面22與該些支撐柱112齊平。
上述各第二晶片30、30a的寬度大於該第一晶片20寬度，且該些第二晶片30、30a係疊設於該第一晶片20的背面22與該些支撐柱112上；於本實施例中，該些第二晶片30、30a係同軸疊設於該第一晶片10上，且最靠近第一晶片10的第二晶片30a的背面32係以黏膠黏著於該第一晶片20的背面22，又各第二晶片30、30a的主動面31係朝遠離基板10之第一表面11的方向，且第二晶片30、30a主動面31的多個接點311分別透過一連接線33電性連接至基板10之第一表面11之外接點113，且相鄰第二晶片30、30a之間以黏膠黏著固定之。
上述封膠體40係形成於該基板10之第一表面11，並包覆該第一晶片20、該些第二晶片30、30a。
由上述說明可知，本發明的封膠體40一併填充該第一晶片20的主動面21與該基板10的第一表面11之間的空間，故不必另外點膠形成底膠層，且該基板10上的外接墊113與該第一晶片20外側的距離可以拉近，以減縮混合式半導體封裝結構1的橫向尺寸。
再請參閱圖2所示，係為本發明混合式半導體封裝結構1a的第二實施例，其與圖1所示的混合式半導體封裝結構1大致相同，惟本實施例基板10上的各支撐柱112係由一第一柱體112a及一第二柱體112b；其中該第一柱體112a係形成在該基板10的第一表面11，而第二柱體112b係疊設在第一柱體112a上；如此，該第二晶片30a的背面32即黏著於該第一晶片20的背面22及該第二柱體112b上。於本實施例中，該第一柱體112a為銅，該第二柱體112b為錫；即第二柱體112b的金屬硬度較第一柱體112a的金屬低，可減緩第二晶片30、30a上片時的力道。再於圖3所示本發明混合式半導體封裝結構1b的第三實施例，該第二柱體112c可為膠或樹脂等絕緣材質，可減緩第二晶片30、30a上片時的力道。
請參閱圖4所示，係為本發明混合式半導體封裝結構1c的第四實施例，其與圖1所示的混合式半導體封裝結構1大致相同，惟本實施例的各第二 晶片30b尺寸係小於圖1所示的第二晶片30、30a尺寸，多個第二晶片30b係左、右對稱疊設在第一晶片20背面22及對應的支撐柱112上；此外，本實施例的支撐柱112亦可為圖2或圖3所示的支撐柱112結構。
請參閱圖5A至圖5H，係為圖1混合式半導體封裝結構1的製作過程，即本發明混合式半導體封裝結構製法的第一實施例，其包含以下步驟。
如圖5A所示，首先提供一基板10，該基板10具有一第一表面11及一第二表面12；其中該第一表面11上包含有多個內接點111及多個外接點113，而第二表面12具有多個接點120。
再如圖5B所示，於該基板10的第一表面11塗佈一光阻層100，再於支撐柱(圖中未示)的預定位置進行曝光、顯影製程步驟，於該光阻層100中形成有多個穿槽101。
如圖5C所示，於各該穿槽101中形成支撐柱112；於本實施例中，係進行一化學電鍍製程步驟，於各該穿槽101內填充金屬材料，以構成支撐柱112。於本實施中，係以銅材料進化學電鍍；接著，將光阻層100移除後，如圖5D所示，即可於該基板10的第一表面11成有多個支撐柱112。
如圖5E所示，將第一晶片20的主動面21朝向該基板10的第一表面11，令其金屬凸塊211對準該第一表面11上的內接點111後連接。於本實施例，該第一晶片20之背面22係與該些支撐柱112齊平。
如圖5F所示，將多個第二晶片30、30a疊設在該第一晶片20的背面22及對應的支撐柱112上；於本實施例中，先將一第二晶片30a的背面32黏貼有黏著層34，再將黏著層34朝下面向第一晶片20及支撐柱112，該第二晶片20的背面22即透過該黏著層34黏貼於該第一晶片20的背面22及支撐柱112；此時，該第二晶片30a的主動面31的金屬接點311朝向遠離該基板10之第一表面11的方向(即朝上)；接著，以打線製程步驟將該第二晶片30a的金屬接點311以連接線33連 接至該第一表面11的對應外接點113。再於該第二晶片30a的主動面31形成一定厚度的黏膠層34，再將下一第二晶片30的背面32透過黏著層34黏著於上述第二晶片30的主動面31；此時，該第二晶片30的主動面31的金屬接點311同樣朝上，再以打線製程步驟將該第二晶片30的金屬接點311以連接線33連接至該第一表面11的對應外接點113；以此類推再將後續的第二晶片30疊設於該相鄰第二晶片30的主動面31上。
如圖5G所示，於該基板10的第一表面11上形成一封膠體40，以包覆該些支撐柱112、該第一晶片20、該些第二晶片30、30a、該些連接線33，並同時填充該第一晶片20的主動面21與該基板10之第一表面11之間的空間。
如圖5H所示，於該基板10的第二表面12的各該接點120上形成有金屬凸塊121；於本實施例，係於各該接點120上形成一錫球，至此即完成圖1所示之混合式半導體封裝結構1。
再請閱圖6A至圖6I所示，係為圖2混合式半導體封裝結構1a的製作過程，即本發明混合式半導體封裝結構製法的第二實施例，其包含以下步驟。
如圖6A所示，首先提供一基板10，該基板10具有一第一表面11及一第二表面12；其中該第一表面11上包含有多個內接點111及多個外接點113，而第二表面12具有多個接點120。
再如圖6B所示，於該基板10的第一表面11塗佈一光阻層100，再於支撐柱(圖中未示)的預定位置進行曝光、顯影製程步驟，於該光阻層100中形成有多個穿槽101。
如圖6C及圖6D所示，於各該穿槽101中形成支撐柱112；於本實施例中，係首先進行第一次化學電鍍製程步驟，如圖6C所示，於各該穿槽101內部分填充金屬材料，以構成支撐柱112的第一柱體112a；再如圖6D所示，再進行第二次化學電鍍製程步驟，填滿各該穿槽101空間，以構成支撐柱112的第二柱 體112b。於本實施中，係以銅材料進行第一次化學電鍍，再以錫材料進行第二次化學電鍍；此外，本步驟亦可更換為塗佈步驟，以膠填滿各該穿槽空間，以構成支撐柱112的第二柱體，即構成圖3所示的第二柱體112c。接著，將光阻層100移除後，如圖6E所示，即可於該基板10的第一表面11成有多個支撐柱112，各該支撐柱112是由第一柱體112a及第二柱體112b構成。
如圖6F所示，將第一晶片20的主動面21朝向該基板10的第一表面11，令其金屬凸塊211對準該第一表面11上的內接點111後連接。於本實施例，該第一晶片20之背面22係與該些支撐柱12齊平。
如圖6G所示，將多個第二晶片30、30a疊設在該第一晶片20的背面22及對應的支撐柱112上，同圖5F所示，在此不再贅述。
如圖6H所示，於該基板10的第一表面11上形成一封膠體40，以包覆該些支撐柱112、該第一晶片20、該些第二晶片30、30a、該些連接線33，並同時填充該第一晶片20的主動面21與該基板10之第一表面11之間的空間。
如圖6I所示，於該基板10的第二表面12的各該接點120上形成有金屬凸塊121；於本實施例，係於各該接點120上形成一錫球，至此即完成圖2所示之混合式半導體封裝結構1a。
以下進一步說明圖4混合式半導體封裝結構1c的製作過程，本實施例的前段步驟均與圖5A至圖5E相同，故不再贅述。此外，本實施例的前段步驟亦可採用圖6A至圖6F的製程步驟。
如圖7A所示，分別將二顆第二晶片30a的主動面31朝向遠離該基板10的第一表面11的方法，即二顆第二晶片30b的背面32朝向第一晶片20及對應的支撐柱112，由於第二晶片30b的背面32已形成有黏著層34，故可直接黏著在第一晶片20的背面22及對應的支撐柱112上；接著，以打線製程步驟將二顆第二 晶片30b的金屬接點311分別以連接線33連接至該第一表面11的對應外接點113。此外，另可再將更多第二晶片分別疊設於此二顆第二晶片30b上。
如圖7B所示，於該基板10的第一表面11上形成一封膠體40，以包覆該些支撐柱112、該第一晶片20、該些第二晶片30b、該些連接線33，並同時填充該第一晶片20的主動面21與該基板10之第一表面之11間的空間。
如圖7C所示，於該基板10的第二表面12的各該接點120上形成有金屬凸塊121；於本實施例，係於各該接點120上形成一錫球，至此即完成圖4所示之混合式半導體封裝結構1c。
綜上所述，本發明基板上的支撐柱是採用微影蝕刻製程，支撐柱的位置及高度精準度高，又支撐柱與第一晶片齊平，故可有效提供多個疊設的第二晶片平穩固定，提供穩定的結構強度；此外，由於第一晶片的主動面與基板的第一表面之間的間隔可於形成封膠體形成步驟中一併填充，不必預留底膠之溢膠範圍，有效減縮外接點與第一晶片外側的距離，縮小該混合式半導體封裝結構的橫向尺寸。
以上所述僅是本發明的實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以實施例揭露如上，然而並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
1:混合式半導體封裝結構
10:基板
11:第一表面
111:內接點
112:支撐柱
121a:第一柱體
112b:第二柱體
113:外接點
12:第二表面
120:接點
121:金屬凸塊
20:第一晶片
21:主動面
211:金屬凸塊
22:背面
30、30a:第二晶片
31:主動面
311:金屬接點
32:背面
33:連接線

Claims (10)

  1. 一種混合式半導體封裝結構，包括：一基板，係包含有一第一表面及一第二表面；其中該第一表面上由內至外包含多個內接點、多個支撐柱及多個外接點，且該第二表面形成有金屬接點；其中各該支撐柱係由曝光、顯影製程成形；至少一第一晶片，各該第一晶片係具有一主動面及一背面；其中該主動面上形成有多個金屬凸塊，且該主動面朝向基板的第一表面，並保持一空間，使該些金屬凸塊對準並連接該基板之第一表面的內接點，且該背面與該些支撐柱齊平；多個第二晶片，各該第二晶片寬度大於各該第一晶片寬度，且該些第二晶片係疊設於該至少一該第一晶片的背面與該些支撐柱上；其中各該第二晶片之主動面的多個金屬接點係分別透過一連接線連接至該第一表面上的對應外接點；以及一封膠體，係形成於該基板之第一表面，並包覆該至少一第一晶片及該些第二晶片，並充滿該至少一第一晶片的主動面與該基板的第一表面之間的空間。
  2. 如請求項1所述之混合式半導體封裝結構，其中該些第二晶片係同軸疊設於該至少一第一晶片上，且最靠近該至少一第一晶片的第二晶片的背面抵靠於該些支撐柱上。
  3. 如請求項1所述之混合式半導體封裝結構，其中該些第二晶片係分別疊設於該至少一第一晶片與對應的支撐柱上。
  4. 如請求項1至3中任一項所述之混合式半導體封裝結構，其中各該支撐柱係為銅柱。
  5. 如請求項1至3中任一項所述之混合式半導體封裝結構，其中各該支撐柱係包含一形成在該基板之第一表面的第一柱體與一疊設在該第一柱體上的第二柱體；其中該第一柱體為銅柱，第二柱體為錫、膠或樹脂。
  6. 一種混合式半導體封裝結構的製法，包括以下步驟：(a)提供一基板；其中該基板係包含有一第一表面及一第二表面；其中該第一表面上由內至外包含多個內接點及多個外接點；(b)於該基板的第一表面形成一光阻層，以微影、蝕刻於該光阻層形成多個穿槽；(c)於各該穿槽中形成支撐柱，並移除光阻層；(d)將至少一第一晶片的主動面之多個金屬凸塊對準並連接至該基準第一表面之該些內接點，並保持一空間；其中該至少一第一晶片的背面與該些支撐柱齊平；(e)將多個第二晶片疊設在該至少一第一晶片的背面及對應的支撐柱上，且各該第二晶片於疊設後先以打線連接將其主動面之金屬接點以一連接線連接至該基板之第二表面所對應的外接點；(f)於該基板的第一表面形成一封膠體，以包覆該至少一第一晶片及該些第二晶片，並充滿該至少一第一晶片的主動面與該基板的第一表面之間的空間；以及(g)於該基板的第二表面的各該接點上形成一金屬凸塊。
  7. 如請求項6所述之混合式半導體封裝結構的製法，其中於步驟(d)中，該些第二晶片係依序同軸疊設在該至少一第一晶片的背面；其中最靠近該至少一第一晶片的第二晶片的背面抵靠在該些支撐柱上。
  8. 如請求項6所述之混合式半導體封裝結構的製法，其中於步驟(d)中，該些第二晶片係分別疊設在該至少一第一晶片的背面及對應的支撐柱上。
  9. 如請求項6至8中任一項所述之混合式半導體封裝結構的製法，其中於步驟(c)中，係以銅材料進行化學電鍍，全部填充該光阻層的各該穿槽，以形成支撐柱。
  10. 如請求項6至8中任一項所述之混合式半導體封裝結構的製法，其中；於步驟(c)中，係以銅材料進行第一次化學電鍍，部分填充該光阻層的各該穿槽，以形成該支撐柱的第一柱體；接著再以錫材料進行第二次化學電鍍，再填充該光阻層的各該穿槽，以於第一柱體上再形成一第二柱體；或於步驟(c)中，係以銅材料進行第一次化學電鍍，部分填充該光阻層的各該穿槽，以形成該支撐柱的第一柱體；接著再以膠或樹脂填充該光阻層的各該穿槽，以於第一柱體上再形成一第二柱體。
TW108107102A 2019-03-04 2019-03-04 混合型半導體封裝結構及其製法 TWI689058B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108107102A TWI689058B (zh) 2019-03-04 2019-03-04 混合型半導體封裝結構及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108107102A TWI689058B (zh) 2019-03-04 2019-03-04 混合型半導體封裝結構及其製法

Publications (2)

Publication Number Publication Date
TWI689058B true TWI689058B (zh) 2020-03-21
TW202034466A TW202034466A (zh) 2020-09-16

Family

ID=70767017

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107102A TWI689058B (zh) 2019-03-04 2019-03-04 混合型半導體封裝結構及其製法

Country Status (1)

Country Link
TW (1) TWI689058B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117133727A (zh) * 2023-08-29 2023-11-28 江苏柒捌玖电子科技有限公司 一种三维堆叠封装结构及其封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW407446B (en) * 1998-12-04 2000-10-01 Chipmos Technologies Inc Electric apparatus with multi-chip stacked package and the method of forming the same
TW201025554A (en) * 2008-12-24 2010-07-01 Powertech Technology Inc Multiple flip-chip package
TW201904001A (zh) * 2017-05-31 2019-01-16 台灣積體電路製造股份有限公司 半導體封裝結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW407446B (en) * 1998-12-04 2000-10-01 Chipmos Technologies Inc Electric apparatus with multi-chip stacked package and the method of forming the same
TW201025554A (en) * 2008-12-24 2010-07-01 Powertech Technology Inc Multiple flip-chip package
TW201904001A (zh) * 2017-05-31 2019-01-16 台灣積體電路製造股份有限公司 半導體封裝結構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117133727A (zh) * 2023-08-29 2023-11-28 江苏柒捌玖电子科技有限公司 一种三维堆叠封装结构及其封装方法

Also Published As

Publication number Publication date
TW202034466A (zh) 2020-09-16

Similar Documents

Publication Publication Date Title
US11967563B2 (en) Fan-out package having a main die and a dummy die
US11626296B2 (en) Fan-out structure and method of fabricating the same
US10985137B2 (en) Stacked integrated circuit structure and method of forming
US10541213B2 (en) Backside redistribution layer (RDL) structure
US8803306B1 (en) Fan-out package structure and methods for forming the same
US10049986B2 (en) Package structures and methods of making the same
KR101423388B1 (ko) 패키지 온 패키지 소자와, 반도체 다이를 패키징하는 방법
US9362140B2 (en) Package stack device and fabrication method thereof
US10049893B2 (en) Semiconductor device with a conductive post
US11211350B2 (en) Semiconductor package and manufacturing method thereof
KR20170003357A (ko) 패키지 구조체
US20230378055A1 (en) Semiconductor package with improved interposer structure
US20020093093A1 (en) Semiconductor package with stacked dies
TW201926605A (zh) 電子封裝件及其製法
TWI736802B (zh) 電子封裝件
TWI689058B (zh) 混合型半導體封裝結構及其製法
TWM455256U (zh) 封裝結構
TW202243166A (zh) 半導體封裝、封裝結構及其製造方法
US20210082854A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR102644598B1 (ko) 반도체 패키지
KR101052867B1 (ko) 스택 패키지 및 그의 제조 방법
KR20120035248A (ko) 칩 적층형 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees