JPH05267555A - 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 - Google Patents

半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法

Info

Publication number
JPH05267555A
JPH05267555A JP4095852A JP9585292A JPH05267555A JP H05267555 A JPH05267555 A JP H05267555A JP 4095852 A JP4095852 A JP 4095852A JP 9585292 A JP9585292 A JP 9585292A JP H05267555 A JPH05267555 A JP H05267555A
Authority
JP
Japan
Prior art keywords
lead
inner lead
lead frame
group
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4095852A
Other languages
English (en)
Inventor
Tomio Yamada
富男 山田
Akiro Hoshi
彰郎 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4095852A priority Critical patent/JPH05267555A/ja
Publication of JPH05267555A publication Critical patent/JPH05267555A/ja
Priority to US08/150,344 priority patent/US5382546A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 ピン数を増加可能な樹脂封止パッケージを有
する低価格な半導体装置の製造技術を提供する。 【構成】 インナリード群が上側平面内の上側インナリ
ード７Ａ群と下側平面内の下側インナリード７Ｂ群とに
よって構成され、上側インナリード群と下側インナリー
ド群とは絶縁層２Ｃを介して絶縁状態で積層されてお
り、各上側インナリード７Ａは下側インナリード７Ｂの
隣合うものの間で、上側インナリードの周方向の両端部
が両脇の下側インナリードの周方向の各端部のそれぞれ
に重複されている。また各上側インナリード７Ａのボン
ディングエリア８Ａが各下側インナリード７Ｂのボンデ
ィングエリア８Ｂよりも径方向外側に位置されている。
上側と下側インナリード群は交互に配列されているた
め、インナリード間のピッチは半分に短縮され、樹脂パ
ッケージ２４の大きさが同じ場合ピン数を増加できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造技
術、特に、リードフレームが使用される半導体装置の製
造技術に関し、例えば、多ピンを備えている半導体集積
回路装置に利用して有効なものに関する。
【０００２】
【従来の技術】一般に、多ピンを備えている半導体集積
回路装置（以下、ＩＣという。）のパッケージの形態と
しては、セラミック・ピン・グリッド・アレー・パッケ
ージ（以下、ＰＧＡという。）や、プラスチック・クワ
ッド・フラット・パッケージ（以下、ＱＦＰという。）
が広く知られている。
【０００３】なお、ＰＧＡ・ＩＣや、ＱＦＰ・ＩＣを述
べてある例としては、日経マグロウヒル社発行「別冊マ
イクロデバイセズＮＯ．２」１９８４年６月１１日発行
Ｐ１４８〜Ｐ１５４、がある。
【０００４】しかし、ＰＧＡ・ＩＣにおいては、高価で
あり、しかも、挿入型であるため、実装作業性が劣ると
いう問題点がある。
【０００５】他方、ＱＦＰ・ＩＣに代表される表面実装
型の樹脂封止パッケージを備えているＩＣにおいては、
リードフレームが使用されてインナリードが形成される
ため、ピン数の増加に限界があるという問題点がある。
【０００６】すなわち、リードフレームは、厚さが０．
１〜０．２ｍｍ程度の金属板が用いられて、プレス加工
やエッチング加工などによって作成されているため、そ
の加工精度などの条件によって隣合うインナリード間の
寸法の低減には限界があるためである。
【０００７】そこで、従来、ピン数を増加することがで
きる樹脂封止パッケージを備えているＩＣの製造技術と
して、特開平３−２７５６３号公報に記載されている半
導体装置が提案されている。
【０００８】すなわち、この半導体装置は、複数枚のリ
ードフレームを絶縁膜を介して積層するとともに、各リ
ードフレームのインナリードをリード配列方向にずらし
て平面配置し、一のリードフレームに搭載した半導体素
子と前記各インナリードとをそれぞれボンディングワイ
ヤで電気接続したことを特徴とする。
【０００９】
【発明が解決しようとする課題】しかし、この特開平３
−２７５６３号公報に記載されている半導体装置におい
ては、上側のインナリードが下側のインナリードの間に
配されて、絶縁層の上に位置されているため、実際的に
は、上側のインナリードにワイヤボンディングを実施す
ることができないという問題点があることが本発明者に
よって明らかにされた。
【００１０】また、特開平３−２７５６３号公報には、
製造方法が具体的に記載されていないため、実際的には
実施することができない。
【００１１】本発明の目的は、ピン数を増加することが
可能な樹脂封止パッケージを備えている半導体装置の製
造を実現することができる半導体装置の製造技術を提供
することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【００１４】すなわち、電子回路が作り込まれている半
導体ペレットと、半導体ペレットがボンディングされて
いるタブと、タブの周囲に放射状に配線されており、半
導体ペレットにそれぞれ電気的に接続されている複数本
のインナリードと、各インナリードと半導体ペレットと
の間にそれぞれ橋絡されているワイヤ群と、各インナリ
ードにそれぞれ一体的に連設されているアウタリード群
と、前記半導体ペレット、インナリード群およびワイヤ
群を樹脂封止する樹脂封止パッケージとを備えている半
導体装置において、前記インナリード群が上側平面内の
上側インナリード群と下側平面内の下側インナリード群
とによって構成されているとともに、上側インナリード
群と下側インナリード群とは絶縁層を介して互いに絶縁
された状態で積層されており、各上側インナリードは下
側インナリードの隣合うものの間において、上側インナ
リードの周方向の両端部が両脇の下側インナリードの周
方向の各端部のそれぞれにオーバラップするように構成
されており、また、各上側インナリードのボンディング
エリアが各下側インナリードのボンディングエリアより
も径方向外側にそれぞれ位置するように構成されている
ことを特徴とする。
【００１５】
【作用】前記した手段によれば、インナリード群が上側
平面内の上側インナリード群と下側平面内の下側インナ
リード群とによって構成されているとともに、上側イン
ナリード群と下側インナリード群とは交互に配列されて
いるため、インナリード間のピッチ寸法は１／２に縮小
することができる。したがって、パッケージの大きさが
同じ条件の場合には、ピン数を増加することができる。
【００１６】また、各上側インナリードは下側インナリ
ードの隣合うものの間において、上側インナリードの周
方向の両端部が両脇の下側インナリードの周方向の各端
部のそれぞれにオーバラップするように構成されている
ため、上側のインナリードにワイヤボンディングが実施
されるに際して、上側のインナリードに対するワイヤボ
ンディング時の反力は下側インナリードのオーバラップ
部分において支持されるため、ワイヤボンディングを実
現することができる。
【００１７】また、樹脂封止パッケージが使用されてい
るため、ＰＧＡに比べて製造コストは充分に低減するこ
とができる。
【００１８】
【実施例】図１（ａ）、（ｂ）は本発明の一実施例であ
るＱＦＰ・ＩＣを示す一部切断平面図および正面断面図
である。図２はその実装状態を示す斜視図である。図３
以降は本発明の一実施例である半導体装置の製造方法を
示す各説明図である。
【００１９】本実施例において、本発明に係る半導体装
置は、ＱＦＰ・ＩＣ２５として構成されている。
【００２０】このＱＦＰ・ＩＣ２５は、電子回路が作り
込まれている半導体ペレット２２と、半導体ペレット２
２の周囲に放射状に配線されている複数本のインナリー
ド７Ａ、７Ｂと、各インナリード７Ａ、７Ｂと半導体ペ
レット２２との間にそれぞれ橋絡されているワイヤ２３
群と、各インナリード７Ａ、７Ｂにそれぞれ一体的に連
設されているアウタリード６Ａ、６Ｂ群と、前記半導体
ペレット２２、インナリード７Ａ、７Ｂ群およびワイヤ
２３群を樹脂封止する樹脂封止パッケージ２４とを備え
ている。
【００２１】そして、前記インナリード群が上側平面内
の上側インナリード７Ａ群と下側平面内の下側インナリ
ード７Ｂ群とによって構成されているとともに、上側イ
ンナリード７Ａ群と下側インナリード７Ｂ群とは絶縁層
２Ｃを介して互いに絶縁された状態で積層されている。
【００２２】また、各上側インナリード７Ａは下側イン
ナリードの隣合うもの７Ｂ、７Ｂの間において、上側イ
ンナリード７Ａの周方向の両端部が両脇の下側インナリ
ード７Ｂ、７Ｂの周方向の各端部のそれぞれにオーバラ
ップするように構成されている。
【００２３】さらに、上側インナリード７Ａ群は下側イ
ンナリード７Ｂと絶縁された状態で、かつ、各先端部８
Ａが径方向外側にずらされた状態で、階段状に積層され
ている。そして、上側インナリード７Ａと下側インナリ
ード７Ｂの先端部にそれぞれ形成されたボンディングエ
リア８Ａ、８Ｂにはワイヤ２３の一端部がボンディング
されることにより、前記半導体ペレット２２に電気的に
接続されている。
【００２４】他方、前記アウタリード６Ａ、６Ｂのそれ
ぞれは、樹脂封止パッケージ２４の側面から同一平面内
において直角に突出されており、その最も外側端部にお
ける下面に形成された実装面が前記樹脂封止パッケージ
２４の外側において正方形枠状に配列されて、その下面
と略同一面になるように成形されている。
【００２５】そして、前記構成に係るＱＦＰ・ＩＣ２５
は、次のような製造方法によって製造されている。
【００２６】以下、本発明の一実施例であるＱＦＰ・Ｉ
Ｃの製造方法を説明する。この説明により、前記ＱＦＰ
・ＩＣ２５の構成の詳細が共に明らかにされる。
【００２７】このＱＦＰ・ＩＣの製造方法には、本発明
の一実施例であるリードフレームとして、図３に示され
ている積層リードフレーム１が使用される。なお、以下
の説明において、積層リードフレーム等は一単位をもっ
て説明され、かつ、図示されているが、積層リードフレ
ーム等は多連に構成してもよい。
【００２８】本発明の一実施例である図３に示されてい
る積層リードフレーム１は、上側リードフレーム２Ａ
と、下側リードフレーム２Ｂと、絶縁層２Ｃとを備えて
いる。絶縁層２Ｃは上側リードフレーム２Ａと下側リー
ドフレーム２Ｂとの間に介設されており、この絶縁層２
Ｃによって上側リードフレーム２Ａと下側リードフレー
ム２Ｂとは互いに絶縁されている。
【００２９】上側リードフレーム２Ａと下側リードフレ
ーム２Ｂとはタブを除いて同一の構成要素を備えてお
り、略同一形状にそれぞれ形成されている。そこで、下
側リードフレーム２Ｂを代表例として、まず、その構成
要素を説明する。
【００３０】すなわち、下側リードフレーム２Ｂは略正
方形の枠形状に形成されている外枠３Ｂを備えており、
外枠３Ｂには略正方形の板形状に形成されているタブ４
Ｂが中央部に同心的に配されて、複数本のタブ吊りリー
ド５Ｂを介して吊持されている。
【００３１】外枠３Ｂにはアウタリード６Ｂが複数本、
径方向内向きにそれぞれ突設されており、このアウタリ
ード６Ｂ群は互いに平行になるように外枠３Ｂに直角に
突設されて整列されている。
【００３２】各アウタリード６Ｂにはインナリード７Ｂ
が内側先端に連続するように一体的に連設されており、
隣合うインナリード７Ｂ、７Ｂ間のピッチは、これらに
連続したアウタリード６Ｂ、６Ｂ間のピッチよりも縮小
された状態になっている。そして、インナリード７Ｂ群
はタブ４Ｂの四方に近接して整列されており、その先端
部によってボンディングエリア８Ｂが実質的に構成され
ている。
【００３３】このインナリード７Ｂのボンディングエリ
ア８Ｂ群には銀めっき層９Ｂがそれぞれ被着されてい
る。この銀めっき層９Ｂは後述するワイヤボンディング
のボンダビリティーを向上させるために形成されてい
る。
【００３４】他方、上側リードフレーム２Ａにはタブが
形成されていない。そして、上側リードフレーム２Ａは
下側リードフレーム２Ｂの上に同心的に配されて、絶縁
層２Ｃを介して接着されている。
【００３５】この状態において、上側リードフレーム２
Ａのインナリード７Ａの先端部は下側リードフレーム２
Ｂのインナリード７Ｂよりも径方向外側に後退されてお
り、この構成により、下側リードフレーム２Ｂのボンデ
ィングエリア８Ｂが露出されている。
【００３６】このインナリード７Ａのボンディングエリ
ア８Ａ群には銀めっき層９Ａがそれぞれ被着されてい
る。この銀めっき層９Ａは後述するワイヤボンディング
のボンダビリティーを向上させるために形成されてい
る。
【００３７】なお、絶縁層２Ｃにもタブが形成されてい
ない。そして、絶縁層２Ｃは下側リードフレーム２Ｂの
上に略正方形の枠形状に形成されている。この状態にお
いて、上側リードフレーム２Ａのインナリード７Ａの先
端部は、絶縁層２Ｃのインナリードに相当する部分（以
下、インナリード相当部分ということがある。絶縁層２
Ｃの他の各相当部分についても同様とする。）よりも径
方向外側に後退されており、この構成により、下側リー
ドフレーム２Ｂのボンディングエリア８Ｂが露出されて
いる。
【００３８】このようにして、下側リードフレーム２
Ｂ、上側リードフレーム２Ａおよび絶縁層２Ｃが積層さ
れた状態において、各リードフレーム２Ａ、２Ｂおよび
絶縁層２Ｃの外枠３Ａ、３Ｂおよび外枠相当部分３Ｃは
各アウタリード６Ｂ、６Ａおよびアウタリード相当部分
６Ｃの外側で積層された状態になっており、これら外枠
３Ｂ、３Ａ、外枠相当部３Ｃによって、後記する樹脂封
止パッケージ成形時に樹脂をせき止めるためのダムが実
質的に構成されるようになっている。
【００３９】また、外枠３Ａ、３Ｂにはスリット１０
Ａ、１０Ｂが長さ方向に延在するようにそれぞれ細長く
開設されている。このスリットは後述するアウタリード
の屈曲成形時に応力を吸収する役割を果たすように構成
されている。
【００４０】そして、本実施例において、上側リードフ
レーム２Ａの各インナリード７Ａは下側リードフレーム
２Ｂの各インナリード７Ｂの隣合うインナリード７Ｂ、
７Ｂの間において、上側インナリード７Ａの周方向の両
端部が両脇の下側インナリード７Ｂ、７Ｂの周方向の各
端部にオーバラップするように構成されている。このオ
ーバラップ量は後述するように、上側インナリード７Ａ
のボンディングエリア８Ａに対するワイヤボンディング
を実現することができる量とする。
【００４１】次に、本発明の一実施例であるリードフレ
ームの製造方法を前記構成に係る積層リードフレーム１
の製造方法について、図４〜図８を参照にして説明す
る。
【００４２】まず、この積層リードフレーム１の製造方
法においては、図４（ａ）に示されている積層体１１が
製造される。この積層体１１は、絶縁層１２Ｃの上側面
に上側導体層１２Ａが被着され、絶縁層１２Ｃの下側面
に下側導体層１２Ｂが被着されて、一体的に構成されて
いる。
【００４３】例えば、絶縁層１２Ｃはエポキシ樹脂が用
いられて、厚さが５０〜９０μｍの薄膜形状に形成され
ている。また、両方の導体膜１２Ａ、１２Ｂは４２アロ
イが用いられて、厚さが９０〜１５０μｍの薄板形状に
形成されている。そして、両方の導体層１２Ａ、１２Ｂ
は絶縁層１２Ｃに接着や溶着等の適当な手段によって固
着されている。
【００４４】その後、積層体１１にはリソグラフィー処
理が実施され、前記構成に係る上側リードフレーム２
Ａ、下側リードフレーム２Ｂおよび絶縁層２Ｃが形成さ
れることになる。
【００４５】そのリソグラフィー処理工程において、ま
ず、図４（ｂ）に示されているように、積層体１１には
上側導体層１２Ａおよび下側導体層１２Ｂにレジストが
塗布されることによってレジスト膜１３Ａ、１３Ｂが形
成される。
【００４６】続いて、露光装置によって、パターンが焼
き付けられた後、現像処理が施される。これらの処理に
よって、図４（ｃ）に示されているように、積層体１１
における上側導体層１２Ａおよび下側導体層１２Ｂには
上側レジストパターン１４Ａおよび下側レジストパター
ン１４Ｂがそれぞれ形成される。
【００４７】次に、エッチング処理が施されると、図５
に示されているように、上側導体層１２Ａおよび下側導
体層１２Ｂには上側レジストパターン１４Ａおよび下側
レジストパターン１４Ｂに基づいて、前述した上側リー
ドフレーム２Ａおよび下側リードフレーム２Ｂがそれぞ
れ形成される。
【００４８】その後、図６に示されているように、積層
体１１における絶縁層１２Ｃの上側面にはレジスト膜１
５が形成される。このレジスト膜１５はメタルマスク法
等の簡単な手段を用いて形成することができる。
【００４９】続いて、エッチング処理が施されると、図
７に示されているように、下側導体層１２Ｂにはレジス
ト膜１５に基づいて、前述した下側リードフレーム２Ｂ
におけるタブ４Ｂおよびボンディングエリア８Ｂがそれ
ぞれ形成される。
【００５０】その後、銀めっき処理が施される。この銀
めっき処理によって、図８に示されているように、上側
インナリード７Ａのボンディングエリア８Ａおよび下側
インナリード７Ｂのボンディングエリア８Ｂには、銀め
っき層９Ａおよび９Ｂがそれぞれ形成される。
【００５１】以上の製造方法によって、前記構成に係る
積層リードフレーム１が製造されたことになる。
【００５２】以上のようにして製造された前記構成に係
る積層リードフレーム１には、ペレットボンディング工
程およびワイヤボンディング工程において、ペレットボ
ンディングおよびワイヤボンディングが実施される。
【００５３】まず、ペレットボンディング工程におい
て、所謂半導体の前工程において集積回路が作り込まれ
たペレット２２が、図９に示されているように、積層リ
ードフレーム１における下側リードフレーム２Ｂにおけ
るタブ４Ｂの上に同心的に配されて、銀ペースト等から
成るボンディング層２１によって接着されてボンディン
グされる。
【００５４】次いで、ワイヤボンディング工程におい
て、図１０に示されているように、各ワイヤ２３が積層
リードフレーム１における上側リードフレーム２Ａおよ
び下側リードフレーム２Ｂの各インナリード７Ａおよび
７Ｂとペレット２２との間に、その両端部が上側インナ
リード７Ａのボンディングエリア８Ａおよび下側インナ
リード７Ｂのボンディングエリア８Ｂと、ペレット２２
のボンディングパッドとにそれぞれボンディングされ
て、橋絡される。
【００５５】この際、インナリード７Ａおよび７Ｂのボ
ンディングエリア８Ａおよび８Ｂには銀めっき層９Ａお
よび９Ｂが形成されているため、ワイヤ２３はボンディ
ングエリア８Ａおよび８Ｂに銀めっき層９Ａおよび９Ｂ
を介してきわめて良好なボンダビリティーをもってボン
ディングされることになる。
【００５６】このワイヤボンディング作業は、ネールヘ
ッドボンディング法、または、ウェッジボンディング法
のいずれによって実施してもよい。
【００５７】特に、ネールヘッドボンディング法によっ
てワイヤボンディング作業が実施される場合には、ペレ
ット２２側のピッチが狭小になるため、ボール径を通常
のネールヘッドボンディング法の場合に比較して小さく
する必要がある。例えば、通常のネールヘッドボンディ
ング法の場合におけるボール径が、９０μｍの場合に
は、本実施例において、ネールヘッドボンディング法が
使用される場合には、圧着後のボール径で７０μｍ前後
に設定することが望ましい。
【００５８】ウェッジボンディング法が使用される場合
には、通常のウェッジボンディング法が使用される場合
であっても、ピッチ幅が７０μｍ未満に設定されている
ため、充分に対応することができる。
【００５９】ここで、ワイヤボンディング作業は、上側
リードフレーム２Ａの各インナリード７Ａ群、下側リー
ドフレーム２Ｂの各インナリード７Ｂ毎に実施したほう
が作業能率がよい。なぜならば、ワイヤボンディング作
業は上下２段を交互に実施して行く場合よりも、同一平
面毎に実施して行く場合の方が作業能率がよいからであ
る。
【００６０】また、ワイヤボンディング作業の順序とし
ては、下側リードフレーム２Ｂの各インナリード７Ｂに
ついて先に実施した方が、作業能率がよい。なぜなら
ば、下側リードフレーム２Ｂのインナリード７Ｂ群の方
が、上側リードフレーム２Ａのインナリード７Ａよりも
早く所定のボンディング可能温度に達するため、ワイヤ
ボンディング作業を早く開始することができるためであ
る。
【００６１】そして、下側リードフレーム２Ｂについ
て、ワイヤボンディングが実施されている間に、上側リ
ードフレーム２Ａのインナリード７Ａ群の温度がボンデ
ィング可能温度に達することになる。
【００６２】ところで、上側インナリード７Ａは隣合う
下側インナリード７Ｂと７Ｂとの間において絶縁層２Ｃ
の上に配置されているため、上側インナリード７Ａのボ
ンディングエリア８Ａにワイヤ２３がボンディングされ
る際、ボンディングが不適正になる危険性がある。すな
わち、ボンディングエリア８Ａにワイヤ２３を押着させ
る際の押力を絶縁層２Ｃの下の下側インナリード７Ｂと
７Ｂとの間の空間によって支持することができないため
である。つまり、上側ボンディングエリア８Ａの下側に
反力を受ける剛体が存在しないためである。
【００６３】しかし、本実施例においては、上側インナ
リード７Ａにおけるボンディングエリア８Ａの両端部
が、隣合う下側インナリード７Ｂと７Ｂとの両端部にオ
ーバラップするように構成されているため、図１１に示
されているように、上側インナリード７Ａのボンディン
グエリア８Ａにワイヤボンディングするのに必要な反力
は、両方のオーバラップ部を介して下側インナリード７
Ｂ、７Ｂによって得られることになる。
【００６４】例えば、ウエッジボンディング法が使用さ
れる場合、図１１に示されているように、上側インナリ
ード７Ａにはウエッジ２０によってワイヤ２３の一端部
が押接されるとともに、超音波エネルギが付勢される。
このとき、上側インナリード７Ａのボンディングエリア
８Ａの両端部は隣合う下側インナリード７Ｂ、７Ｂにオ
ーバラップしているため、ウエッジ２０によってワイヤ
２３に加えられた押力および超音波エネルギは、上側イ
ンナリード７Ａのボンディングエリア８Ａ、その下の絶
縁層２Ｃおよび下側インナリード７Ｂ、７Ｂのオーバラ
ップ部分を介してボンディングテーブル１９によって受
け止められる。
【００６５】つまり、ウエッジ２０はその押力および超
音波エネルギの反力を、剛体である下側インナリード７
Ｂ、７Ｂのオーバラップ部分を介してボンディングテー
ブル１９に求めることができるため、インナリード７
Ｂ、７Ｂ間に配置された上側インナリード７Ａのボンデ
ィングエリア８Ａについてもワイヤボンディングを実現
させることができる。
【００６６】このようにして、本実施例において、上側
インナリード７Ａのボンディングエリア８Ａに対するワ
イヤボンディング作業に際しても、ワイヤボンディング
時の押力が下側インナリード７Ｂ、７Ｂによって確実に
保持されるため、上側インナリード７Ａが隣合う下側イ
ンナリード７Ｂ、７Ｂ間に配置されていても、上側イン
ナリード７Ａに良好なボンダビリティーをもってワイヤ
ボンディングすることができる。
【００６７】以上のペレットボンディング作業およびワ
イヤボンディング作業により、ペレット２２に作り込ま
れた集積回路は、ボンディングパッド、ワイヤ２３、イ
ンナリード７Ａおよびアウタリード６Ａ、インナリード
７Ｂおよびアウタリード６Ｂを介して外部に電気的に導
出される状態になる。
【００６８】その後、積層リードフレーム１には樹脂封
止パッケージ２４が、図１２、図１３および図１４に示
されているようなトランスファ成形装置３０が使用され
て樹脂成形される。
【００６９】図１２、図１３および図１４に示されてい
るトランスファ成形装置３０は、シリンダ装置等（図示
せず）によって互いに型締めされる一対の上型３１と下
型３２とを備えており、上型３１と下型３２との合わせ
面には上型キャビティー凹部３３ａと下型キャビティー
凹部３３ｂとが、互いに協働してキャビティー３３を形
成するようにそれぞれ複数組没設されている。
【００７０】上型３１の合わせ面にはポット３４が開設
されており、ポット３４にはシリンダ装置（図示せず）
により進退されるプランジャ３５が成形材料としての樹
脂（以下、レジンという。）を送給し得るように挿入さ
れている。
【００７１】下型３２の合わせ面にはカル３６がポット
３４との対向位置に配されて没設されているとともに、
ランナ３７がポット３４に接続するように放射状に配さ
れて没設されている。各ランナ３７の他端部は下側キャ
ビティー凹部３３ｂの一箇所のコーナ部に接続されてお
り、その接続部にはゲート３８がレジンをキャビティー
３３内に注入し得るように形成されている。
【００７２】また、下型３２の合わせ面にはエアベント
３９が３本、下型３２のキャビティー凹部３３ｂの３箇
所のコーナ部にそれぞれ配されて、キャビティー３３内
に連通するように没設されている。
【００７３】他方、上型３１の合わせ面には上側アウタ
リード６Ａを屈曲成形させるためのアウタリード成形部
４０が、上側リードフレーム２Ａおよび絶縁層２Ｃの厚
さと略等しい高さをもって一定の高さで、下向きに突設
されている。このアウタリード成形部４０は、積層リー
ドフレーム１の外枠３Ａ、３Ｂと、積層リードフレーム
１のインナリード７Ａ、７Ｂの最外周との間の間隔をも
って略正方形の枠形状に形成されている。
【００７４】次に、前記構成にかかる積層リードフレー
ム１が用いられて、樹脂封止パッケージ２４がトランス
ファ成形される作業について説明する。樹脂封止パッケ
ージ２４がトランスファ成形されるに際して、積層リー
ドフレーム１は下型３２の上に、ペレット２２が各キャ
ビティー３３内にそれぞれ収容されるように配されてセ
ットされる。
【００７５】続いて、上型３１と下型３２とが型締めさ
れる。このとき、上型３１にアウタリード成形部４０が
突設されているため、積層リードフレーム１の上側リー
ドフレーム２Ａにおけるアウタリード６Ａは、アウタリ
ード成形部４０によって下型３２に押さえ付けられるよ
うに屈曲変形される。この屈曲変形によって、上側アウ
タリード６Ａは下側アウタリード６Ｂと同一面に揃えら
れた状態になる。
【００７６】このとき、上側リードフレーム２Ａの外枠
３Ａにスリット１０Ａが略全長にわたって開設されてい
るため、アウタリード６Ａ群の屈曲成形時に作用する引
張応力はスリット１０Ａによって吸収される。したがっ
て、上側インナリード７Ａは下側インナリード７Ｂの上
段に位置した状態を適正に維持している。
【００７７】その後、ポット３４からプランジャ３５に
よりレジン４１がランナ３７およびゲート３８を通じて
キャビティー３３に送給されて充填される。このとき、
キャビティー３３内のエアは各エアベント３９から排出
されるため、レジン４１はキャビティー３３内に円滑に
充填されて行く。
【００７８】ところで、キャビティー３３内に充填した
レジン４１は、上型３１と下型３２との合わせ面におけ
る隣合うアウタリード６Ａと６Ｂとの間の隙間からキャ
ビティー３３の外部へ漏洩しようとする。このように、
アウタリード６Ａと６Ｂとの隙間からレジン４１が漏洩
すると、厚いレジンばりが形成されてしまう。
【００７９】しかし、本実施例においては、外枠３Ａ、
３Ｂ、外枠相当部３Ｃが上型３１と下型３２との間で強
力に型締めされることにより、絶縁層２Ｃの樹脂によっ
て形成された外枠相当部３Ｃが、丁度ガスケットのよう
に機能するため、上型３１と下型３２との合わせ面にお
けるキャビティー３３外部の隙間空間はきわめて高い気
密性を維持した状態になっている。
【００８０】その結果、キャビティー３３内に充填され
たレジン４１がアウタリード６Ａ、６Ｂの間の隙間から
外部に漏洩しようとしても、漏洩しようとする隙間空間
のエアが排出されないため、レジン４１はその隙間空間
内のエアに押さえられることにより、その隙間空間に漏
洩することができない。
【００８１】このようにして、本実施例においては、キ
ャビティー３３内に充填されたレジン４１がアウタリー
ド６Ａ、６Ｂの隙間から外部へ漏洩する現象を防止する
ことができるため、アウタリード６Ａ、６Ｂ間に厚いレ
ジンばりが形成される現象の発生を未然に防止すること
ができる。
【００８２】換言すれば、絶縁層２Ｃの樹脂によって形
成された外枠相当部３Ｃは、レジン４１のキャビティー
３３からの漏洩を防止するダムとしての役目を果たす。
その結果、積層リードフレーム１や上型３１および下型
３２にレジン４１の漏洩を防止するためのダムを形成し
なくて済む。
【００８３】レジン４１のキャビティー３３への充填
後、レジン４１が熱硬化されると、キャビティー３３に
よって樹脂封止パッケージ２４の樹脂ボデーが成形され
る。
【００８４】その後、上型３１および下型３２は型開き
されるとともに、エジェクタ・ピン（図示せず）によっ
て樹脂封止パッケージ２４がキャビティー３３から離型
される。そして、樹脂封止パッケージ２４を成形された
積層リードフレーム１は、トランスファ成形装置３０か
ら脱装される。
【００８５】このようにして、樹脂成形された樹脂封止
パッケージ２４の内部には、図１５（ａ）に示されてい
るように、タブ４Ｂ、ペレット２２、上側インナリード
７Ａ、下側インナリード７Ｂおよびワイヤ２３群が樹脂
封止されたことになる。
【００８６】以上のようにして樹脂封止パッケージ２４
が成形された積層リードフレーム１は、リード切断成形
工程において、図１５（ｂ）に示されているように、外
枠３を切り落されるとともに、各アウタリード６Ａ、６
Ｂをガル・ウイング形状に屈曲形成される。これによ
り、前記構成に係るＱＦＰ・ＩＣ２５が製造されたこと
になる。
【００８７】リード切断成形工程において、後述するよ
うにＱＦＰ・ＩＣ２５の表面実装を簡単に実現するため
に、このＱＦＰ・ＩＣ２５の各アウタリード６Ａ、６Ｂ
はその実装面が同一平面内になるように、リード成形さ
れる
【００８８】以上のようにして製造された樹脂封止形Ｑ
ＦＰ・ＩＣ２５は図２および図１５（ｃ）に示されてい
るようにプリント配線基板に表面実装される。
【００８９】図２および図１５（ｃ）において、プリン
ト配線基板５１にはランド５２が複数個、実装対象物と
なる樹脂封止形ＱＦＰ・ＩＣ２５における各アウタリー
ド６Ａ、６Ｂに対応するように配されて、はんだ材料を
用いられて略長方形の薄板形状に形成されている。
【００９０】このプリント配線基板５１に前記構成に係
るＱＦＰ・ＩＣ２５が実装されるに際して、ＱＦＰ・Ｉ
Ｃ２５の各アウタリード６Ａ、６Ｂが各ランド５２にそ
れぞれ整合されて当接される。
【００９１】その後、アウタリード６Ａ、６Ｂとランド
５２とがリフローはんだ処理される。このはんだ処理に
よって、アウタリード６Ａ、６Ｂとランド５２との間に
はんだ盛り層５３が形成され、このはんだ盛り層５３に
よって、ＱＦＰ・ＩＣ２５とプリント配線基板５１とが
電気的かつ機械的に接続される。
【００９２】このようにして、前記構成に係るＱＦＰ・
ＩＣ２５はプリント配線基板５１に表面実装されるが、
このＱＦＰ・ＩＣ２５の各アウタリード６Ａ、６Ｂはそ
の実装面が同一平面内になるように、リード成形されて
いるため、表面実装は簡単に実現することができる。
【００９３】ところで、前記構成にかかるＱＦＰ・ＩＣ
は出荷前に電気特性試験検査および環境試験検査を実施
される。この電気特性試験検査および環境試験検査にお
いて、ＱＦＰ・ＩＣに通電される場合、アウタリードの
下端面に検査装置における測定子としての端子がそれぞ
れ接触されることにより、ＱＦＰ・ＩＣと検査装置のテ
スタとが電気的に接続される。このとき、隣り合うアウ
タリードにおける側面同士が接触していると、アウタリ
ード間が短絡するため、検査結果は不良となってしま
う。
【００９４】しかし、本実施例においては、図１に示さ
れているように、各アウタリード６Ａ、６Ｂの間隔が充
分に確保されているため、隣合うアウタリード６Ａと６
Ｂとの間の短絡は発生しない。
【００９５】そして、検査装置の隣り合う端子はアウタ
リードに電気的にそれぞれ適正に接続された状態になる
ため、検査は通常通りに実行されることになる。したが
って、電気的検査は有効に受けることができ、その結
果、歩留りが向上される。
【００９６】前記実施例によれば次の効果が得られる。 インナリード群が上側平面内の上側インナリード７
Ａ群と下側平面内の下側インナリード７Ｂ群とによって
構成されているとともに、上側インナリード７Ａ群と下
側インナリード７Ｂ群とは交互に配列されているため、
インナリード間のピッチ寸法は１／２に縮小することが
できる。したがって、パッケージの大きさが同じ条件の
場合には、ピン数を増加することができる。
【００９７】 各上側インナリード７Ａは下側インナ
リード７Ｂの隣合うものの間において、上側インナリー
ド７Ａの周方向の両端部が両脇の下側インナリード７
Ｂ、７Ｂの周方向の各端部のそれぞれにオーバラップす
るように構成されているため、上側のインナリード７Ａ
にワイヤボンディングが実施されるに際して、上側イン
ナリード７Ａに対するワイヤボンディング時の反力は下
側インナリード７Ｂ、７Ｂのオーバラップ部分において
支持されるため、上側インナリード７Ａが下側インナリ
ード７Ｂ、７Ｂの間に配置されているにもかかわらず、
適正なワイヤボンディングを実現することができる。
【００９８】 樹脂封止パッケージが使用されている
ため、ＰＧＡに比べて製造コストは充分に低減すること
ができる。
【００９９】 各アウタリード６Ａ、６Ｂはその実装
面が同一平面内になるように配列されているため、イン
ナリード７Ａ、７Ｂが２段階形状に配列されているのに
もかかわらず、プリント配線基板４１に対する実装作業
性を損なわずに済む。
【０１００】 隣り合うアウタリード６Ａ、６Ｂ間の
間隔をピン数が多い場合であっても、充分大きく確保す
ることができるため、電気的試験検査において、隣り合
うアウタリード６Ａ、６Ｂのそれぞれに検査装置の各端
子をそれぞれ有効に接続させることができるため、検査
を適正に実行させることができ、その結果、製造歩留り
を高めることができる。
【０１０１】 積層リードフレーム１を絶縁層１２Ｃ
の表裏面に導体層１２Ａ、１２Ｂがそれぞれ被着された
積層体１１にリソグラフィー処理を施して製造すること
により、積層リードフレーム１を簡単かつ精密に製造す
る。
【０１０２】 積層リードフレーム１１の外枠部分に
絶縁層２Ｃの樹脂によって形成された外枠相当部３Ｃを
形成することにより、樹脂封止パッケージ２４の成形時
に、外枠相当部３Ｃがその弾力性によりガスケットのよ
うに機能するため、キャビティー３３に充填されたレジ
ン４１がアウタリード６Ａ、６Ｂ間の隙間からキャビテ
ィー３３の外部に漏洩するのを防止することができ、ア
ウタリード６Ａ、６Ｂ間にレジンばりが発生するのを防
止することができる。
【０１０３】 前記によってレジンばりの発生を防
止することができるため、積層リードフレーム１や上型
３１および下型３２にダムを形成することを回避するこ
とができる。
【０１０４】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【０１０５】例えば、上側アウタリード６Ａと下側アウ
タリード６Ｂとの樹脂封止パッケージ２４からの突出口
を揃えるように同一平面内に屈曲させる作業は、樹脂封
止パッケージ成形工程において、同時に実施するように
構成するに限らず、図１６（ａ）に示されているよう
に、積層リードフレーム１の段階で実施してもよい。
【０１０６】また、上側アウタリード６Ａを下側アウタ
リード６Ｂ側へ屈曲させるように構成するに限らず、下
側アウタリード６Ｂを上側アウタリード６Ａ側へ屈曲さ
せるように構成してもよい。
【０１０７】さらには、図１６（ｂ）に示されているよ
うに、上側アウタリード６Ａおよび下側アウタリード６
Ｂを互いに半分宛屈曲させるように構成してもよい。
【０１０８】上側アウタリード６Ａと下側アウタリード
６Ｂは樹脂封止パッケージ２４から同一平面において突
出させるに限らず、上段位置と下段位置とからそれぞれ
突出させてもよい。
【０１０９】絶縁層を形成するための材料としては、エ
ポキシ樹脂を使用するに限らず、ポリウレタン樹脂やポ
リイミド樹脂等のような他の樹脂、さらには、石英ガラ
スや絶縁性の導体等を使用してもよい。
【０１１０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である樹脂封
止形ＱＦＰ・ＩＣに適用した場合について説明したが、
それに限定されるものではなく、樹脂封止形パッケージ
を備えているＩＣや、トランジスタ等のような半導体装
置全般に適用することができる。
【０１１１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【０１１２】インナリード群が上側平面内の上側インナ
リード群と下側平面内の下側インナリード群とによって
構成されているとともに、上側インナリード群と下側イ
ンナリード群とは交互に配列されているため、インナリ
ード間のピッチ寸法は１／２に縮小することができる。
したがって、パッケージの大きさが同じ条件の場合に
は、ピン数を増加することができる。
【０１１３】また、各上側インナリードは下側インナリ
ードの隣合うものの間において、上側インナリードの周
方向の両端部が両脇の下側インナリードの周方向の各端
部のそれぞれにオーバラップするように構成されている
ため、上側のインナリードにワイヤボンディングが実施
されるに際して、上側のインナリードに対するワイヤボ
ンディング時の反力は下側インナリードのオーバラップ
部分において支持されるため、上側インナリードについ
てのワイヤボンディングを適正に実現することができ
る。
【図面の簡単な説明】
【図１】本発明の一実施例であるＱＦＰ・ＩＣを示す一
部切断平面図および正面断面図である。
【図２】その実装状態を示す斜視図である。
【図３】本発明の一実施例である積層リードフレームを
示す図であり、（ａ）は平面図、（ｂ）は正面断面図で
ある。
【図４】本発明の一実施例である積層リードフレームの
製造方法を示す図であり、（ａ）は積層体を示す正面断
面図、（ｂ）はレジスト塗布後を示す正面断面図、
（ｃ）はレジストパターン形成後を示す正面断面図であ
る。
【図５】（ａ）はリードフレームについてのエッチング
処理後を示す平面図、（ｂ）は正面断面図である。
【図６】（ａ）はレジスト塗布後を示す平面図、（ｂ）
は正面断面図である。
【図７】（ａ）は絶縁膜についてのエッチング処理後を
示す平面図、（ｂ）は正面断面図である。
【図８】（ａ）はボンディングエリアについての銀めっ
き処理後を示す拡大した部分平面図、（ｂ）は拡大した
部分正面断面図である。
【図９】本発明の一実施例であるＱＦＰ・ＩＣの製造方
法におけるペレットボンディング工程後を示す図であ
り、（ａ）は平面図、（ｂ）は正面断面図である。
【図１０】同じくワイヤボンディング工程後を示す図で
あり、（ａ）は平面図、（ｂ）は正面断面図である。
【図１１】その作用を説明するための図であり、（ａ）
は拡大した部分平面図、（ｂ）は拡大した部分正面断面
図、（ｃ）は拡大した部分側面断面図である。
【図１２】トランスファ成形装置を示す下型の部分平面
図である。
【図１３】図１２のXIII−XIII線に沿う断面図に相当す
るトランスファ成形装置を示す側面断面図である。
【図１４】そのトランスファ成形工程を示す側面断面図
である。
【図１５】（ａ）はトランスファ成形工程後を示す側面
断面図、（ｂ）はアウタリード切断成形工程後を示す側
面断面図、（ｃ）は実装後を示す一部切断正面図であ
る。
【図１６】本発明の他の実施例である積層リードフレー
ムを示す各正面断面図である。
【符号の説明】 １…積層リードフレーム、２Ａ、２Ｂ…リードフレー
ム、２Ｃ…絶縁層、３Ａ、３Ｂ、３Ｃ…外枠、４Ａ…タ
ブ、５Ａ…タブ吊りリード、６Ａ、６Ｂ…アウタリー
ド、７Ａ、７Ｂ…インナリード、８Ａ、８Ｂ…ボンディ
ングエリア、９Ａ、９Ｂ…銀めっき層、１１…積層体、
１２Ａ、１２Ｂ…導体層、１２Ｃ…絶縁層、１３Ａ、１
３Ｂ…レジスト膜、１４Ａ、１４Ｂ…レジストパター
ン、１５…レジスト膜、２１…ボンディング層、２２…
ペレット、２３…ワイヤ、２４…樹脂封止パッケージ、
２５…ＱＦＰ・ＩＣ（半導体装置）、３０…成形装置、
３１…上型、３２…下型、３３…キャビティー、３４…
ゲート、３５…ランナ、３６…カル、３７…ランナ、３
８…ゲート、３９…エアベント、４０…アウタリード成
形部、４１…レジン、５１…プリント配線基板、５２…
ランド、５３…はんだ付け層。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１２月１６日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図３】
【図２】
【図４】
【図５】
【図１３】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１４】
【図１５】
【図１６】

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 電子回路が作り込まれている半導体ペレ
    ットと、半導体ペレットがボンディングされているタブ
    と、タブの周囲に放射状に配線されている複数本のイン
    ナリードと、各インナリードと半導体ペレットとの間に
    それぞれ橋絡されているワイヤ群と、各インナリードに
    それぞれ一体的に連設されているアウタリード群と、前
    記半導体ペレット、インナリード群およびワイヤ群を樹
    脂封止する樹脂封止パッケージとを備えている半導体装
    置において、 前記インナリード群が上側平面内の上側インナリード群
    と下側平面内の下側インナリード群とによって構成され
    ているとともに、上側インナリード群と下側インナリー
    ド群とは絶縁層を介して互いに絶縁された状態で積層さ
    れており、 各上側インナリードは下側インナリードの隣合うものの
    間において、上側インナリードの周方向の両端部が両脇
    の下側インナリードの周方向の各端部のそれぞれにオー
    バラップするように構成されており、 また、各上側インナリードのボンディングエリアが各下
    側インナリードのボンディングエリアよりも径方向外側
    にそれぞれ位置するように構成されていることを特徴と
    する半導体装置。
  2. 【請求項２】 前記各上側インナリードおよび各下側イ
    ンナリードにそれぞれ連設した各アウタリードは、その
    実装面が同一平面に位置するように形成されていること
    を特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記各上側インナリードおよび各下側イ
    ンナリードにそれぞれ連設した各アウタリードは、その
    前記樹脂封止パッケージからの各突出位置が同一平面に
    位置するようにそれぞれ形成されていることを特徴とす
    る請求項１に記載の半導体装置。
  4. 【請求項４】 前記タブが下側インナリード群と同一面
    に形成されており、このタブに前記半導体ペレットがボ
    ンディングされていることを特徴とする請求項１に記載
    の半導体装置。
  5. 【請求項５】 上側平面内の上側リードフレームと下側
    平面内の下側リードフレームとが絶縁層を介して互いに
    絶縁された状態で積層されている積層リードフレームで
    あって、上側リードフレームの各インナリードは下側リ
    ードフレームの各インナリードの隣合うインナリードの
    間において、上側インナリードの周方向の両端部が両脇
    の下側インナリードの周方向の各端部にオーバラップす
    るように構成されているとともに、各上側インナリード
    のボンディングエリアが各下側インナリードのボンディ
    ングエリアよりも径方向外側に位置するように構成され
    ている積層リードフレームが作成される積層リードフレ
    ーム作成工程と、 積層リードフレームのタブに半導体ペレットがボンディ
    ングされるペレットボンディング工程と、 半導体ペレットのボンディングパッドと、前記積層リー
    ドフレームの各インナリードのボンディングエリアとに
    ワイヤの両端部がボンディングされるワイヤボンディン
    グ工程と、 前記半導体ペレット、インナリード群およびワイヤ群を
    樹脂封止する樹脂封止パッケージが成形される樹脂封止
    パッケージ成形工程と、 積層リードフレームの外枠が切り落とされるとともに、
    アウタリードが成形されるリード成形工程と、 を備えていることを特徴とする半導体装置の製造方法。
  6. 【請求項６】 ワイヤボンディング工程において、下側
    のインナリード群についてワイヤボンディングが実施さ
    れた後、上側のインナリード群についてワイヤボンディ
    ングが実施されることを特徴とする請求項５に記載の半
    導体装置の製造方法。
  7. 【請求項７】 樹脂封止パッケージ工程において、アウ
    タリードのパッケージからの突出部が上下型によって同
    一平面内に押さえ込まれることを特徴とする請求項５に
    記載の半導体装置の製造方法。
  8. 【請求項８】 樹脂封止パッケージ工程において、積層
    リードフレームの外枠における絶縁層の弾性力を利用し
    て上下型の型締めが強化されることを特徴とする請求項
    ５に記載の半導体装置の製造方法。
  9. 【請求項９】 上側平面内の上側リードフレームと下側
    平面内の下側リードフレームとが絶縁層を介して互いに
    絶縁された状態で積層されている積層リードフレームで
    あって、上側リードフレームの各インナリードは下側リ
    ードフレームの各インナリードの隣合うインナリードの
    間において、上側インナリードの周方向の両端部が両脇
    の下側インナリードの周方向の各端部にオーバラップす
    るように構成されているとともに、各上側インナリード
    のボンディングエリアが各下側インナリードのボンディ
    ングエリアよりも径方向外側に位置するように構成され
    ていることを特徴とするリードフレーム。
  10. 【請求項１０】 請求項９に記載のリードフレームの製
    造方法であって、 絶縁層の表裏面に導体層がそれぞれ被着される工程と、 両方の導体層にリソグラフィー処理がそれぞれ実施さ
    れ、前記積層リードフレームが成形される工程とを備え
    ていることを特徴とするリードフレームの製造方法。
JP4095852A 1992-03-23 1992-03-23 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 Pending JPH05267555A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4095852A JPH05267555A (ja) 1992-03-23 1992-03-23 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法
US08/150,344 US5382546A (en) 1992-03-23 1993-11-10 Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4095852A JPH05267555A (ja) 1992-03-23 1992-03-23 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH05267555A true JPH05267555A (ja) 1993-10-15

Family

ID=14148906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4095852A Pending JPH05267555A (ja) 1992-03-23 1992-03-23 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法

Country Status (2)

Country Link
US (1) US5382546A (ja)
JP (1) JPH05267555A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878574A (ja) * 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
EP0764345A1 (en) * 1995-04-05 1997-03-26 National Semiconductor Corporation Multi-layer lead frame
US5652185A (en) * 1995-04-07 1997-07-29 National Semiconductor Corporation Maximized substrate design for grid array based assemblies
US5646831A (en) * 1995-12-28 1997-07-08 Vlsi Technology, Inc. Electrically enhanced power quad flat pack arrangement
US5817544A (en) * 1996-01-16 1998-10-06 Olin Corporation Enhanced wire-bondable leadframe
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
US6703700B2 (en) * 2001-10-12 2004-03-09 Cheng-Ho Hsu Semiconductor packaging structure
TWI236120B (en) * 2003-10-16 2005-07-11 Via Tech Inc Chip package and electrical-connection structure between chip and substrate
JP2009099905A (ja) * 2007-10-19 2009-05-07 Rohm Co Ltd 半導体装置
KR100939304B1 (ko) * 2009-06-18 2010-01-28 유트로닉스주식회사 Ｌｅｄ어레이모듈 및 그 제조방법
US20190181076A1 (en) * 2017-12-07 2019-06-13 Stmicroelectronics S.R.L. Method of manufacturing leadframes of semiconductor devices,corresponding leadframe and semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52138870A (en) * 1976-05-14 1977-11-19 Nec Corp Semiconductor package
JPS5826828B2 (ja) * 1978-04-26 1983-06-06 新光電気工業株式会社 テ−プキヤリアの製造方法
US4308339A (en) * 1980-02-07 1981-12-29 Westinghouse Electric Corp. Method for manufacturing tape including lead frames
US5099306A (en) * 1988-11-21 1992-03-24 Honeywell Inc. Stacked tab leadframe assembly
JPH02180061A (ja) * 1988-12-29 1990-07-12 Hitachi Ltd リードフレームおよび半導体装置
US5070039A (en) * 1989-04-13 1991-12-03 Texas Instruments Incorporated Method of making an integrated circuit using a pre-served dam bar to reduce mold flash and to facilitate flash removal
JPH0327563A (ja) * 1989-06-23 1991-02-05 Nec Corp 半導体装置
US4987473A (en) * 1989-08-03 1991-01-22 Vlsi Technology, Inc. Leadframe system with multi-tier leads
US5206188A (en) * 1990-01-31 1993-04-27 Ibiden Co., Ltd. Method of manufacturing a high lead count circuit board
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape

Also Published As

Publication number Publication date
US5382546A (en) 1995-01-17

Similar Documents

Publication Publication Date Title
US6596561B2 (en) Method of manufacturing a semiconductor device using reinforcing patterns for ensuring mechanical strength during manufacture
JP2875139B2 (ja) 半導体装置の製造方法
JP2004048022A (ja) 半導体集積回路装置の製造方法
JP3686287B2 (ja) 半導体装置の製造方法
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JPH05267555A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法
JP2003017517A (ja) 混成集積回路装置およびその製造方法
JP3606078B2 (ja) 半導体装置およびその製造方法
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JP2000114426A (ja) 片面樹脂封止型半導体装置
JPH098186A (ja) 半導体集積回路装置およびその製造方法
JPH04357858A (ja) 半導体装置
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
KR200159861Y1 (ko) 반도체 패키지
JP2002164497A (ja) 半導体装置およびその製造方法
JPH11195743A (ja) 半導体装置およびその製造方法
CN115332210A (zh) 封装体及其封装方法
JP2000124237A (ja) 半導体素子搭載用基板とそれを用いた樹脂封止型半導体装置およびその製造方法
JP2004172647A (ja) 半導体装置
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
JPH11354558A (ja) 半導体モジュールの製造方法
JPH0669277A (ja) 電子部品搭載装置
JPH09283549A (ja) 半導体装置およびその製造方法
JP2004200719A (ja) 半導体装置