JPH11195743A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11195743A JPH11195743A JP1206098A JP1206098A JPH11195743A JP H11195743 A JPH11195743 A JP H11195743A JP 1206098 A JP1206098 A JP 1206098A JP 1206098 A JP1206098 A JP 1206098A JP H11195743 A JPH11195743 A JP H11195743A
- Authority
- JP
- Japan
- Prior art keywords
- sealing body
- resin sealing
- resin
- mounting
- pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 実装面積を縮小する。
【解決手段】 表面実装形パッケージＩＣ２９は、ペレ
ット２２と、ペレット２２がボンディングされたタブ１
６と、ペレット２２の各ボンディングパッドにボンディ
ングワイヤ２３を介して電気的に接続された複数本のイ
ンナリード１８と、ペレット２２、タブ１６、各インナ
リード１８を樹脂封止する樹脂封止体２５とを備えてお
り、樹脂封止体２５の実装側端面が研削されることによ
り、各インナリード１８が樹脂封止体２５の実装側端面
から露出され、各インナリード１８の露出面には半田め
っき被膜２８が被着されている。 【効果】 各インナリード１８が樹脂封止体２５の実装
側端面から露出されているため、各インナリード１８を
実装基板に直接的に表面実装でき、実装面積を樹脂封止
体２５の面積に縮小できる。
ット２２と、ペレット２２がボンディングされたタブ１
６と、ペレット２２の各ボンディングパッドにボンディ
ングワイヤ２３を介して電気的に接続された複数本のイ
ンナリード１８と、ペレット２２、タブ１６、各インナ
リード１８を樹脂封止する樹脂封止体２５とを備えてお
り、樹脂封止体２５の実装側端面が研削されることによ
り、各インナリード１８が樹脂封止体２５の実装側端面
から露出され、各インナリード１８の露出面には半田め
っき被膜２８が被着されている。 【効果】 各インナリード１８が樹脂封止体２５の実装
側端面から露出されているため、各インナリード１８を
実装基板に直接的に表面実装でき、実装面積を樹脂封止
体２５の面積に縮小できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
技術、特に、樹脂封止パッケージの縮小技術に関し、例
えば、クワッド・フラット・パッケージ（ＱＦＰ）やス
モール・アウトライン・パッケージ（ＳＯＰ）のような
表面実装形樹脂封止パッケージを備えている半導体集積
回路装置（以下、ＩＣという。）に利用して有効な技術
に関する。
技術、特に、樹脂封止パッケージの縮小技術に関し、例
えば、クワッド・フラット・パッケージ（ＱＦＰ）やス
モール・アウトライン・パッケージ（ＳＯＰ）のような
表面実装形樹脂封止パッケージを備えている半導体集積
回路装置（以下、ＩＣという。）に利用して有効な技術
に関する。
【０００２】
【従来の技術】表面実装形樹脂封止パッケージを備えて
いるＩＣは、半導体ペレット（以下、ペレットとい
う。）と、ペレットがボンディングされているタブと、
ペレットの各ボンディングパッドにボンディングワイヤ
を介して電気的に接続されている複数本のインナリード
と、各インナリードにそれぞれ連結されているアウタリ
ードと、ペレット、タブおよび各インナリードを樹脂封
止する樹脂封止体とを備えており、各アウタリードが樹
脂封止体の外部においてガルウイング形状やＪリード形
状、Ｉリード（バッドウイング）形状に屈曲成形されて
いる。
いるＩＣは、半導体ペレット（以下、ペレットとい
う。）と、ペレットがボンディングされているタブと、
ペレットの各ボンディングパッドにボンディングワイヤ
を介して電気的に接続されている複数本のインナリード
と、各インナリードにそれぞれ連結されているアウタリ
ードと、ペレット、タブおよび各インナリードを樹脂封
止する樹脂封止体とを備えており、各アウタリードが樹
脂封止体の外部においてガルウイング形状やＪリード形
状、Ｉリード（バッドウイング）形状に屈曲成形されて
いる。
【０００３】なお、表面実装形樹脂封止パッケージを述
べてある例としては、株式会社日経ＢＰ社１９９３年５
月３１日発行「ＶＬＳＩパッケージング技術（上）」Ｐ
１５５〜Ｐ１６４がある。
べてある例としては、株式会社日経ＢＰ社１９９３年５
月３１日発行「ＶＬＳＩパッケージング技術（上）」Ｐ
１５５〜Ｐ１６４がある。
【０００４】
【発明が解決しようとする課題】前記した表面実装形樹
脂封止パッケージにおいては、アウタリードが樹脂封止
体の側方に突出されているため、実装面積が樹脂封止体
の面積よりも大きくなるという問題点がある。
脂封止パッケージにおいては、アウタリードが樹脂封止
体の側方に突出されているため、実装面積が樹脂封止体
の面積よりも大きくなるという問題点がある。
【０００５】本発明の目的は、実装面積を縮小すること
ができる半導体装置およびその製造方法を提供すること
にある。
ができる半導体装置およびその製造方法を提供すること
にある。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【０００８】すなわち、半導体ペレットおよび複数のイ
ンナリードを樹脂封止した樹脂封止体の実装側端面を研
削することによって、少なくとも複数のインナリードを
前記樹脂封止体から露出させることを特徴とする。
ンナリードを樹脂封止した樹脂封止体の実装側端面を研
削することによって、少なくとも複数のインナリードを
前記樹脂封止体から露出させることを特徴とする。
【０００９】前記した手段によれば、インナリードが前
記樹脂封止体の実装側端面から露出されるため、インナ
リードを実装基板に直接的に表面実装することができ、
実装面積を樹脂封止体の面積に縮小することができる。
記樹脂封止体の実装側端面から露出されるため、インナ
リードを実装基板に直接的に表面実装することができ、
実装面積を樹脂封止体の面積に縮小することができる。
【００１０】
【発明の実施の形態】図１は本発明の一実施形態である
半導体装置を示しており、（ａ）は一部切断斜視図、
（ｂ）は実装側端面を見た斜視図である。図２以降はそ
の製造方法における各工程を示す各説明図である。
半導体装置を示しており、（ａ）は一部切断斜視図、
（ｂ）は実装側端面を見た斜視図である。図２以降はそ
の製造方法における各工程を示す各説明図である。
【００１１】本実施形態において、本発明に係る半導体
装置は、ＱＦＰ系やＳＯＰ系の表面実装形樹脂封止パッ
ケージを備えている半導体集積回路装置（以下、表面実
装形パッケージＩＣという。）として構成されている。
表面実装形パッケージＩＣ２９は、ペレット２２と、ペ
レット２２がボンディングされているタブ１６と、ペレ
ット２２の各ボンディングパッドにボンディングワイヤ
２３を介して電気的に接続されている複数本のインナリ
ード１８と、ペレット２２、タブ１６および各インナリ
ード１８を樹脂封止する樹脂封止体２５とを備えてお
り、樹脂封止体２５の実装側端面が研削されることによ
り、各インナリード１８が樹脂封止体２５の実装側端面
から露出されている。そして、露出した各インナリード
１８の表面には半田被膜としての半田めっき被膜２８が
それぞれ被着されている。
装置は、ＱＦＰ系やＳＯＰ系の表面実装形樹脂封止パッ
ケージを備えている半導体集積回路装置（以下、表面実
装形パッケージＩＣという。）として構成されている。
表面実装形パッケージＩＣ２９は、ペレット２２と、ペ
レット２２がボンディングされているタブ１６と、ペレ
ット２２の各ボンディングパッドにボンディングワイヤ
２３を介して電気的に接続されている複数本のインナリ
ード１８と、ペレット２２、タブ１６および各インナリ
ード１８を樹脂封止する樹脂封止体２５とを備えてお
り、樹脂封止体２５の実装側端面が研削されることによ
り、各インナリード１８が樹脂封止体２５の実装側端面
から露出されている。そして、露出した各インナリード
１８の表面には半田被膜としての半田めっき被膜２８が
それぞれ被着されている。
【００１２】前記した表面実装形パッケージＩＣ２９に
よれば、各インナリード１８が樹脂封止体２５の実装側
端面から露出されるため、各インナリード１８を実装基
板に直接的に表面実装することができ、実装面積を樹脂
封止体２５の面積に縮小することができる。
よれば、各インナリード１８が樹脂封止体２５の実装側
端面から露出されるため、各インナリード１８を実装基
板に直接的に表面実装することができ、実装面積を樹脂
封止体２５の面積に縮小することができる。
【００１３】以下、本発明の一実施形態である表面実装
形パッケージＩＣの製造方法を説明する。この説明によ
り、表面実装形パッケージＩＣについての前記した構成
の詳細が共に明らかにされる。
形パッケージＩＣの製造方法を説明する。この説明によ
り、表面実装形パッケージＩＣについての前記した構成
の詳細が共に明らかにされる。
【００１４】表面実装形パッケージＩＣの製造方法に
は、図２に示されている多連リードフレーム１１が使用
される。多連リードフレーム１１は多連リードフレーム
成形工程によって製作されて準備される。多連リードフ
レーム１１は鉄−ニッケル合金や燐青銅等の比較的大き
い機械的強度を有するばね材料からなる薄板が用いられ
て、打ち抜きプレス加工またはエッチング加工により一
体成形されている。多連リードフレーム１１の表面には
銀（Ａｇ）等を用いためっき被膜（図示せず）が、後述
するワイヤボンディングが適正に実施されるように部分
的または全体的に施されている。多連リードフレーム１
１は複数の単位リードフレーム１２が横方向に一列に並
設されている。但し、便宜上、一単位のみが図示されて
いる。
は、図２に示されている多連リードフレーム１１が使用
される。多連リードフレーム１１は多連リードフレーム
成形工程によって製作されて準備される。多連リードフ
レーム１１は鉄−ニッケル合金や燐青銅等の比較的大き
い機械的強度を有するばね材料からなる薄板が用いられ
て、打ち抜きプレス加工またはエッチング加工により一
体成形されている。多連リードフレーム１１の表面には
銀（Ａｇ）等を用いためっき被膜（図示せず）が、後述
するワイヤボンディングが適正に実施されるように部分
的または全体的に施されている。多連リードフレーム１
１は複数の単位リードフレーム１２が横方向に一列に並
設されている。但し、便宜上、一単位のみが図示されて
いる。
【００１５】単位リードフレーム１２は位置決め孔１３
ａが開設されている外枠１３を一対備えており、両外枠
１３、１３は所定の間隔で平行になるように配されて一
連にそれぞれ延設されている。隣り合う単位リードフレ
ーム１２、１２間には一対のセクション枠１４、１４が
両外枠１３、１３間に互いに平行に配されて一体的に架
設されており、これら外枠１３、１３とセクション枠１
４、１４により形成された長方形の枠体（フレーム）内
に単位リードフレーム１２が構成されている。
ａが開設されている外枠１３を一対備えており、両外枠
１３、１３は所定の間隔で平行になるように配されて一
連にそれぞれ延設されている。隣り合う単位リードフレ
ーム１２、１２間には一対のセクション枠１４、１４が
両外枠１３、１３間に互いに平行に配されて一体的に架
設されており、これら外枠１３、１３とセクション枠１
４、１４により形成された長方形の枠体（フレーム）内
に単位リードフレーム１２が構成されている。
【００１６】単位リードフレーム１２において、両外枠
１３、１３にはタブ吊りリード１５が中央にそれぞれ配
置されて直角方向に突設されており、両タブ吊りリード
１５、１５の先端間には正方形に形成されたタブ１６が
一体的に支持されている。両タブ吊りリード１５、１５
はタブ１６の付近においてそれぞれ屈曲されており、こ
のタブ吊りリード１５、１５の屈曲により、タブ１６は
ペレット２２の厚さに対応して適度に下げられている
（所謂タブ下げである。）。
１３、１３にはタブ吊りリード１５が中央にそれぞれ配
置されて直角方向に突設されており、両タブ吊りリード
１５、１５の先端間には正方形に形成されたタブ１６が
一体的に支持されている。両タブ吊りリード１５、１５
はタブ１６の付近においてそれぞれ屈曲されており、こ
のタブ吊りリード１５、１５の屈曲により、タブ１６は
ペレット２２の厚さに対応して適度に下げられている
（所謂タブ下げである。）。
【００１７】両外枠１３、１３間には一対のダム部材１
７、１７が、タブ吊りリード１５の両脇において平行に
配されてそれぞれ架設されている。ダム部材１７の内側
端辺にはインナリード１８が複数本、長手方向に等間隔
に配されてダム部材１７と直交するように一体的に突設
されており、各インナリード１８の内側端部は先端がタ
ブ１６を取り囲むように配置されている。他方、ダム部
材１７の外側端辺にはインナリード１８と同数本のアウ
タリード１９が、インナリード１８と対向するように配
されてインナリード１８と一連になるように一体的に突
設されている。各アウタリード１９の外側端部はセクシ
ョン枠１４にそれぞれ連結されている。ダム部材１７に
おける隣り合うアウタリード１９、１９間の部分は、後
述する樹脂封止体成形時にレジンの流れをせき止めるた
めのダム１７ａを実質的に構成している。
７、１７が、タブ吊りリード１５の両脇において平行に
配されてそれぞれ架設されている。ダム部材１７の内側
端辺にはインナリード１８が複数本、長手方向に等間隔
に配されてダム部材１７と直交するように一体的に突設
されており、各インナリード１８の内側端部は先端がタ
ブ１６を取り囲むように配置されている。他方、ダム部
材１７の外側端辺にはインナリード１８と同数本のアウ
タリード１９が、インナリード１８と対向するように配
されてインナリード１８と一連になるように一体的に突
設されている。各アウタリード１９の外側端部はセクシ
ョン枠１４にそれぞれ連結されている。ダム部材１７に
おける隣り合うアウタリード１９、１９間の部分は、後
述する樹脂封止体成形時にレジンの流れをせき止めるた
めのダム１７ａを実質的に構成している。
【００１８】多連リードフレーム成形工程において準備
された以上の構成に係る多連リードフレーム１１には、
ペレット・ボンディング工程およびワイヤ・ボンディン
グ工程において、ペレット・ボンディング作業、続い
て、ワイヤ・ボンディング作業が実施される。これらボ
ンディング作業は多連リードフレームが横方向にピッチ
送りされることにより、各単位リードフレーム毎に順次
実施される。
された以上の構成に係る多連リードフレーム１１には、
ペレット・ボンディング工程およびワイヤ・ボンディン
グ工程において、ペレット・ボンディング作業、続い
て、ワイヤ・ボンディング作業が実施される。これらボ
ンディング作業は多連リードフレームが横方向にピッチ
送りされることにより、各単位リードフレーム毎に順次
実施される。
【００１９】まず、ペレット・ボンディング作業によ
り、半導体装置の製造工程における所謂前工程において
集積回路を作り込まれた半導体集積回路構造物としての
ペレット２２が、図３に示されているように、各単位リ
ードフレーム１２におけるタブ１６上の略中央部に配さ
れて、タブ１６とペレット２２との間に形成されたボン
ディング層２１によって機械的に固着されることにより
ボンディングされる。ボンディング層２１の形成手段と
しては、金−シリコン共晶層、はんだ付け層および銀ペ
ースト接着層等々によるボンディング法を用いることが
可能である。
り、半導体装置の製造工程における所謂前工程において
集積回路を作り込まれた半導体集積回路構造物としての
ペレット２２が、図３に示されているように、各単位リ
ードフレーム１２におけるタブ１６上の略中央部に配さ
れて、タブ１６とペレット２２との間に形成されたボン
ディング層２１によって機械的に固着されることにより
ボンディングされる。ボンディング層２１の形成手段と
しては、金−シリコン共晶層、はんだ付け層および銀ペ
ースト接着層等々によるボンディング法を用いることが
可能である。
【００２０】続いて、ワイヤ・ボンディング作業によ
り、図３に示されているように、タブ１６の上にボンデ
ィングされたペレット２２の各ボンディングパッド２２
ａと各インナリード１８との間にはボンディングワイヤ
２３が、超音波熱圧着式ワイヤボンディング装置等のワ
イヤボンディング装置（図示せず）が使用されることに
より、その両端部をそれぞれボンディングされて橋絡さ
れる。これにより、ペレット２２に作り込まれている集
積回路はボンディングパッド２２ａ、ボンディングワイ
ヤ２３、インナリード１８およびアウタリード１９を介
して電気的に外部に引き出されることになる。
り、図３に示されているように、タブ１６の上にボンデ
ィングされたペレット２２の各ボンディングパッド２２
ａと各インナリード１８との間にはボンディングワイヤ
２３が、超音波熱圧着式ワイヤボンディング装置等のワ
イヤボンディング装置（図示せず）が使用されることに
より、その両端部をそれぞれボンディングされて橋絡さ
れる。これにより、ペレット２２に作り込まれている集
積回路はボンディングパッド２２ａ、ボンディングワイ
ヤ２３、インナリード１８およびアウタリード１９を介
して電気的に外部に引き出されることになる。
【００２１】以上のようにしてペレットおよびワイヤ・
ボンディングされた図３に示されている組立体２４に
は、各単位リードフレーム毎に樹脂封止する樹脂封止体
２５群が、図４に示されているトランスファ成形装置３
０が使用されて単位リードフレーム１２群について同時
に成形される。
ボンディングされた図３に示されている組立体２４に
は、各単位リードフレーム毎に樹脂封止する樹脂封止体
２５群が、図４に示されているトランスファ成形装置３
０が使用されて単位リードフレーム１２群について同時
に成形される。
【００２２】図４に示されているトランスファ成形装置
３０は、シリンダ装置等（図示せず）によって互いに型
締めされる一対の上型３１と下型３２とを備えており、
上型３１と下型３２との合わせ面には上型キャビティー
凹部３３ａと下型キャビティー凹部３３ｂとが互いに協
働してキャビティー３３を形成するようにそれぞれ複数
組没設されている。上型キャビティー凹部３３ａと下型
キャビティー凹部３３ｂは平面から見て略長方形の穴形
状に形成されている。
３０は、シリンダ装置等（図示せず）によって互いに型
締めされる一対の上型３１と下型３２とを備えており、
上型３１と下型３２との合わせ面には上型キャビティー
凹部３３ａと下型キャビティー凹部３３ｂとが互いに協
働してキャビティー３３を形成するようにそれぞれ複数
組没設されている。上型キャビティー凹部３３ａと下型
キャビティー凹部３３ｂは平面から見て略長方形の穴形
状に形成されている。
【００２３】上型３１の合わせ面にはポット３４が開設
されており、ポット３４にはシリンダ装置（図示せず）
により進退されるプランジャ３５が成形材料としての樹
脂（以下、レジンという。）Ｒを送給し得るように挿入
されている。下型３２の合わせ面にはカル３６がポット
３４との対向位置に配されて没設されているとともに、
複数条のランナ３７がカル３６にそれぞれ接続するよう
に放射状に配されて没設されている。各ランナ３７の他
端部は下側キャビティー凹部３３ｂにそれぞれ接続され
ており、その接続部にはゲート３８がレジンをキャビテ
ィー３３内に注入し得るように形成されている。また、
下型３２の合わせ面には逃げ凹所３９がリードフレーム
の厚みを逃げ得るように、多連リードフレーム１１の外
形よりも若干大きめの長方形で、その厚さと略等しい寸
法の一定深さに没設されている。
されており、ポット３４にはシリンダ装置（図示せず）
により進退されるプランジャ３５が成形材料としての樹
脂（以下、レジンという。）Ｒを送給し得るように挿入
されている。下型３２の合わせ面にはカル３６がポット
３４との対向位置に配されて没設されているとともに、
複数条のランナ３７がカル３６にそれぞれ接続するよう
に放射状に配されて没設されている。各ランナ３７の他
端部は下側キャビティー凹部３３ｂにそれぞれ接続され
ており、その接続部にはゲート３８がレジンをキャビテ
ィー３３内に注入し得るように形成されている。また、
下型３２の合わせ面には逃げ凹所３９がリードフレーム
の厚みを逃げ得るように、多連リードフレーム１１の外
形よりも若干大きめの長方形で、その厚さと略等しい寸
法の一定深さに没設されている。
【００２４】トランスファ成形に際して前記構成にかか
る組立体２４は、多連リードフレーム１１が下型３２に
没設されている逃げ凹所３９内に収容され、各単位リー
ドフレーム１２におけるペレット２２が各キャビティー
３３内にそれぞれ収容されるように配されてセットされ
る。
る組立体２４は、多連リードフレーム１１が下型３２に
没設されている逃げ凹所３９内に収容され、各単位リー
ドフレーム１２におけるペレット２２が各キャビティー
３３内にそれぞれ収容されるように配されてセットされ
る。
【００２５】続いて、上型３１と下型３２とが型締めさ
れ、ポット３４からプランジャ３５によりレジンＲがラ
ンナ３７およびゲート３８を通じて各キャビティー３３
に送給されて圧入される。
れ、ポット３４からプランジャ３５によりレジンＲがラ
ンナ３７およびゲート３８を通じて各キャビティー３３
に送給されて圧入される。
【００２６】注入後、レジンＲが熱硬化されて樹脂封止
体２５が成形されると、上型３１および下型３２は型開
きされるとともに、エジェクタ・ピン（図示せず）によ
り樹脂封止体２５群が離型される。このようにして、樹
脂封止体２５群が図５に示されているように成形された
組立体２６は、トランスファ成形装置３０から脱装され
る。このように樹脂成形された樹脂封止体２５の内部に
は、タブ１６、ペレット２２、インナリード１８および
ワイヤ２３が樹脂封止された状態になる。
体２５が成形されると、上型３１および下型３２は型開
きされるとともに、エジェクタ・ピン（図示せず）によ
り樹脂封止体２５群が離型される。このようにして、樹
脂封止体２５群が図５に示されているように成形された
組立体２６は、トランスファ成形装置３０から脱装され
る。このように樹脂成形された樹脂封止体２５の内部に
は、タブ１６、ペレット２２、インナリード１８および
ワイヤ２３が樹脂封止された状態になる。
【００２７】本実施形態においては、樹脂封止体成形工
程までは通常の製造工程を使用することができるため、
画期的な表面実装形パッケージＩＣ２９であるにもかか
わらず、その製造方法における製造工程を変更せずに済
む。したがって、表面実装形パッケージＩＣ２９の製造
コストの増加を抑制することができる。
程までは通常の製造工程を使用することができるため、
画期的な表面実装形パッケージＩＣ２９であるにもかか
わらず、その製造方法における製造工程を変更せずに済
む。したがって、表面実装形パッケージＩＣ２９の製造
コストの増加を抑制することができる。
【００２８】そして、本実施形態においては、樹脂封止
体２５が成形された半完成品としての組立体２６は樹脂
封止体研削工程に送られて、樹脂封止体２５の実装側端
面が図６に示されている研削装置４０によって研削され
ることにより、タブ１６および各インナリード１８が樹
脂封止体２５の実装側端面から露出される。
体２５が成形された半完成品としての組立体２６は樹脂
封止体研削工程に送られて、樹脂封止体２５の実装側端
面が図６に示されている研削装置４０によって研削され
ることにより、タブ１６および各インナリード１８が樹
脂封止体２５の実装側端面から露出される。
【００２９】図６に示されている研削装置４０は回転軸
４２によって支持されて回転される円盤形状のベース４
１を備えており、ベース４１の上面は保持治具４３を着
脱自在に固定し得るように構成されている。保持治具４
３の上面には組立体２６を保持する保持部４４が複数箇
所に形成されており、保持部４４は組立体２６の各樹脂
封止体２５の実装側端面と反対側半分を収納した状態で
組立体２６を保持するように構成されている。ベース４
１の真上には砥石４５が回転軸４６によって支持されて
回転されるように、かつ、昇降装置（図示せず）によっ
て昇降されるように設備されている。
４２によって支持されて回転される円盤形状のベース４
１を備えており、ベース４１の上面は保持治具４３を着
脱自在に固定し得るように構成されている。保持治具４
３の上面には組立体２６を保持する保持部４４が複数箇
所に形成されており、保持部４４は組立体２６の各樹脂
封止体２５の実装側端面と反対側半分を収納した状態で
組立体２６を保持するように構成されている。ベース４
１の真上には砥石４５が回転軸４６によって支持されて
回転されるように、かつ、昇降装置（図示せず）によっ
て昇降されるように設備されている。
【００３０】以上のように構成された研削装置４０によ
って樹脂封止体２５の実装側端面が研削されるに際して
は、複数枚の組立体２６が保持治具４３に樹脂封止体２
５が保持部４４に嵌入された状態に予めセットされる。
組立体２６が複数枚セットされた保持治具４３がベース
４１の上面に保持されると、ベース４１が回転軸４２に
よって回転され、砥石４５が回転軸４６によって回転さ
れながら下降されて、組立体２６の樹脂封止体２５の上
面に押し付けられる。砥石４５の押し付けにより、樹脂
封止体２５の実装側端面は次第に研削されて行く。樹脂
封止体２５の実装側端面が所定の高さまで研削される
と、組立体２６の多連リードフレーム１１が次第に研削
されるため、樹脂封止体２５の実装側端面にはタブ１６
および各インナリード１８が図７に示されているように
露出した状態になる。
って樹脂封止体２５の実装側端面が研削されるに際して
は、複数枚の組立体２６が保持治具４３に樹脂封止体２
５が保持部４４に嵌入された状態に予めセットされる。
組立体２６が複数枚セットされた保持治具４３がベース
４１の上面に保持されると、ベース４１が回転軸４２に
よって回転され、砥石４５が回転軸４６によって回転さ
れながら下降されて、組立体２６の樹脂封止体２５の上
面に押し付けられる。砥石４５の押し付けにより、樹脂
封止体２５の実装側端面は次第に研削されて行く。樹脂
封止体２５の実装側端面が所定の高さまで研削される
と、組立体２６の多連リードフレーム１１が次第に研削
されるため、樹脂封止体２５の実装側端面にはタブ１６
および各インナリード１８が図７に示されているように
露出した状態になる。
【００３１】本実施形態においては、図７に示されてい
る研削済み組立体２７は半田被膜形成工程に送られて、
樹脂封止体２５の実装側端面から露出したタブ１６およ
び各インナリード１８の表面に半田被膜が被着される。
例えば、図８（ａ）に示されているように、研削済み組
立体２７は半田めっき処理液５１に浸漬された状態で、
半田めっき処理液５１との間に電源装置５２によって電
圧を印加される。この半田めっき処理によって、多連リ
ードフレーム１１には半田被膜としての半田めっき被膜
２８が図８（ｂ）に示されているように全体的に被着さ
れる。
る研削済み組立体２７は半田被膜形成工程に送られて、
樹脂封止体２５の実装側端面から露出したタブ１６およ
び各インナリード１８の表面に半田被膜が被着される。
例えば、図８（ａ）に示されているように、研削済み組
立体２７は半田めっき処理液５１に浸漬された状態で、
半田めっき処理液５１との間に電源装置５２によって電
圧を印加される。この半田めっき処理によって、多連リ
ードフレーム１１には半田被膜としての半田めっき被膜
２８が図８（ｂ）に示されているように全体的に被着さ
れる。
【００３２】この半田めっき処理に際して、タブ１６お
よび各インナリード１８は樹脂封止体２５の実装側端面
において露出した状態になっているため、タブ１６およ
び各インナリード１８の表面にも半田めっき被膜２８が
図８（ｂ）に示されているように被着されることにな
る。この際、研削済み組立体２７は多連リードフレーム
１１によって全体的に同一電位の状態になっているた
め、タブ１６および各インナリード１８には一括的に半
田めっき被膜２８が形成されることになる。また、半田
めっき処理は複数枚の研削済み組立体２７に対してバッ
チ処理によって実行することができる。
よび各インナリード１８は樹脂封止体２５の実装側端面
において露出した状態になっているため、タブ１６およ
び各インナリード１８の表面にも半田めっき被膜２８が
図８（ｂ）に示されているように被着されることにな
る。この際、研削済み組立体２７は多連リードフレーム
１１によって全体的に同一電位の状態になっているた
め、タブ１６および各インナリード１８には一括的に半
田めっき被膜２８が形成されることになる。また、半田
めっき処理は複数枚の研削済み組立体２７に対してバッ
チ処理によって実行することができる。
【００３３】以上のようにして半田めっき処理された組
立体は、リード切断成形工程（図示せず）において各単
位リードフレーム毎に外枠１３およびダム１７ａを切り
落とされる。これにより、図１に示されている前記構成
に係る表面実装形パッケージＩＣ２９が製造されたこと
になる。
立体は、リード切断成形工程（図示せず）において各単
位リードフレーム毎に外枠１３およびダム１７ａを切り
落とされる。これにより、図１に示されている前記構成
に係る表面実装形パッケージＩＣ２９が製造されたこと
になる。
【００３４】以上のようにして製造された表面実装形パ
ッケージＩＣ２９は、例えば、メモリーカードのプリン
ト配線基板６０に図９に示されているように表面実装さ
れる。すなわち、絶縁基板によって形成された本体６１
の表面にはランド６２が表面実装形パッケージＩＣ２９
のタブ１６および各インナリード１８に対応してそれぞ
れ形成されている。表面実装するに際しては、ランド６
２群に半田ペースト６３がスクリーン印刷法等の手段に
よって塗布され、表面実装形パッケージＩＣ２９がタブ
１６および各インナリード１８がランド６２群に整合さ
れて半田ペースト６３によって接着される。その後、加
熱炉に通される等のリフロー半田付け処理によって半田
ペーストが溶融固化されると、半田付け部６４が図９
（ｂ）に示されているように形成されるため、表面実装
形パッケージＩＣ２９がプリント配線基板６０に機械的
かつ電気的に接続されて表面実装された状態になる。ち
なみに、メモリーカードの場合には、図９（ｂ）に示さ
れているように、表面実装形パッケージＩＣ２９は表裏
両面に表面実装される。
ッケージＩＣ２９は、例えば、メモリーカードのプリン
ト配線基板６０に図９に示されているように表面実装さ
れる。すなわち、絶縁基板によって形成された本体６１
の表面にはランド６２が表面実装形パッケージＩＣ２９
のタブ１６および各インナリード１８に対応してそれぞ
れ形成されている。表面実装するに際しては、ランド６
２群に半田ペースト６３がスクリーン印刷法等の手段に
よって塗布され、表面実装形パッケージＩＣ２９がタブ
１６および各インナリード１８がランド６２群に整合さ
れて半田ペースト６３によって接着される。その後、加
熱炉に通される等のリフロー半田付け処理によって半田
ペーストが溶融固化されると、半田付け部６４が図９
（ｂ）に示されているように形成されるため、表面実装
形パッケージＩＣ２９がプリント配線基板６０に機械的
かつ電気的に接続されて表面実装された状態になる。ち
なみに、メモリーカードの場合には、図９（ｂ）に示さ
れているように、表面実装形パッケージＩＣ２９は表裏
両面に表面実装される。
【００３５】以上説明した前記実施形態によれば、次の
効果が得られる。 ペレットおよび複数のインナリードを樹脂封止した
樹脂封止体の実装側端面を研削することによってインナ
リードを樹脂封止体から露出させることにより、インナ
リードを樹脂封止体から直接電気的に引き出すことがで
きるため、実装面積を樹脂封止体の面積に縮小すること
ができる。
効果が得られる。 ペレットおよび複数のインナリードを樹脂封止した
樹脂封止体の実装側端面を研削することによってインナ
リードを樹脂封止体から露出させることにより、インナ
リードを樹脂封止体から直接電気的に引き出すことがで
きるため、実装面積を樹脂封止体の面積に縮小すること
ができる。
【００３６】 樹脂封止体成形工程までは通常の製造
工程を使用することにより、表面実装形パッケージＩＣ
の製造方法における製造工程を変更せずに済むため、表
面実装形パッケージＩＣの製造コストの増加を抑制する
ことができる。
工程を使用することにより、表面実装形パッケージＩＣ
の製造方法における製造工程を変更せずに済むため、表
面実装形パッケージＩＣの製造コストの増加を抑制する
ことができる。
【００３７】 表面実装形パッケージＩＣの樹脂封止
体を研削することにより、樹脂封止体に反りを除去する
ことができるため、樹脂封止体の反りによる外観不良や
耐湿性等の性能低下の発生を未然に防止することができ
る。
体を研削することにより、樹脂封止体に反りを除去する
ことができるため、樹脂封止体の反りによる外観不良や
耐湿性等の性能低下の発生を未然に防止することができ
る。
【００３８】 前記およびにより、表面実装形パ
ッケージをさらに薄形かつ小形化させることができるた
め、表面実装形パッケージの実装密度をさらに一層高め
ることができる。
ッケージをさらに薄形かつ小形化させることができるた
め、表面実装形パッケージの実装密度をさらに一層高め
ることができる。
【００３９】図１０は本発明の実施形態２である表面実
装形パッケージＩＣを示す一部切断斜視図である。
装形パッケージＩＣを示す一部切断斜視図である。
【００４０】本実施形態２が前記実施形態１と異なる点
は、表面実装形パッケージＩＣがリード・オン・チップ
（ＬＯＣ）構造に構成されている点である。本実施形態
２においても、樹脂封止体２５の実装側端面においてイ
ンナリード１８が露出されているため、実装面積を樹脂
封止体２５の面積に縮小することができる。
は、表面実装形パッケージＩＣがリード・オン・チップ
（ＬＯＣ）構造に構成されている点である。本実施形態
２においても、樹脂封止体２５の実装側端面においてイ
ンナリード１８が露出されているため、実装面積を樹脂
封止体２５の面積に縮小することができる。
【００４１】図１１は本発明の実施形態３である表面実
装形パッケージＩＣを示しており、（ａ）は一部切断斜
視図、（ｂ）は実装側端面を見た斜視図である。
装形パッケージＩＣを示しており、（ａ）は一部切断斜
視図、（ｂ）は実装側端面を見た斜視図である。
【００４２】本実施形態３が前記実施形態１と異なる点
は、表面実装形パッケージＩＣがチップ・オン・リード
（ＣＯＬ）構造に構成されている点である。本実施形態
３においても、樹脂封止体２５の実装側端面においてイ
ンナリード１８が露出されているため、実装面積を樹脂
封止体２５の面積に縮小することができる。
は、表面実装形パッケージＩＣがチップ・オン・リード
（ＣＯＬ）構造に構成されている点である。本実施形態
３においても、樹脂封止体２５の実装側端面においてイ
ンナリード１８が露出されているため、実装面積を樹脂
封止体２５の面積に縮小することができる。
【００４３】図１２は本発明の実施形態４である表面実
装形パッケージＩＣを示す斜視図である。
装形パッケージＩＣを示す斜視図である。
【００４４】本実施形態４が前記実施形態１と異なる点
は、各インナリード１８にアウタリード１９が連結され
ており、所定のアウタリード１９、１９間に抵抗やコン
デンサ等のチップ部品６５が搭載されている点である。
は、各インナリード１８にアウタリード１９が連結され
ており、所定のアウタリード１９、１９間に抵抗やコン
デンサ等のチップ部品６５が搭載されている点である。
【００４５】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００４６】例えば、半田被膜は半田めっき処理によっ
て形成するに限らず、半田ディップ処理等によって形成
してもよいし、省略してもよい。
て形成するに限らず、半田ディップ処理等によって形成
してもよいし、省略してもよい。
【００４７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるインナ
リード群がペレットの二方向に配置された表面実装形パ
ッケージＩＣに適用した場合について主に説明したが、
それに限定されるものではなく、インナリード群がペレ
ットの四方向に配置された表面実装形パッケージＩＣに
も適用することができるし、トランジスタ・アレーやハ
イブリットＩＣ等の表面実装形パッケージを備えている
半導体装置全般に適用することができる。
なされた発明をその背景となった利用分野であるインナ
リード群がペレットの二方向に配置された表面実装形パ
ッケージＩＣに適用した場合について主に説明したが、
それに限定されるものではなく、インナリード群がペレ
ットの四方向に配置された表面実装形パッケージＩＣに
も適用することができるし、トランジスタ・アレーやハ
イブリットＩＣ等の表面実装形パッケージを備えている
半導体装置全般に適用することができる。
【００４８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００４９】樹脂封止体の実装側端面を研削することに
よってインナリードを樹脂封止体から露出させることに
より、インナリードを樹脂封止体から直接電気的に引き
出すことができるため、実装面積を樹脂封止体の面積に
縮小することができる。
よってインナリードを樹脂封止体から露出させることに
より、インナリードを樹脂封止体から直接電気的に引き
出すことができるため、実装面積を樹脂封止体の面積に
縮小することができる。
【図１】本発明の一実施形態である表面実装形パッケー
ジＩＣを示しており、（ａ）は一部切断斜視図、（ｂ）
は実装側端面を見た斜視図である。
ジＩＣを示しており、（ａ）は一部切断斜視図、（ｂ）
は実装側端面を見た斜視図である。
【図２】その表面実装形パッケージＩＣの製造方法に使
用される多連リードフレームを示しており、（ａ）は一
部省略平面図、（ｂ）は正面図である。
用される多連リードフレームを示しており、（ａ）は一
部省略平面図、（ｂ）は正面図である。
【図３】ペレットおよびワイヤ・ボンディング工程後を
示しており、（ａ）は拡大した一部省略平面図、（ｂ）
は（ａ）のｂ−ｂ線に沿う断面図である。
示しており、（ａ）は拡大した一部省略平面図、（ｂ）
は（ａ）のｂ−ｂ線に沿う断面図である。
【図４】樹脂封止体の成形工程を示しており、（ａ）は
一部省略側面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う
断面図である。
一部省略側面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う
断面図である。
【図５】樹脂封止体成形後の組立体を示しており、
（ａ）は一部省略平面図、（ｂ）は（ａ）の側面断面図
である。
（ａ）は一部省略平面図、（ｂ）は（ａ）の側面断面図
である。
【図６】研削工程を示しており、（ａ）は平面断面図、
（ｂ）は一部省略一部切断正面図である。
（ｂ）は一部省略一部切断正面図である。
【図７】研削済み組立体を示しており、（ａ）は一部省
略平面図、（ｂ）は（ａ）の正面断面図である。
略平面図、（ｂ）は（ａ）の正面断面図である。
【図８】半田めっき処理工程を示しており、（ａ）は模
式図であり、（ｂ）は半田めっき処理後の一部省略斜視
図である。
式図であり、（ｂ）は半田めっき処理後の一部省略斜視
図である。
【図９】実装工程を示しており、（ａ）は実装前の斜視
図、（ｂ）は実装後の一部切断正面図である。
図、（ｂ）は実装後の一部切断正面図である。
【図１０】本発明の実施形態２である表面実装形パッケ
ージＩＣを示しており、（ａ）は一部切断斜視図、
（ｂ）は実装側端面を見た斜視図である。
ージＩＣを示しており、（ａ）は一部切断斜視図、
（ｂ）は実装側端面を見た斜視図である。
【図１１】本発明の実施形態３である表面実装形パッケ
ージＩＣを示しており、（ａ）は一部切断斜視図、
（ｂ）は実装側端面を見た斜視図である。
ージＩＣを示しており、（ａ）は一部切断斜視図、
（ｂ）は実装側端面を見た斜視図である。
【図１２】本発明の実施形態４である表面実装形パッケ
ージＩＣを示す斜視図である。
ージＩＣを示す斜視図である。
１１…多連リードフレーム、１２…単位リードフレー
ム、１３…外枠、１４…セクション枠、１５…タブ吊り
リード、１６…タブ、１７…ダム部材、１７ａ…ダム、
１８…インナリード、１９…アウタリード、２１…ボン
ディング層、２２…ペレット、２２ａ…ボンディングパ
ッド、２３…ワイヤ、２４…組立体、２５…樹脂封止
体、２６…樹脂封止体成形後の組立体、２７…研削済み
組立体、２８…半田めっき被膜（半田被膜）、２９…表
面実装形パッケージＩＣ（半導体装置）、３０…トラン
スファ成形装置、３１…上型、３２…下型、３３…キャ
ビティー、３３ａ…上型キャビティー凹部、３３ｂ…下
型キャビティー凹部、３４…ポット、３５…プランジ
ャ、３６…カル、３７…ランナ、３８…ゲート、３９…
逃げ凹所、Ｒ…レジン、４０…研削装置、４１…ベー
ス、４２…回転軸、４３…保持治具、４４…保持部、４
５…砥石、４６…回転軸、５１…半田めっき処理液、５
２…電源装置、６０…プリント配線基板、６１…本体、
６２…ランド、６３…半田ペースト、６４…半田付け
部、６５…チップ部品。
ム、１３…外枠、１４…セクション枠、１５…タブ吊り
リード、１６…タブ、１７…ダム部材、１７ａ…ダム、
１８…インナリード、１９…アウタリード、２１…ボン
ディング層、２２…ペレット、２２ａ…ボンディングパ
ッド、２３…ワイヤ、２４…組立体、２５…樹脂封止
体、２６…樹脂封止体成形後の組立体、２７…研削済み
組立体、２８…半田めっき被膜（半田被膜）、２９…表
面実装形パッケージＩＣ（半導体装置）、３０…トラン
スファ成形装置、３１…上型、３２…下型、３３…キャ
ビティー、３３ａ…上型キャビティー凹部、３３ｂ…下
型キャビティー凹部、３４…ポット、３５…プランジ
ャ、３６…カル、３７…ランナ、３８…ゲート、３９…
逃げ凹所、Ｒ…レジン、４０…研削装置、４１…ベー
ス、４２…回転軸、４３…保持治具、４４…保持部、４
５…砥石、４６…回転軸、５１…半田めっき処理液、５
２…電源装置、６０…プリント配線基板、６１…本体、
６２…ランド、６３…半田ペースト、６４…半田付け
部、６５…チップ部品。
Claims (10)
- 【請求項１】 半導体ペレットを樹脂封止した樹脂封止
体の実装側端面が研削されて、少なくとも複数のインナ
リードが前記樹脂封止体の実装側端面から露出されてい
ることを特徴とする半導体装置。 - 【請求項２】 前記インナリードの前記樹脂封止体から
の露出面に半田被膜が被着されていることを特徴とする
請求項１に記載の半導体装置。 - 【請求項３】 前記半導体ペレットが前記樹脂封止体の
実装側端面から露出されていることを特徴とする請求項
１または２に記載の半導体装置。 - 【請求項４】 前記半導体ペレットがボンディングされ
たタブが前記樹脂封止体の実装側端面から露出されてい
ることを特徴とする請求項１または２に記載の半導体装
置。 - 【請求項５】 前記各インナリードが前記半導体ペレッ
トに各ワイヤによって電気的に接続されていることを特
徴とする請求項１、２、３または４に記載の半導体装
置。 - 【請求項６】 前記各インナリードが前記樹脂封止体の
内部において前記半導体ペレットの一主面の上に機械的
かつ電気的に接続されていることを特徴とする請求項
１、２、３または４に記載の半導体装置。 - 【請求項７】 前記半導体ペレットが前記樹脂封止体の
内部において前記インナリード群の上に機械的に接続さ
れていることを特徴とする請求項１、２または５に記載
の半導体装置。 - 【請求項８】 前記インナリード群のうち所定のインナ
リードに連結されたアウタリードが前記樹脂封止体から
側方に突出されており、このアウタリードの上に電気部
品が機械的かつ電気的に接続されていることを特徴とす
る請求項１、２、３、４、５、６または７に記載の半導
体装置。 - 【請求項９】 半導体ペレットおよび複数のインナリー
ドを樹脂封止した樹脂封止体の実装側端面を研削するこ
とによって、少なくとも複数のインナリードを前記樹脂
封止体の実装側端面から露出させる研削工程を備えてい
ることを特徴とする半導体装置の製造方法。 - 【請求項１０】 前記研削工程後に前記インナリードの
前記樹脂封止体からの露出面に半田被膜を被着させる半
田被膜形成工程を備えていることを特徴とする請求項９
に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1206098A JPH11195743A (ja) | 1998-01-06 | 1998-01-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1206098A JPH11195743A (ja) | 1998-01-06 | 1998-01-06 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11195743A true JPH11195743A (ja) | 1999-07-21 |
Family
ID=11795067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1206098A Pending JPH11195743A (ja) | 1998-01-06 | 1998-01-06 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11195743A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001011677A1 (fr) * | 1999-08-09 | 2001-02-15 | Rohm Co., Ltd. | Procede de fabrication d'un dispositif a semi-conducteur |
| US6399423B2 (en) | 1999-12-27 | 2002-06-04 | Hitachi, Ltd | Semiconductor device an a method of manufacturing the same |
| KR100440788B1 (ko) * | 1999-12-20 | 2004-07-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이것의 제조방법 |
-
1998
- 1998-01-06 JP JP1206098A patent/JPH11195743A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001011677A1 (fr) * | 1999-08-09 | 2001-02-15 | Rohm Co., Ltd. | Procede de fabrication d'un dispositif a semi-conducteur |
| EP1120825A1 (en) * | 1999-08-09 | 2001-08-01 | Rohm Co., Ltd. | Method for manufacturing semiconductor device |
| US6537858B1 (en) * | 1999-08-09 | 2003-03-25 | Rohm Co., Ltd. | Method for manufacturing semiconductor device |
| KR100725319B1 (ko) * | 1999-08-09 | 2007-06-07 | 로무 가부시키가이샤 | 반도체장치의 제조방법 |
| EP1120825A4 (en) * | 1999-08-09 | 2007-09-05 | Rohm Co Ltd | METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE |
| JP4597448B2 (ja) * | 1999-08-09 | 2010-12-15 | ローム株式会社 | 半導体装置およびその製造方法 |
| KR100440788B1 (ko) * | 1999-12-20 | 2004-07-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이것의 제조방법 |
| US6399423B2 (en) | 1999-12-27 | 2002-06-04 | Hitachi, Ltd | Semiconductor device an a method of manufacturing the same |
| US6590276B2 (en) | 1999-12-27 | 2003-07-08 | Hitachi, Ltd. | Semiconductor device and a method of manufacturing the same |
| US6667193B2 (en) | 1999-12-27 | 2003-12-23 | Hitachi, Ltd. | Semiconductor device and a method of manufacturing the same |
| US6897097B2 (en) | 1999-12-27 | 2005-05-24 | Hitachi, Ltd. | Semiconductor device and a method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| KR100460063B1 (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
| JP4173346B2 (ja) | 半導体装置 | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US6835599B2 (en) | Method for fabricating semiconductor component with multi layered leadframe | |
| US20030214048A1 (en) | Semiconductor package and fabricating method thereof | |
| JPH1167809A (ja) | 半導体装置 | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| US20040084757A1 (en) | Micro leadframe package having oblique etching | |
| JPH05267555A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 | |
| JP3269025B2 (ja) | 半導体装置とその製造方法 | |
| JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH11195743A (ja) | 半導体装置およびその製造方法 | |
| JP3915337B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JP3025093B2 (ja) | 半導体装置およびその実装構造体 | |
| JP3843654B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
| JPH11111750A (ja) | 半導体装置 | |
| KR200179419Y1 (ko) | 반도체패키지 | |
| JP4446719B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH02181956A (ja) | 半導体装置 | |
| JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| CN111834323A (zh) | 一种半导体封装件及其制造方法 |