JP4597448B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4597448B2
JP4597448B2 JP2001516237A JP2001516237A JP4597448B2 JP 4597448 B2 JP4597448 B2 JP 4597448B2 JP 2001516237 A JP2001516237 A JP 2001516237A JP 2001516237 A JP2001516237 A JP 2001516237A JP 4597448 B2 JP4597448 B2 JP 4597448B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
external connection
semiconductor device
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001516237A
Other languages
English (en)
Inventor
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Application granted granted Critical
Publication of JP4597448B2 publication Critical patent/JP4597448B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【技術分野】
この発明は、半導体装置およびその製造方法に関する。特に、ＱＦＮ(Quad Flat Non-leaded package)が適用された半導体装置およびその製造方法に関する。
【０００２】
【背景技術】
最近、半導体装置の小型化を図るための構造としてＱＦＮが提案されている。このＱＦＮが適用された半導体装置では、図３Ａおよび３Ｂに示すように、外部との接続のためのリード１０１の表面１０１ａがパッケージ１０２の裏面１０２ａとほぼ面一で露出している。この露出したリード１０１の表面１０１ａを実装基板に形成された外部電極などに接合させることによって、外部との接続を達成することができる。すなわち、ＱＦＮ型の半導体装置では、パッケージ１０２からリード１０１が突出していない。したがって、パッケージから突出したリードピンを有する典型的な半導体装置と比較して、実装基板上での占有面積および高さを小さくできる。
【０００３】
このようなＱＦＮ型の半導体装置では、図４Ａに示すように、半導体チップ１０３がリードフレームのアイランド１０４にマウントされる。このマウントした半導体チップ１０３とリード１０１とは、ボンディングワイヤ１０５で接続される。こうして、半導体チップ１０３とリードフレームとの組立体が形成された後、この組立体を金型１０６にセットして樹脂封止工程を行うことにより、ＱＦＮ型の半導体装置を得ることができる。
【０００４】
樹脂封止工程に用いられる金型１０６は、リード１０１を嵌め込むことができる嵌込凹部１０７ａが形成された下金型１０７と、上記組立体を収容可能なキャビティ１０８ａが形成された上金型１０８とからなる。そして、樹脂封止工程では、下金型１０７の嵌込凹部１０７ａにリード１０１が嵌め込まれて、下金型１０７に上記組立体がセットされる。その後、このセットされた組立体がキャビティ１０８ａに収容されるように上金型１０８が被せられる。この状態で、下金型１０７と上金型１０８との間に保護樹脂が注入される。この注入された保護樹脂が硬化してパッケージ１０２が形成された後、パッケージ１０２内に封止された上記組立体が金型１０６から取り出される。これにより、図４Ｂに示すようなＱＦＮ型の半導体装置が完成する。
【０００５】
【発明が解決しようとする課題】
ところが、上述のようにして製造されたＱＦＮ型の半導体装置においては、いわゆる樹脂バリを生じるおそれがある。すなわち、樹脂封止工程において、下金型１０７と上金型１０８との間に注入される保護樹脂が、下金型１０７の嵌込凹部１０７ａとこの嵌込凹部１０７ａに嵌め込まれたリード１０１との間に入り込む。これにより、図４Ｂに示すように、パッケージ１０２の裏面側に露出したリード１０１の表面１０１ａに保護樹脂１０９が付着してしまう。
【０００６】
リード１０１の露出表面１０１ａは、たとえば実装基板に形成された外部電極などに接合される外部接合面である。したがって、この露出表面１０１ａに保護樹脂１０９が付着していると、この半導体装置（半導体チップ１０３）と外部との電気的接続が達成できないおそれがある。
【０００７】
【発明の開示】
この発明の目的は、リードの外部接合面に保護樹脂が付着することを防止できる半導体装置の製造方法を提供することである。
また、この発明の他の目的は、リードの外部接合面に保護樹脂が付着しておらず、かつ、さらに薄型で良好な放熱性を有する半導体装置の製造方法を提供することである。
【０００８】
この発明のさらに他の目的は、薄型の良好な放熱性を有する半導体装置を提供することである。
この発明の半導体装置は、活性面および非活性面を有する半導体チップと、この半導体チップに電気的に接続された外部接続面を有するリードと、上記半導体チップおよびリードを、上記半導体チップの非活性面および上記リードの外部接続面を露出させた状態で封止する保護樹脂層からなるパッケージとを含む。そして、上記半導体チップの厚さが上記リードの厚さよりも薄く、上記半導体チップの非活性面と上記リードの外部接続面とが面一の状態で上記パッケージから露出している。
また、この発明の半導体装置は、活性面および非活性面を有する半導体チップと、この半導体チップに電気的に接続された外部接続面を有するリードと、上記半導体チップおよびリードを、上記半導体チップの非活性面および上記リードの外部接続面を露出させるように封止した保護樹脂層からなるパッケージとを含む。そして、上記半導体チップの厚さが上記リードの厚さよりも薄く、上記半導体チップの非活性面と上記リードの外部接続面とが面一の状態で上記パッケージから露出している。
【０００９】
この発明の一実施形態では、上記パッケージが、上記半導体チップの非活性面および上記リードの外部接続面と面一の底面を有している。
また、この発明は、半導体チップに電気的に接続されたリードの外部接続面がパッケージの表面とほぼ面一で露出した半導体装置を製造するための方法に関する。この発明の方法は、上記パッケージの材料を用いて、上記半導体チップを封止する封止部と上記外部接続面をほぼ覆う保護樹脂層とを一体的に形成する樹脂封止工程と、上記保護樹脂層の少なくとも一部を除去して、上記外部接続面と上記半導体チップの非活性面とを露出させ、上記外部接続端子よりも上記半導体チップの厚さを薄くする樹脂除去工程とを含む。さらにこの発明は、半導体チップに電気的に接続されたリードの外部接続面がパッケージの表面と実質的に面一で露出した半導体装置の製造方法であって、上記パッケージの材料を用いて、上記半導体チップを封止する封止部と上記外部接続面を覆う保護樹脂層とを形成する樹脂封止工程と、上記保護樹脂層の少なくとも一部を除去する樹脂除去工程と、上記外部接続面と上記半導体チップの非活性面とを露出する工程と、上記外部接続端子よりも上記半導体チップの厚さを薄くする工程とを含む、半導体装置の製造方法である。
上記樹脂除去工程は、保護樹脂層を研削する研削工程であってもよい。また、樹脂除去工程は、エッチングにより保護樹脂層の少なくとも一部を除去する工程であってもよい。
【００１０】
もう少し具体的に言えば、この発明は、リードの一方面に半導体チップが電気的に接続され、上記リードの他方面は外部との電気的接続のためにパッケージの表面とほぼ面一で露出した半導体装置を製造するための方法に関する。この方法は、上記パッケージの材料を用いて、上記リードの一方面側および他方面側をほぼ覆うとともに上記半導体チップを封止する一体的な保護樹脂層を形成する樹脂封止工程と、上記リードの他方面側から上記保護樹脂層の少なくとも一部を除去して、上記リードの他方面と上記半導体チップの非活性面とを露出させ、上記外部接続端子よりも上記半導体チップの厚さを薄くする樹脂除去工程とを含む。この場合、上記リードの他方面が上記外部接続面に対応する。
【００１１】
なお、上記保護樹脂層は、上記外部接続面とほぼ平行で、当該半導体装置の平面サイズとほぼ同じ大きさの平坦面を有することが好ましい。
また、上記保護樹脂層は、上記外部接続面において、少なくとも当該半導体装置の内方側の縁部を覆うように形成されることが好ましい。
この発明の方法によれば、半導体チップを封止する封止部と外部接続面をほぼ覆う保護樹脂層とを一体的に形成した後、保護樹脂層の少なくとも一部を除去して外部接続面および半導体チップの非活性面を露出させることにより、半導体装置を得ることができる。したがって、リードの外部接続面に、パッケージの材料である保護樹脂が付着したままになるおそれがない。ゆえに、この方法で製造された半導体装置は、パッケージから露出したリードの外部接続面を、たとえば実装基板に形成された外部電極などに接合させた時に、外部との良好な電気的接続を達成することができる。
【００１２】
また、この方法によれば、リードの外部接続面をほぼ覆う保護樹脂層の少なくとも一部を除去してリードを露出させるので、この除去を研削により行ったとしても、リードに大きな力が加わるおそれがなく、リードがパッケージから剥離するおそれはない。
また、この方法により製造された半導体装置は、半導体チップの非活性面がパッケージから露出しているので、半導体チップからの発熱を効率良く放熱することができる。
【００１３】
なお、上記リードと上記半導体チップとの電気的接続は、上記樹脂封止工程の前に、上記半導体チップをリードフレームのアイランドにマウントするマウント工程と、上記アイランドにマウントされた半導体チップと上記リードとをボンディングするボンディング工程とが行われることによって達成されるとよい。
この発明の一実施形態では、上記半導体チップの活性面が上記外部接続面を含む平面の一方側に配置され、上記アイランドと上記半導体チップとの接合面は上記外部接続面を含む平面の他方側に配置される。この場合には、樹脂除去工程では、上記保護樹脂層とともに上記アイランドが、研削などにより除去され、上記半導体チップの非活性面が露出させられることになる。
【００１４】
この方法によれば、保護樹脂層とともにアイランドが除去されるから、半導体装置のさらなる薄型化を図ることができる。
上記半導体チップの活性面を上方に向けた場合、上記アイランドと上記半導体チップとの接合面は上記外部接続面を含む平面の下方に位置し、上記半導体チップの活性面は上記外部接続面を含む平面の上方に位置することになる。
【００１５】
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
【００１６】
【発明の実施の形態】
図１Ａ〜１Ｃは、比較列に係る半導体装置の製造方法を工程順に示す断面図である。図１Ａは、半導体チップ１０の樹脂封止工程を示す。この樹脂封止工程に先立って、半導体チップ１０をリードフレーム２０のアイランド２１にマウントするマウント工程と、アイランド２１にマウントされた半導体チップ１０とリードフレーム２０のリード２２とをボンディングするボンディング工程とが行われる。
【００１７】
マウント工程では、半導体チップ１０の非活性面１１が、たとえば銀ペースト樹脂などの接着剤がポッティングされたアイランド２１の表面に接合されることにより、半導体チップ１０がアイランド２１にマウントされる。半導体チップ１０の非活性面１１は、トランジスタや抵抗などの素子が形成された活性表層領域側の表面である活性面１２とは反対側の表面である。
【００１８】
ボンディング工程では、半導体チップ１０の活性面１２に設けられたパッド（図示せず）と、リード２２の一方面（図１における上面）２２ａとの間が、たとえば金細線のようなボンディングワイヤ２３によって接続される。これにより、半導体チップ１０とリードフレーム２０との組立体が得られる。リード２２の一方面２２ａと反対側の表面（他方面）は、外部との電気的接続のための外部接続面である。この比較例では、半導体チップ１０とアイランド２１との接合面が、外部接続面２２ｂよりも上方に位置している。
【００１９】
このボンディング工程に引き続いて樹脂封止工程が行われる。この樹脂封止工程では、半導体チップ１０とリードフレーム２０との組立体を収容可能なキャビティＣが形成された金型３０が用いられる。金型３０は、キャビティＣの下半分を形成する凹部３１ａを有する下金型３１と、キャビティＣの上半分を形成する凹部３２ａを有する上金型３２とからなる。
【００２０】
半導体チップ１０とリードフレーム２０との組立体は、リード２２の端部が下金型３１の凹部３１ａの口縁部と上金型３２の凹部３２ａの口縁部とに狭持された状態でキャビティＣ内に収容される。この後、キャビティＣ内に、たとえばエポキシなどの保護樹脂が注入される。キャビティＣ内に注入された保護樹脂が硬化すると、キャビティＣ内には、下保護樹脂層４１（図１Ｂに示す仮想線の下方の部分）および上保護樹脂層４２（図１Ｂに示す仮想線の上方の部分：封止部）が一体成形され、これらの一体的な下保護樹脂層４１および上保護樹脂層４２で半導体チップ１０およびリードフレーム２０の組立体が封止される。その後、図１Ｂに示すように、下保護樹脂層４１および上保護樹脂層４２内に封止された半導体チップ１０およびリードフレーム２０の組立体が金型３０から取り出される。
【００２１】
図１Ｃは、樹脂封止工程に続いて行われる研削工程を示す。研削工程では、グラインダーなどの研削装置を用いて、下保護樹脂層４１のリード２２の外部接続面２２ｂよりも下方に位置する部分がほぼ一様に研削されていく。下保護樹脂層４１の研削は、リード２２の外部接続面２２ｂが露出するまで続けられる。そして、リード２２の外部接続面２２ｂが露出すると、この研削工程が終了され、リード２２の外部接続面２２ｂが、パッケージ４０の裏面４０ａとほぼ面一で露出したＱＦＮ型の半導体装置が完成する。パッケージ４０は、下保護樹脂層４１の残留部分と上保護樹脂層４２とから構成されることになる。
【００２２】
以上のようにこの比較例によれば、半導体チップ１０およびリードフレーム２０の組立体を金型５０のキャビティＣ内にセットして下保護樹脂層４１および上保護樹脂層４２が形成される。その後、下保護樹脂層４１のリード２２の外部接続面２２ｂよりも下方に位置する部分を研削して、リード２２の外部接続面２２ｂを露出させることにより半導体装置が得られる。したがって、リード２２の外部接続面２２ｂに保護樹脂が付着したままになるおそれがない。ゆえに、パッケージ４０から露出したリード２２の外部接続面２２ｂを、たとえば実装基板に形成された外部電極などに接合させることによって、この半導体装置と外部との良好な電気的接続を達成することができる。
【００２３】
図４Ａおよび４Ｂを参照して説明した従来の方法でＱＦＮ型の半導体装置を製造し、リードの露出面のみに付着した保護樹脂を研削して除去することが考えられる。しかしながら、リードの露出面のみに付着した保護樹脂を研削すると、リードに比較的大きな力が加わり、リードがパッケージから剥離するおそれがある。これに対し、この比較例に係る方法によれば、下保護樹脂層４１をほぼ一様に研削してリード２２の外部接続面２２ｂを露出させるので、この研削によりリード２２に大きな力が加わるおそれがなく、リード２２がパッケージ４０から剥離するおそれもない。
【００２４】
図２Ａ〜２Ｃは、この発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。この図２Ａ〜２Ｃにおいて、上述の図１Ａ〜１Ｃに示された各部に対応する部分には、図１Ａ〜１Ｃの場合と同一の参照符号を付して示す。
上述の比較例においては、半導体チップ１０とアイランド２１との接合面がリード２２の外部接続面２２ｂよりも上方に位置するように、アイランド２１とリード２２との位置関係が設定されている（図１Ａ参照）。これに対して、この実施形態においては、半導体チップ１０とアイランド２１との接合面がリード２２の外部接続面２２ｂよりも下方に位置し、かつ、半導体チップ１０の活性面１２がリード２２の外部接続面２２ｂよりも上方に位置するように、アイランド２１とリード２２との位置関係が設定されている（図２Ａ参照）。この場合、アイランド２１は、リード２２の外部接続面２２ｂの下方の下保護樹脂層４１内に位置することになる（図２Ｂ参照）。半導体チップ１０の活性面１２は、リード２２の上面２２ａよりも低い位置に位置している。
【００２５】
樹脂封止工程の後には、グラインダーなどの研削装置を用いた研削工程が行われる。この研削工程では、リード２２の外部接続面２２ｂが露出するまで、下保護樹脂層４１のリード２２の外部接続面２２ｂよりも下方の部分がほぼ一様に研削されていく。また、この下保護樹脂層４１が研削される過程で、アイランド２１が研削されて除去され、さらに半導体チップ１０の非活性面１１が研削される。こうして、図２Ｃに示すように、リード２２の外部接続面２２ｂがパッケージ４０の裏面４０ａとほぼ面一で露出したＱＦＮ型の半導体装置が完成する。半導体チップ１０の活性面１２がリード２２の上面よりも低い位置に位置しているので、半導体チップ１０の厚さは、リード２２の厚さよりも薄くなる。
【００２６】
このようにこの実施形態においては、半導体チップ１０とアイランド２１との接合面がリード２２の外部接続面２２ｂよりも下方に位置し、かつ、半導体チップ１０の活性面１２がリード２２の外部接続面２２ｂよりも上方に位置している。そして、研削工程において、下保護樹脂層４１とともにアイランド２１および半導体チップ１０の非活性面１１が研削される。これにより、上述した比較例に係る方法で製造した半導体装置よりも薄型化を図ることができる。
【００２７】
また、半導体チップ１０の非活性面１１がパッケージ４０から露出しているので、半導体チップ１０からの発熱を効率良く放熱することができる。なお、パッケージ４０から露出している半導体チップ１０の非活性面１１には、トランジスタなどの素子は形成されていないので、パッケージ４０から露出していることによって性能劣化などを招くおそれはない。
【００２８】
なお、この実施形態では、アイランド２１とリード２２との位置関係が、半導体チップ１０とアイランド２１との接合面がリード２２の外部接続面２２ｂよりも下方に位置するように設定されているが、半導体チップ１０とアイランド２１との接合面がリード２２の外部接続面２２ｂとほぼ面一になるように設定されてもよい。
【００２９】
以上、この発明の実施形態について説明したが、この発明は、他の形態でも実施することができる。たとえば、パッケージの研削はグラインダーなどの研削装置を用いて行われるとしたが、このような機械的な研削に代えて、たとえばＣＭＰ(Chemical Mechanical Polishing：化学的機械的研磨)法のような化学的機械的研磨が行われてもよい。また、研削以外にも、エッチングなどの他の手法が保護樹脂層４１の除去のために適用されてもよい。
【００３０】
本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の精神および範囲は添付の請求の範囲によってのみ限定される。
この出願は、１９９９年８月９日に日本国特許庁に提出された特願平１１−２２４９６６号に対応しており、この出願の全開示はここに引用により組み込まれるものとする。
【図面の簡単な説明】
図１Ａ，１Ｂおよび１Ｃは、比較例に係る半導体装置の製造方法を工程順に示す断面図である。
図２Ａ，２Ｂおよび２Ｃは、この発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
図３Ａおよび３Ｂは、ＱＦＮ型の半導体装置の外観を示す斜視図であり、図３Ａは表面側を示し、図３Ｂは裏面側を示している。
図４Ａおよび４Ｂは、ＱＦＮ型の半導体装置を製造するための従来方法を説明するための断面図である。

Claims (10)

  1. 活性面および非活性面を有する半導体チップと、
    この半導体チップに電気的に接続された外部接続面を有するリードと、
    上記半導体チップおよびリードを、上記半導体チップの非活性面および上記リードの外部接続面を露出させた状態で封止する保護樹脂層からなるパッケージとを含み、
    上記半導体チップの厚さが上記リードの厚さよりも薄く、
    上記半導体チップの非活性面と上記リードの外部接続面とが面一の状態で上記パッケージから露出している、半導体装置。
  2. 活性面および非活性面を有する半導体チップと、
    この半導体チップに電気的に接続された外部接続面を有するリードと、
    上記半導体チップおよびリードを、上記半導体チップの非活性面および上記リードの外部接続面を露出させるように封止した保護樹脂層からなるパッケージとを含み、
    上記半導体チップの厚さが上記リードの厚さよりも薄く、
    上記半導体チップの非活性面と上記リードの外部接続面とが面一の状態で上記パッケージから露出している、半導体装置。
  3. 上記パッケージが、上記半導体チップの非活性面および上記リードの外部接続面と面一の底面を有する、請求項１または２記載の半導体装置。
  4. 半導体チップに電気的に接続されたリードの外部接続面がパッケージの表面とほぼ面一で露出した半導体装置を製造するための方法であって、
    上記パッケージの材料を用いて、上記半導体チップを封止する封止部と上記外部接続面をほぼ覆う保護樹脂層とを一体的に形成する樹脂封止工程と、
    上記保護樹脂層の少なくとも一部を除去して、上記外部接続面と上記半導体チップの非活性面とを露出させ、上記外部接続端子よりも上記半導体チップの厚さを薄くする樹脂除去工程とを含む、半導体装置の製造方法。
  5. 半導体チップに電気的に接続されたリードの外部接続面がパッケージの表面と実質的に面一で露出した半導体装置の製造方法であって、
    上記パッケージの材料を用いて、上記半導体チップを封止する封止部と上記外部接続面を覆う保護樹脂層とを形成する樹脂封止工程と、
    上記保護樹脂層の少なくとも一部を除去する樹脂除去工程と、
    上記外部接続面と上記半導体チップの非活性面とを露出する工程と、
    上記外部接続端子よりも上記半導体チップの厚さを薄くする工程とを含む、半導体装置の製造方法。
  6. 上記樹脂封止工程では、上記保護樹脂層が、上記リードの外部接続面において、少なくとも当該半導体装置の内方側の縁部を覆うように形成される、請求項４または５記載の半導体装置の製造方法。
  7. 上記樹脂除去工程では、上記保護樹脂層の表面と上記リードの外部接続面とが面一になるように上記保護樹脂層の少なくとも一部が除去される、請求項４ないし６のいずれかに記載の半導体装置の製造方法。
  8. 上記樹脂除去工程は、上記保護樹脂層を研削する研削工程である、請求項４ないし７のいずれかに記載の半導体装置の製造方法。
  9. 上記樹脂封止工程の前に、
    上記半導体チップをリードフレームのアイランドにマウントするマウント工程と、
    上記アイランドにマウントされた半導体チップと上記リードとをボンディングするボンディング工程とをさらに含む、請求項４ないし８のいずれかに記載の半導体装置の製造方法。
  10. 上記半導体チップは、機能素子が形成された活性面と反対側の表面である非活性面を上記アイランドに接合させてマウントされており、
    上記半導体チップの活性面は上記外部接続面を含む平面の一方側に配置され、上記アイランドと上記半導体チップとの接合面は上記外部接続面を含む平面内またはこの平面の他方側に配置され、
    上記樹脂除去工程では、上記保護樹脂層の少なくとも一部とともに上記アイランドを除去して、上記半導体チップの非活性面を露出させる、請求項９記載の半導体装置の製造方法。
JP2001516237A 1999-08-09 2000-08-07 半導体装置およびその製造方法 Expired - Fee Related JP4597448B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22496699 1999-08-09
PCT/JP2000/005270 WO2001011677A1 (fr) 1999-08-09 2000-08-07 Procede de fabrication d'un dispositif a semi-conducteur

Publications (1)

Publication Number Publication Date
JP4597448B2 true JP4597448B2 (ja) 2010-12-15

Family

ID=16822006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001516237A Expired - Fee Related JP4597448B2 (ja) 1999-08-09 2000-08-07 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US6537858B1 (ja)
EP (1) EP1120825A4 (ja)
JP (1) JP4597448B2 (ja)
KR (1) KR100725319B1 (ja)
WO (1) WO2001011677A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321455C (zh) * 2001-04-13 2007-06-13 雅马哈株式会社 半导体器件和封装及其制造方法
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
JP2006100385A (ja) * 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
US20060284301A1 (en) * 2005-06-17 2006-12-21 Corisis David J CSP semiconductor chip and BGA assembly with enhanced physical protection, protective members and assemblies used with same, and methods of enhancing physical protection of chips and assemblies

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129850U (ja) * 1988-02-26 1989-09-04
JPH02240940A (ja) * 1989-03-15 1990-09-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
JPH11195733A (ja) * 1997-10-28 1999-07-21 Seiko Epson Corp 半導体装置の製造方法、半導体装置用導電性板および半導体装置
JPH11195743A (ja) * 1998-01-06 1999-07-21 Hitachi Ltd 半導体装置およびその製造方法
JP2000164611A (ja) * 1998-11-26 2000-06-16 Mitsumi Electric Co Ltd 半導体集積回路及び半導体集積回路の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302849A (en) * 1993-03-01 1994-04-12 Motorola, Inc. Plastic and grid array semiconductor device and method for making the same
US6105245A (en) 1997-02-17 2000-08-22 Nippon Steel Semiconductor Corporation Method of manufacturing a resin-encapsulated semiconductor package
JPH10289923A (ja) 1997-02-17 1998-10-27 Nittetsu Semiconductor Kk 半導体パッケージの製造方法
US6194250B1 (en) * 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
JP3878781B2 (ja) * 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129850U (ja) * 1988-02-26 1989-09-04
JPH02240940A (ja) * 1989-03-15 1990-09-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
JPH11195733A (ja) * 1997-10-28 1999-07-21 Seiko Epson Corp 半導体装置の製造方法、半導体装置用導電性板および半導体装置
JPH11195743A (ja) * 1998-01-06 1999-07-21 Hitachi Ltd 半導体装置およびその製造方法
JP2000164611A (ja) * 1998-11-26 2000-06-16 Mitsumi Electric Co Ltd 半導体集積回路及び半導体集積回路の製造方法

Also Published As

Publication number Publication date
KR20010080023A (ko) 2001-08-22
EP1120825A4 (en) 2007-09-05
KR100725319B1 (ko) 2007-06-07
US6537858B1 (en) 2003-03-25
EP1120825A1 (en) 2001-08-01
WO2001011677A1 (fr) 2001-02-15

Similar Documents

Publication Publication Date Title
JP3521758B2 (ja) 半導体装置の製造方法
TWI245429B (en) Photosensitive semiconductor device, method for fabricating the same and lead frame thereof
US5357139A (en) Plastic encapsulated semiconductor device and lead frame
KR20060116696A (ko) 리드프레임 및 수지봉입형 반도체장치
US8354739B2 (en) Thin semiconductor package and method for manufacturing same
JP2000243887A (ja) 半導体装置とその製造方法
JP4597448B2 (ja) 半導体装置およびその製造方法
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
TW201216416A (en) Semiconductor package with reinforced base
JPH04216661A (ja) 集積回路パッケージアセンブリ
JP4334047B2 (ja) 半導体装置とその製造方法
JP2716405B2 (ja) 半導体装置およびその製造方法
JP2004253422A (ja) 半導体装置
TW200933757A (en) Semiconductor packaging method
JP2001267484A (ja) 半導体装置およびその製造方法
JP4243178B2 (ja) 半導体装置の製造方法
WO2023228898A1 (ja) リードフレーム及びその製造方法
CN213212149U (zh) 集成电路封装体
JPH1168016A (ja) 樹脂封止型半導体装置
JPH077112A (ja) 樹脂封止型半導体装置
JP2003188332A (ja) 半導体装置およびその製造方法
JP4569048B2 (ja) 面実装型半導体パッケージおよびその製造方法
KR100481927B1 (ko) 반도체패키지및그제조방법
JP2001015667A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2707659B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100922

R150 Certificate of patent or registration of utility model

Ref document number: 4597448

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees