JPH1168016A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH1168016A JPH1168016A JP21757297A JP21757297A JPH1168016A JP H1168016 A JPH1168016 A JP H1168016A JP 21757297 A JP21757297 A JP 21757297A JP 21757297 A JP21757297 A JP 21757297A JP H1168016 A JPH1168016 A JP H1168016A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- mounting member
- island
- metal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 樹脂厚を充分に確保しつつパッケージ厚を有
効に薄く設定することができる樹脂封止型半導体装置を
提供すること。 【解決手段】 半導体素子１の中央部を板状の素子搭載
部材（アイランド）２の一方の面に接着すると共に、半
導体素子１の両端部に配設された複数の端子と複数の外
部リード４ｂとをワイヤボンディング５で電気的に接続
してなる樹脂封止型半導体装置において、半導体素子１
の少なくとも一方の側と他方の側の両側に分けて配設さ
れたボンディングワイヤ５の相互間に、前述した素子搭
載部材２を配設したこと。
効に薄く設定することができる樹脂封止型半導体装置を
提供すること。 【解決手段】 半導体素子１の中央部を板状の素子搭載
部材（アイランド）２の一方の面に接着すると共に、半
導体素子１の両端部に配設された複数の端子と複数の外
部リード４ｂとをワイヤボンディング５で電気的に接続
してなる樹脂封止型半導体装置において、半導体素子１
の少なくとも一方の側と他方の側の両側に分けて配設さ
れたボンディングワイヤ５の相互間に、前述した素子搭
載部材２を配設したこと。
Description
【０００１】
【発明の属する技術分野】本発明は、薄型樹脂封止型半
導体装置の構造に関する。
導体装置の構造に関する。
【０００２】
【従来の技術】従来より、電子機器の小型化は需要者の
恒久的な要請であり、特に半導体装置にあっては、小型
化および薄型化と機能の拡大とが永遠のテーマとして現
存している。この内、図１２ないし図１３に示す樹脂封
止型の薄型半導体装置にあっては、特に装置全体の薄型
化を実行するため、アイランド１０２の上面に例えばＡ
ｇ（銀）ペーストなどのマウント材１０３を介して半導
体チップ１０１を固着し、ボンディングワイヤ（リード
線）１０５によって半導体チップ１０１のパッドと内部
リード１０４ａ（リード端子１０４の内側部分）とを電
気的に接続し、アイランド１０２の裏面を露出する形で
樹脂封止する、という構造を採用している。
恒久的な要請であり、特に半導体装置にあっては、小型
化および薄型化と機能の拡大とが永遠のテーマとして現
存している。この内、図１２ないし図１３に示す樹脂封
止型の薄型半導体装置にあっては、特に装置全体の薄型
化を実行するため、アイランド１０２の上面に例えばＡ
ｇ（銀）ペーストなどのマウント材１０３を介して半導
体チップ１０１を固着し、ボンディングワイヤ（リード
線）１０５によって半導体チップ１０１のパッドと内部
リード１０４ａ（リード端子１０４の内側部分）とを電
気的に接続し、アイランド１０２の裏面を露出する形で
樹脂封止する、という構造を採用している。
【０００３】ここで、符号１０４ｂは、リード端子１０
４が外部に突出した部分を示す。また、符号１０６は樹
脂封止して出来上がったパッケージの樹脂部分を示す。
４が外部に突出した部分を示す。また、符号１０６は樹
脂封止して出来上がったパッケージの樹脂部分を示す。
【０００４】一方、単にアイランド１０２の裏面を露出
するだけでは、前述したパッケージ厚は約０．８〔ｍ
ｍ〕程度にしかならず、さらなる薄型化を行うにはアイ
ランド（或いはリードフレーム）１０２およびチップ上
面の樹脂厚の薄型化が必要となる。
するだけでは、前述したパッケージ厚は約０．８〔ｍ
ｍ〕程度にしかならず、さらなる薄型化を行うにはアイ
ランド（或いはリードフレーム）１０２およびチップ上
面の樹脂厚の薄型化が必要となる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来例にあっては、アイランド（或いはリードフレーム）
１０２およびチップ上面の樹脂厚を薄型化すると、樹脂
封止に際してアイランド１０２の保持力が低下し、アイ
ランド１０２が浮き易く、又半導体チップ１０１上の樹
脂厚も薄くなることからボンディングワイヤ（リード
線）１０５がパッケージ表面に露出してしまうという不
都合があった。
来例にあっては、アイランド（或いはリードフレーム）
１０２およびチップ上面の樹脂厚を薄型化すると、樹脂
封止に際してアイランド１０２の保持力が低下し、アイ
ランド１０２が浮き易く、又半導体チップ１０１上の樹
脂厚も薄くなることからボンディングワイヤ（リード
線）１０５がパッケージ表面に露出してしまうという不
都合があった。
【０００６】即ち、従来の技術において樹脂封止型半導
体装置を薄型化した場合、樹脂封止封入時のアイランド
シフト或いはレーザ捺印時の樹脂の堀り込みにより、ボ
ンディングワイヤ１０５が露出する、という不都合があ
った。
体装置を薄型化した場合、樹脂封止封入時のアイランド
シフト或いはレーザ捺印時の樹脂の堀り込みにより、ボ
ンディングワイヤ１０５が露出する、という不都合があ
った。
【０００７】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、特に樹脂厚を充分に確保しつつパッケージ厚
を有効に薄く設定することができる樹脂封止型半導体装
置を提供することを、その目的とする。
を改善し、特に樹脂厚を充分に確保しつつパッケージ厚
を有効に薄く設定することができる樹脂封止型半導体装
置を提供することを、その目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、半導体素子（半導体チップ）の中央部
を板状の素子搭載部材（アイランド）の一方の面に接着
すると共に、半導体素子の両端部に配設された複数の端
子と複数の外部リードとをワイヤボンディングで電気的
に接続してなる樹脂封止型半導体装置において、前述し
た半導体素子の少なくとも一方の側と他方の側の両側に
配設されたボンディングワイヤの相互間に、前述した素
子搭載部材を配設することを、その基本構造として備え
ている。
め、本発明では、半導体素子（半導体チップ）の中央部
を板状の素子搭載部材（アイランド）の一方の面に接着
すると共に、半導体素子の両端部に配設された複数の端
子と複数の外部リードとをワイヤボンディングで電気的
に接続してなる樹脂封止型半導体装置において、前述し
た半導体素子の少なくとも一方の側と他方の側の両側に
配設されたボンディングワイヤの相互間に、前述した素
子搭載部材を配設することを、その基本構造として備え
ている。
【０００９】このため、ボンディングワイヤの突出領域
（山形状に丸く突出した領域）を有効に利用してその相
互間に素子搭載部材を装備したことから、当該素子搭載
部材を半導体素子の裏面側に装備していた従来例に比較
して、少なくとも素子搭載部材の厚さ分だけ確実に半導
体装置全体を薄くすることができることとなる。
（山形状に丸く突出した領域）を有効に利用してその相
互間に素子搭載部材を装備したことから、当該素子搭載
部材を半導体素子の裏面側に装備していた従来例に比較
して、少なくとも素子搭載部材の厚さ分だけ確実に半導
体装置全体を薄くすることができることとなる。
【００１０】又、この場合、素子搭載部材（アイラン
ド）の外側の面（表面）と半導体素子（半導体チップ）
の素子搭載部材側の面との間の離間距離Ｓは、前述した
ボンディングワイヤの想定されるボンディン高さｈより
も大きく設定される。このため、ボンディングワイヤは
確実に樹脂封止されることなり、レーザ捺印時の樹脂の
堀り込みによって露出することのない有効な樹脂厚を確
保することができる。
ド）の外側の面（表面）と半導体素子（半導体チップ）
の素子搭載部材側の面との間の離間距離Ｓは、前述した
ボンディングワイヤの想定されるボンディン高さｈより
も大きく設定される。このため、ボンディングワイヤは
確実に樹脂封止されることなり、レーザ捺印時の樹脂の
堀り込みによって露出することのない有効な樹脂厚を確
保することができる。
【００１１】前述した素子搭載部材の外側の面は露出面
としてもよい。また、この素子搭載部材の外面側（表面
側）には金属板を取り付けると共に、この金属板の外面
を露出面としてもよい。更に、半導体素子の裏面側にも
前述した表面側と同時に又はこれとは別に金属板を取り
付けると共に、この金属板の外面を露出面としてもよ
い。このようにすると、放熱効果がより一層促進され
る。
としてもよい。また、この素子搭載部材の外面側（表面
側）には金属板を取り付けると共に、この金属板の外面
を露出面としてもよい。更に、半導体素子の裏面側にも
前述した表面側と同時に又はこれとは別に金属板を取り
付けると共に、この金属板の外面を露出面としてもよ
い。このようにすると、放熱効果がより一層促進され
る。
【００１２】更に、前述した各金属板の外面側を樹脂モ
ールドしてもよい。これによって、全体的に耐久性増大
を図り得るほか、レーザ捺印領域が大幅に広がるという
利点がある。
ールドしてもよい。これによって、全体的に耐久性増大
を図り得るほか、レーザ捺印領域が大幅に広がるという
利点がある。
【００１３】このように、本発明では、チップ表面にあ
るアイランド表面又はこれに貼り合わされた金属板が露
出される形で樹脂封止されるため、チップ上面に必要な
樹脂厚（つまり、ボンディングワイヤのボンディング高
さとレーザ捺印の堀り込み量）が有効に確保されるの
で、チップ裏面の樹脂厚を薄くすることができ、より薄
い樹脂封止型半導体装置が得ることができる。
るアイランド表面又はこれに貼り合わされた金属板が露
出される形で樹脂封止されるため、チップ上面に必要な
樹脂厚（つまり、ボンディングワイヤのボンディング高
さとレーザ捺印の堀り込み量）が有効に確保されるの
で、チップ裏面の樹脂厚を薄くすることができ、より薄
い樹脂封止型半導体装置が得ることができる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１５】（第１の実施形態）図１乃至図３に第１の
実施形態を示す。この図１乃至図３に示す樹脂封止型半
導体装置は、半導体素子１と、この半導体素子１の中央
部をマウント部材３を介して保持する板状の素子搭載部
材（アイランド或いはリードフレーム）２とを備えてい
る。半導体素子１は、一方の面，即ち前述した素子搭載
部材２側の面（図１の上面）の幅方向の両端部に、複数
の接続端子１ａ，１ａ・・・を備えている。この各接続
端子１ａに対応して複数のリード端子４が、半導体素子
１の両側に所定間隔を隔てて配設されている。
実施形態を示す。この図１乃至図３に示す樹脂封止型半
導体装置は、半導体素子１と、この半導体素子１の中央
部をマウント部材３を介して保持する板状の素子搭載部
材（アイランド或いはリードフレーム）２とを備えてい
る。半導体素子１は、一方の面，即ち前述した素子搭載
部材２側の面（図１の上面）の幅方向の両端部に、複数
の接続端子１ａ，１ａ・・・を備えている。この各接続
端子１ａに対応して複数のリード端子４が、半導体素子
１の両側に所定間隔を隔てて配設されている。
【００１６】ここで、マウント部材３としては、熱硬化
性或いは熱可塑性でフィルム状のマウント部材が使用さ
れ、これによって、半導体チップ１がアイランド２に固
着されている。又この場合、マウント材３は、使用する
リードフレーム（アイランド２の元の素材）の材質が銅
系材の場合は、リードフレームの酸化抑制のために熱硬
化性のものを採用した方がよい。
性或いは熱可塑性でフィルム状のマウント部材が使用さ
れ、これによって、半導体チップ１がアイランド２に固
着されている。又この場合、マウント材３は、使用する
リードフレーム（アイランド２の元の素材）の材質が銅
系材の場合は、リードフレームの酸化抑制のために熱硬
化性のものを採用した方がよい。
【００１７】前述した各リード端子４は、本実施形態で
はＺ字状に曲折されたものが使用され、内側に配設され
た内部リード４ａと外側に突出された外部リード４ｂと
を有している。ここで、内部リード４ａと前述した半導
体素子１の接続端子１ａ（図１参照）とが、ボンディン
グワイヤ５によって連結されている。
はＺ字状に曲折されたものが使用され、内側に配設され
た内部リード４ａと外側に突出された外部リード４ｂと
を有している。ここで、内部リード４ａと前述した半導
体素子１の接続端子１ａ（図１参照）とが、ボンディン
グワイヤ５によって連結されている。
【００１８】そして、これら半導体素子１，素子搭載部
材２，内部リード４ａ等の全体が、薄板状に樹脂封止さ
れ一体化されている。符号６は封止用の樹脂を示す。
又、符号２ａは吊りピン部を示す。この吊りピン部２ａ
は、素子搭載部材（アイランド）２の長手方向における
両端部の中央部から前述した半導体素子１を覆うように
して樹脂封止され樹脂６の端部に向けて延設されてい
る。この二つの吊りピン部２ａの位置関係（長辺側）を
図３に示す。
材２，内部リード４ａ等の全体が、薄板状に樹脂封止さ
れ一体化されている。符号６は封止用の樹脂を示す。
又、符号２ａは吊りピン部を示す。この吊りピン部２ａ
は、素子搭載部材（アイランド）２の長手方向における
両端部の中央部から前述した半導体素子１を覆うように
して樹脂封止され樹脂６の端部に向けて延設されてい
る。この二つの吊りピン部２ａの位置関係（長辺側）を
図３に示す。
【００１９】更に、この図１乃至図３に示す第１の実施
形態にあっては、素子搭載部材２の外側の面と前述した
半導体素子１の素子搭載部材２側の面との間の離間距離
Ｓが、前述したボンディングワイヤ５の想定されるボン
ディング高さｈよりも大きく設定されている。
形態にあっては、素子搭載部材２の外側の面と前述した
半導体素子１の素子搭載部材２側の面との間の離間距離
Ｓが、前述したボンディングワイヤ５の想定されるボン
ディング高さｈよりも大きく設定されている。
【００２０】これにより、ボンディングワイヤ５は樹脂
６内に完全に埋設されこととなり、これがため、素子搭
載部材（アイランド）２の浮き上がりを有効に抑えるこ
とができ、同時に半導体チップ１上の樹脂厚も適当に確
保することができ、これがため、アイランドシフト或い
はレーザ捺印時の樹脂の堀り込みによってボンディング
ワイヤ５が露出するという不都合を解消することが可能
となった。
６内に完全に埋設されこととなり、これがため、素子搭
載部材（アイランド）２の浮き上がりを有効に抑えるこ
とができ、同時に半導体チップ１上の樹脂厚も適当に確
保することができ、これがため、アイランドシフト或い
はレーザ捺印時の樹脂の堀り込みによってボンディング
ワイヤ５が露出するという不都合を解消することが可能
となった。
【００２１】更に、この図１に示す第１の実施形態にあ
っては、素子搭載部材２が前述したように半導体素子１
の一方の面（図１の上面）に装備され且つその外側の面
が露出面を構成している。
っては、素子搭載部材２が前述したように半導体素子１
の一方の面（図１の上面）に装備され且つその外側の面
が露出面を構成している。
【００２２】ここで、素子搭載部材２の外面（図１の上
面）は、前述したように内部リード４ａよりも高い位置
にあり、又、半導体チップ１の図１における上面と内部
リード４ａの上面とは、ほぼ同一面上か半導体チップ１
の上面の方が高くなるように設定されている。そして、
樹脂成形時には、素子搭載部材（アイランド）２に半導
体チップ１を固着した後、樹脂封止を行う。
面）は、前述したように内部リード４ａよりも高い位置
にあり、又、半導体チップ１の図１における上面と内部
リード４ａの上面とは、ほぼ同一面上か半導体チップ１
の上面の方が高くなるように設定されている。そして、
樹脂成形時には、素子搭載部材（アイランド）２に半導
体チップ１を固着した後、樹脂封止を行う。
【００２３】素子搭載部材（アイランド）２は、吊りピ
ン部２ａにディプレス加工などを施すことにより上方に
位置している。
ン部２ａにディプレス加工などを施すことにより上方に
位置している。
【００２４】この場合、ディプレスの加工量は、 「（アイランド厚＋マウント材厚）≦加工量≦（上金型
厚＋５０〔μｍ〕）」 程度に設定される。ここで、「アイランド厚＋マウント
材厚」は、前述したように「ボンディングワイヤのボン
ディング高さ＋レーザ堀り込み量」以上でなければなら
ない。
厚＋５０〔μｍ〕）」 程度に設定される。ここで、「アイランド厚＋マウント
材厚」は、前述したように「ボンディングワイヤのボン
ディング高さ＋レーザ堀り込み量」以上でなければなら
ない。
【００２５】従って、「アイランド厚＋マウント材厚」
は、例えば１５０〔μｍ〕以上であることが望ましい。
又、チップ裏面の樹脂厚は、パッケージの反りを低減さ
せるためにチップ上樹脂厚より薄くし、チップ上面の樹
脂量とチップ裏面の樹脂量をほぼ同量にすることが望ま
しい。
は、例えば１５０〔μｍ〕以上であることが望ましい。
又、チップ裏面の樹脂厚は、パッケージの反りを低減さ
せるためにチップ上樹脂厚より薄くし、チップ上面の樹
脂量とチップ裏面の樹脂量をほぼ同量にすることが望ま
しい。
【００２６】これを更に詳述する。前述したマウント材
３は、使用するリードフレーム（アイランド２の元の素
材）の材質が銅系材の場合は、リードフレームの酸化抑
制のために熱硬化性のものを採用した方がよい。
３は、使用するリードフレーム（アイランド２の元の素
材）の材質が銅系材の場合は、リードフレームの酸化抑
制のために熱硬化性のものを採用した方がよい。
【００２７】又、内部リード４ａと半導体チップ１と
は、前述したようにボンディングワイヤ５により電気的
に接続されている。
は、前述したようにボンディングワイヤ５により電気的
に接続されている。
【００２８】このボンディングワイヤ５の露出防止のた
めに、素子搭載部材（アイランド）２とマウント材３と
を合わせた厚さは、アイランド厚１２５〔μｍ〕、マウ
ント材（三層タイプ）厚９０〔μｍ〕で２１５〔μｍ〕
となり、ボンディングワイヤ５の高さ（ボンディング高
さｈ）とレーザの堀り込み量の合計値よりも大きく、適
切な値となる。
めに、素子搭載部材（アイランド）２とマウント材３と
を合わせた厚さは、アイランド厚１２５〔μｍ〕、マウ
ント材（三層タイプ）厚９０〔μｍ〕で２１５〔μｍ〕
となり、ボンディングワイヤ５の高さ（ボンディング高
さｈ）とレーザの堀り込み量の合計値よりも大きく、適
切な値となる。
【００２９】図２は図１の平面図を示し、又図３は前述
した二つの吊りピン部２ａ（長辺側）の位置関係を示す
断面図である。アイランド２は吊りピン部２ａにディプ
レス加工を施すことにより、上方に位置することとな
る。この場合のディプレス量は、アイランド２が樹脂封
止金型面に押し付けられるように、やや深めに設定し２
６０〔μｍ〕程度にする。
した二つの吊りピン部２ａ（長辺側）の位置関係を示す
断面図である。アイランド２は吊りピン部２ａにディプ
レス加工を施すことにより、上方に位置することとな
る。この場合のディプレス量は、アイランド２が樹脂封
止金型面に押し付けられるように、やや深めに設定し２
６０〔μｍ〕程度にする。
【００３０】次に、半導体チップ１の裏面側（図１の下
面側）の樹脂厚は、パッケージ表面に露出するアイラン
ド２の割合によって適正値は異なるが、ディプレス量の
半分程度が目安となる。
面側）の樹脂厚は、パッケージ表面に露出するアイラン
ド２の割合によって適正値は異なるが、ディプレス量の
半分程度が目安となる。
【００３１】上記の場合、半導体チップ厚が３００〔μ
ｍ〕の時、パッケージの厚さは約６５０〔μｍ〕の薄型
で樹脂封止型の半導体装置となる。また、アイランド
２、マウント部材３、半導体チップ１の厚さを更に薄い
ものを採用することにより、従来の組立設備を使用し、
約０．５〔ｍｍ〕厚まで、パッケージを薄くすることが
できる。
ｍ〕の時、パッケージの厚さは約６５０〔μｍ〕の薄型
で樹脂封止型の半導体装置となる。また、アイランド
２、マウント部材３、半導体チップ１の厚さを更に薄い
ものを採用することにより、従来の組立設備を使用し、
約０．５〔ｍｍ〕厚まで、パッケージを薄くすることが
できる。
【００３２】又、本実施形態の場合、半導体チップ１の
表面（つまり発熱面側）に取り付けられたアイランド２
が露出しているので、従来の薄型パッケージに比べ放熱
性も優れている。
表面（つまり発熱面側）に取り付けられたアイランド２
が露出しているので、従来の薄型パッケージに比べ放熱
性も優れている。
【００３３】更に又、パッド側にワイヤ高さ（ボンディ
ング高さｈ）以上の厚さのアイランド２とテープ（マウ
ント部材３）が存在するため、アイランド２がシフトし
たとしてもボンディングワイヤ５がパッケージ表面に露
出する可能性もない。
ング高さｈ）以上の厚さのアイランド２とテープ（マウ
ント部材３）が存在するため、アイランド２がシフトし
たとしてもボンディングワイヤ５がパッケージ表面に露
出する可能性もない。
【００３４】（第２の実施形態）次に、本発明の第２の
実施形態を図４に基づいて説明する。この図４に示す第
２の実施形態は、素子搭載部材（アイランド）２の上面
中央部に空孔部９を設け、アイランド２に凹部８をハー
フエッチあるいはプレスで加工している。
実施形態を図４に基づいて説明する。この図４に示す第
２の実施形態は、素子搭載部材（アイランド）２の上面
中央部に空孔部９を設け、アイランド２に凹部８をハー
フエッチあるいはプレスで加工している。
【００３５】このアイランド２に凹部８を設けることに
より、空孔部９にも樹脂が充填される。この結果、パッ
ケージ表面に樹脂のエリアが増えることにより、レーザ
捺印機による捺印可能エリアを増やすことが可能とな
る。その他の構成および作用効果は、前述した図１乃至
図３の第１の実施形態とほぼ同一となっている。
より、空孔部９にも樹脂が充填される。この結果、パッ
ケージ表面に樹脂のエリアが増えることにより、レーザ
捺印機による捺印可能エリアを増やすことが可能とな
る。その他の構成および作用効果は、前述した図１乃至
図３の第１の実施形態とほぼ同一となっている。
【００３６】（第３の実施形態）次に、本発明の第３の
実施形態を図５に基づいて説明する。この図５に示す第
３の実施形態は、前述した第１の実施形態において、ア
イランド２がパッケージ表面には露出しないようにした
ものである。即ち、この第３の実施形態にあっては、ア
イランド２を含めて樹脂封止した点に特徴を備えてい
る。このため、この第３の実施形態によると、レーザ捺
印時における捺印エリアの制約が大幅に軽減される。
実施形態を図５に基づいて説明する。この図５に示す第
３の実施形態は、前述した第１の実施形態において、ア
イランド２がパッケージ表面には露出しないようにした
ものである。即ち、この第３の実施形態にあっては、ア
イランド２を含めて樹脂封止した点に特徴を備えてい
る。このため、この第３の実施形態によると、レーザ捺
印時における捺印エリアの制約が大幅に軽減される。
【００３７】アイランド２上の樹脂厚は、レーザ捺印の
堀り込み量以上あれば良いので、数１０（μｍ）で充分
であり、アイランド２とマウント材３の厚さもワイヤ高
さ（ボンディング高さｈ）以上であれば良いので、パッ
ケージの総厚としてはアイランド露出タイプとほぼ同等
にすることが可能である。その他の構成および作用効果
は、前述した図１乃至図３の第１の実施形態とほぼ同一
となっている。
堀り込み量以上あれば良いので、数１０（μｍ）で充分
であり、アイランド２とマウント材３の厚さもワイヤ高
さ（ボンディング高さｈ）以上であれば良いので、パッ
ケージの総厚としてはアイランド露出タイプとほぼ同等
にすることが可能である。その他の構成および作用効果
は、前述した図１乃至図３の第１の実施形態とほぼ同一
となっている。
【００３８】（第４の実施形態）次に、本発明の第４の
実施形態を図６に基づいて説明する。この図６に示す第
４の実施形態は、半導体素子１１として方形状のものを
装備し、その半導体素子１１の中央部をマウント部材
（図示せず）を介して保持する薄板部材からなる方形状
の素子搭載部材（アイランド或いはリードフレーム）１
２とを備えている。半導体素子１１は、四方の面，即ち
前述した素子搭載部材１２側の面の四辺に、複数の接続
端子（図示せず）を備えている。この各接続端子に対応
して複数のリード端子１４，１４，・・・が、半導体素
子１１の四辺に所定間隔を隔てて配設されている。即
ち、図６は、ＱＦＰなどの４辺からリードが導出された
パッケージに本発明を適用したときの平面図である。
実施形態を図６に基づいて説明する。この図６に示す第
４の実施形態は、半導体素子１１として方形状のものを
装備し、その半導体素子１１の中央部をマウント部材
（図示せず）を介して保持する薄板部材からなる方形状
の素子搭載部材（アイランド或いはリードフレーム）１
２とを備えている。半導体素子１１は、四方の面，即ち
前述した素子搭載部材１２側の面の四辺に、複数の接続
端子（図示せず）を備えている。この各接続端子に対応
して複数のリード端子１４，１４，・・・が、半導体素
子１１の四辺に所定間隔を隔てて配設されている。即
ち、図６は、ＱＦＰなどの４辺からリードが導出された
パッケージに本発明を適用したときの平面図である。
【００３９】符号１６は封止用の樹脂を示す。又、符号
１２ａは吊りピン部を示す。この吊りピン部１２ａは、
四角形状のアイランド１２から樹脂１６部分の四隅に向
かって延設されている。図６に、この四つの吊りピン部
１２ａの位置関係（長辺側）を示す。また、この第４の
実施形態においても、アイランド１２は半導体素子１１
よりも小さい形状のものが装備されている。
１２ａは吊りピン部を示す。この吊りピン部１２ａは、
四角形状のアイランド１２から樹脂１６部分の四隅に向
かって延設されている。図６に、この四つの吊りピン部
１２ａの位置関係（長辺側）を示す。また、この第４の
実施形態においても、アイランド１２は半導体素子１１
よりも小さい形状のものが装備されている。
【００４０】ＳＯＰなどデュアルライン系パッケージと
同様に、ＱＦＰ系パッケージでも放熱性の優れた薄型樹
脂封止半導体が構成できる。その他の構成および作用効
果は、前述した図１乃至図３の第１の実施形態とほぼ同
一となっている。
同様に、ＱＦＰ系パッケージでも放熱性の優れた薄型樹
脂封止半導体が構成できる。その他の構成および作用効
果は、前述した図１乃至図３の第１の実施形態とほぼ同
一となっている。
【００４１】（第５の実施形態）次に、本発明の第５の
実施形態を図７に基づいて説明する。この図７に示す第
５の実施形態は、前述した第１の実施形態（図１乃至図
３）において、アイランド２上に接着材を介してアイラ
ンド２よりも面積の広い金属板２１を装備した点に特徴
を備えている。
実施形態を図７に基づいて説明する。この図７に示す第
５の実施形態は、前述した第１の実施形態（図１乃至図
３）において、アイランド２上に接着材を介してアイラ
ンド２よりも面積の広い金属板２１を装備した点に特徴
を備えている。
【００４２】この金属板２１は、アイランド２よりもサ
イズが大きいため、取り付けはワイヤーボンディング後
に行う。このようにしても前述した第１の実施形態の場
合と同等の作用効果を有するほか、この金属板２１によ
り、放熱効果がさらに向上するという利点を有する。ま
た、金属板２１については、図８に示すように、半導体
素子（半導体チップ）１のチップ裏面に取り付けてもよ
い。このようにしても、前述した図７の場合とほぼ同様
の放熱効果を得ることができる。
イズが大きいため、取り付けはワイヤーボンディング後
に行う。このようにしても前述した第１の実施形態の場
合と同等の作用効果を有するほか、この金属板２１によ
り、放熱効果がさらに向上するという利点を有する。ま
た、金属板２１については、図８に示すように、半導体
素子（半導体チップ）１のチップ裏面に取り付けてもよ
い。このようにしても、前述した図７の場合とほぼ同様
の放熱効果を得ることができる。
【００４３】尚、この場合、金属板２１の取り付けは、
ワイヤーボンディング後に接着剤（Ａｇペースト，フィ
ルム等）を用いて貼り付けるか、又は樹脂の封入時に封
入金型のキャビティに金属板を入れておいて封入を行う
ことにより、チップ裏面に金属板を取り付けた構造とす
る、等の手法をもってとり行われる。その他の構成及び
作用効果は、前述した第１の実施形態と同一となってい
る。
ワイヤーボンディング後に接着剤（Ａｇペースト，フィ
ルム等）を用いて貼り付けるか、又は樹脂の封入時に封
入金型のキャビティに金属板を入れておいて封入を行う
ことにより、チップ裏面に金属板を取り付けた構造とす
る、等の手法をもってとり行われる。その他の構成及び
作用効果は、前述した第１の実施形態と同一となってい
る。
【００４４】（第６の実施形態）次に、本発明の第６の
実施形態を図９に基づいて説明する。この図９に示す第
６の実施形態は、前述した第５の実施形態（図７）の場
合と同様に、アイランド２上に接着材２２を介してアイ
ランド２よりも面積の広い金属板２１を装備し、更に、
その外面側には、予め樹脂２１ａをコーティングした点
に特徴を備えている。
実施形態を図９に基づいて説明する。この図９に示す第
６の実施形態は、前述した第５の実施形態（図７）の場
合と同様に、アイランド２上に接着材２２を介してアイ
ランド２よりも面積の広い金属板２１を装備し、更に、
その外面側には、予め樹脂２１ａをコーティングした点
に特徴を備えている。
【００４５】この第６の実施形態では、前述した金属板
２１に樹脂２１ａがコーティングされているので、取り
付け方法は、ワイヤーボンディング後に行うか封入時に
封入金型のキャビティ部に仮付けしておき封入を行うこ
とが可能である。
２１に樹脂２１ａがコーティングされているので、取り
付け方法は、ワイヤーボンディング後に行うか封入時に
封入金型のキャビティ部に仮付けしておき封入を行うこ
とが可能である。
【００４６】この樹脂２１ａをコーティングした金属板
２１を使用することにより、放熱効果に優れ組み立て性
も改善される。
２１を使用することにより、放熱効果に優れ組み立て性
も改善される。
【００４７】また、金属板２１については、図１０に示
すように、半導体素子（半導体チップ）１のチップ裏面
に取り付けてもよい。この場合、樹脂２１ａのコーティ
ング面は、金属板２１の露出面側，即ち図１０の下面側
に配設される。このようにしても、前述した図９の場合
とほぼ同様の放熱効果を得ることができる。その他の構
成及び作用効果は、前述した第１の実施形態と同一とな
っている。
すように、半導体素子（半導体チップ）１のチップ裏面
に取り付けてもよい。この場合、樹脂２１ａのコーティ
ング面は、金属板２１の露出面側，即ち図１０の下面側
に配設される。このようにしても、前述した図９の場合
とほぼ同様の放熱効果を得ることができる。その他の構
成及び作用効果は、前述した第１の実施形態と同一とな
っている。
【００４８】（第７の実施形態）次に、本発明の第７の
実施形態を図１１に基づいて説明する。この図１１に示
す第７の実施形態は、前述した第１の実施形態（図１乃
至図３）において、半導体素子（半導体チップ）１の上
面側および裏面側に、金属板２１を装着した点に特徴を
備えている。
実施形態を図１１に基づいて説明する。この図１１に示
す第７の実施形態は、前述した第１の実施形態（図１乃
至図３）において、半導体素子（半導体チップ）１の上
面側および裏面側に、金属板２１を装着した点に特徴を
備えている。
【００４９】この場合、用いる金属板２１は、予め一方
の面又は両面に樹脂コーティングされた金属板でもよ
い。金属板２１を二枚使用することによって、アイラン
ドシフトが無く且つ放熱性がさらに優れた樹脂封止型半
導体装置となる。
の面又は両面に樹脂コーティングされた金属板でもよ
い。金属板２１を二枚使用することによって、アイラン
ドシフトが無く且つ放熱性がさらに優れた樹脂封止型半
導体装置となる。
【００５０】更に、半導体素子（半導体チップ）１を金
属板２１で挟み込むかマウント材にクッション効果をも
たせておくことにより、チップクラックなどの不良を未
然に防ぐことができる。その他の構成及び作用効果は、
前述した第１の実施形態と同一となっている。
属板２１で挟み込むかマウント材にクッション効果をも
たせておくことにより、チップクラックなどの不良を未
然に防ぐことができる。その他の構成及び作用効果は、
前述した第１の実施形態と同一となっている。
【００５１】
【発明の効果】以上にように、本発明によると、素子搭
載部材（アイランド）を、半導体素子の少なくとも一方
の側と他方の側の両側に配設されたボンディングワイヤ
の相互間に配設するを、その基本構造としたので、ボン
ディングワイヤの突出領域を有効に利用することがで
き、これがため、素子搭載部材を半導体素子の裏面側に
装備していた従来例に比較して、少なくとも当該素子搭
載部材の厚さ分だけ半導体装置全体を確実に薄くするこ
とができる。
載部材（アイランド）を、半導体素子の少なくとも一方
の側と他方の側の両側に配設されたボンディングワイヤ
の相互間に配設するを、その基本構造としたので、ボン
ディングワイヤの突出領域を有効に利用することがで
き、これがため、素子搭載部材を半導体素子の裏面側に
装備していた従来例に比較して、少なくとも当該素子搭
載部材の厚さ分だけ半導体装置全体を確実に薄くするこ
とができる。
【００５２】又、この場合、素子搭載部材（アイラン
ド）の外側の面（表面）と半導体素子（半導体チップ）
の素子搭載部材側の面との間の離間距離Ｓは、前述した
ボンディングワイヤの想定されるボンディング高さｈよ
りも大きく設定される。このため、ボンディングワイヤ
は確実に樹脂封止されることなり、レーザ捺印時の樹脂
の堀り込みによって露出することのない有効な樹脂厚を
確保することができる。即ち、レーザ捺印を行ったり，
アイランドシフトが発生しても、ボンディングワイヤの
露出が生じない薄型の樹脂封止型半導体装置を得ること
ができる。
ド）の外側の面（表面）と半導体素子（半導体チップ）
の素子搭載部材側の面との間の離間距離Ｓは、前述した
ボンディングワイヤの想定されるボンディング高さｈよ
りも大きく設定される。このため、ボンディングワイヤ
は確実に樹脂封止されることなり、レーザ捺印時の樹脂
の堀り込みによって露出することのない有効な樹脂厚を
確保することができる。即ち、レーザ捺印を行ったり，
アイランドシフトが発生しても、ボンディングワイヤの
露出が生じない薄型の樹脂封止型半導体装置を得ること
ができる。
【００５３】更に、本発明によると、素子搭載部材の外
側の面を露出するか又は素子搭載部材の外面に金属板を
接着してその外側の面を露出する構造とすることによ
り、熱の放散性をより一層向上させることができる。
側の面を露出するか又は素子搭載部材の外面に金属板を
接着してその外側の面を露出する構造とすることによ
り、熱の放散性をより一層向上させることができる。
【図１】本発明の第１の実施形態を示す断面図である。
【図２】図１の平面図である。
【図３】図２のＡ−Ａ線に沿い且つ同図の矢印Ｂ方向か
らみた断面図である。
らみた断面図である。
【図４】本発明の第２の実施形態を示す断面図である。
【図５】本発明の第３の実施形態を示す断面図である。
【図６】本発明の第４の実施形態を示す平面図である。
【図７】本発明の第５の実施形態を示す断面図である。
【図８】図７の変形例を示す断面図である。
【図９】本発明の第６の実施形態を示す断面図である。
【図１０】図９の変形例を示す断面図である。
【図１１】本発明の第７の実施形態を示す断面図であ
る。
る。
【図１２】従来例を示す断面図である。
【図１３】図１２のＣ−Ｃ線に沿った断面図である。
１，１１ 半導体素子としての半導体チップ ２，１２ 素子搭載部材としてのアイランド ２ａ 吊りピン部 ３ マウント材（接着材） ４ リード端子 ４ａ 内部リード ４ｂ 外部リード ５ ボンディングワイヤ ６ 樹脂 ２１ 金属板 ２１ａ コーティングされた樹脂 ２２ 接着剤 ｈ ボンディング高さ
Claims (7)
- 【請求項１】 半導体素子の中央部を板状の素子搭載部
材の一方の面に接着すると共に、前記半導体素子の両端
部に配設された複数の端子と複数の外部リードとをワイ
ヤボンディングで電気的に接続してなる樹脂封止型半導
体装置において、 前記半導体素子の少なくとも一方の側と他方の側の両側
に分けて配設されたボンディングワイヤの相互間に、前
記素子搭載部材を配設したことを特徴とする樹脂封止型
半導体装置。 - 【請求項２】 前記素子搭載部材の外側の面と前記半導
体素子の素子搭載部材側の面との間の離間距離を、前記
ボンディングワイヤの想定されるボンディン高さよりも
大きく設定したことを特徴とする樹脂封止型半導体装
置。 - 【請求項３】 前記素子搭載部材の外側の面を露出面と
したことを特徴とする請求項１記載の樹脂封止型半導体
装置。 - 【請求項４】 前記素子搭載部材の外面側に金属板を取
り付けると共に、この金属板の外面を露出面としたこと
を特徴とする請求項１の半導体装置。 - 【請求項５】 前記半導体素子の裏面側に金属板を取り
付けると共に、この金属板の外面を露出面としたことを
特徴とする請求項１の半導体装置。 - 【請求項６】 前記素子搭載部材の外面側に金属板を装
備すると共に、前記半導体素子の裏面側に金属板を装備
し、この各金属板の外面を露出面としたことを特徴とす
る請求項１の半導体装置。 - 【請求項７】 前記金属板の外面側を樹脂モールドした
ことを特徴とする請求項４，５又は６記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21757297A JPH1168016A (ja) | 1997-08-12 | 1997-08-12 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21757297A JPH1168016A (ja) | 1997-08-12 | 1997-08-12 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1168016A true JPH1168016A (ja) | 1999-03-09 |
Family
ID=16706383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21757297A Pending JPH1168016A (ja) | 1997-08-12 | 1997-08-12 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1168016A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7009304B2 (en) | 2002-04-24 | 2006-03-07 | Renesas Technology Corp. | Resin-sealed semiconductor device |
| JP2010245468A (ja) * | 2009-04-10 | 2010-10-28 | Denso Corp | モールドパッケージの実装構造および実装方法 |
| JP2013016606A (ja) * | 2011-07-04 | 2013-01-24 | Daikin Ind Ltd | パワーモジュールの冷却構造 |
| AT511792A3 (de) * | 2011-07-26 | 2015-01-15 | Eaton Gmbh | Schaltgerät |
-
1997
- 1997-08-12 JP JP21757297A patent/JPH1168016A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7009304B2 (en) | 2002-04-24 | 2006-03-07 | Renesas Technology Corp. | Resin-sealed semiconductor device |
| JP2010245468A (ja) * | 2009-04-10 | 2010-10-28 | Denso Corp | モールドパッケージの実装構造および実装方法 |
| JP2013016606A (ja) * | 2011-07-04 | 2013-01-24 | Daikin Ind Ltd | パワーモジュールの冷却構造 |
| AT511792A3 (de) * | 2011-07-26 | 2015-01-15 | Eaton Gmbh | Schaltgerät |
| AT511792B1 (de) * | 2011-07-26 | 2015-02-15 | Eaton Gmbh | Schaltgerät |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5011115B2 (ja) | マルチチップリードフレーム半導体パッケージ | |
| KR100304681B1 (ko) | 몰드bga형반도체장치및그제조방법 | |
| US6608388B2 (en) | Delamination-preventing substrate and semiconductor package with the same | |
| TW488053B (en) | Semiconductor package having implantable conductive lands and method for manufacturing the same | |
| US6258314B1 (en) | Method for manufacturing resin-molded semiconductor device | |
| KR920007133A (ko) | 표면 장착중에 균열을 방지하기 위한 집적 회로 디바이스 및 그 방법 | |
| JP2001015668A (ja) | 樹脂封止型半導体パッケージ | |
| JP4611569B2 (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPH1168016A (ja) | 樹脂封止型半導体装置 | |
| JP4334047B2 (ja) | 半導体装置とその製造方法 | |
| JP2716405B2 (ja) | 半導体装置およびその製造方法 | |
| KR100725319B1 (ko) | 반도체장치의 제조방법 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JPH0526760Y2 (ja) | ||
| JPH11354673A (ja) | 半導体装置 | |
| KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
| KR100481927B1 (ko) | 반도체패키지및그제조방법 | |
| JP2003188332A (ja) | 半導体装置およびその製造方法 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH11260972A (ja) | 薄型半導体装置 | |
| JP2004519860A (ja) | 低ループ高の接着配線接続部を備えるチップモジュール | |
| KR960002763A (ko) | 초박형 반도체 패키지 및 그 제조방법 | |
| KR100273226B1 (ko) | 버텀리드패키지 | |
| KR20000034120A (ko) | Loc형 멀티 칩 패키지와 그 제조 방법 | |
| KR100308393B1 (ko) | 반도체패키지및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991005 |