JP2707659B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2707659B2
JP2707659B2 JP63306393A JP30639388A JP2707659B2 JP 2707659 B2 JP2707659 B2 JP 2707659B2 JP 63306393 A JP63306393 A JP 63306393A JP 30639388 A JP30639388 A JP 30639388A JP 2707659 B2 JP2707659 B2 JP 2707659B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
external
semiconductor device
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63306393A
Other languages
English (en)
Other versions
JPH02152247A (ja
Inventor
桂一 三沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63306393A priority Critical patent/JP2707659B2/ja
Publication of JPH02152247A publication Critical patent/JPH02152247A/ja
Application granted granted Critical
Publication of JP2707659B2 publication Critical patent/JP2707659B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は樹脂封止型半導体装置に関し、特に表面実装
用半導体装置の小型化改良に関する。
〔従来の技術〕
従来、この種の樹脂封止型半導体装置の構造は第４
図，第５図に示す通り、リードフレーム13のアイランド
11に半導体チップ１をろう材等で固着した後、半導体チ
ップ上に設けられた外部導出用金属電極７と、リードフ
レームのインナーリード12を電気的に接続する為に、Au
線10等を用いてワイヤボンディングを行い、次にワイヤ
ボンディングされた半導体チップを種々の外部雰囲気か
ら保護する為に、封止樹脂９を用いて圧力成形してい
た。
〔発明が解決しようとする課題〕
上述した従来の樹脂封止型半導体装置は、その構造上
インナーリードがパターニング加工されたリードフレー
ムを用いて、半導体チップをダイボンディングした後ワ
イヤボンディングしなければならない。よってインナー
リードのパターニング加工とワイヤボンディングは別々
に実施しなければならないという欠点がある。又ワイヤ
ボンディングに於いては、ワイヤ切れ，ワイヤと半導体
チップエッジの接触等の不具合が発生する可能性が有
り、ワイヤボンディング設備の信頼性が、そのまま半導
体装置の信頼性に影響を与えてしまうという欠点があ
る。更にこの半導体装置は、プリント基板接続用の外部
リードが必要で、特に表面実装タイプの半導体装置に於
いて、外部リードの厚さが薄い為リード曲がり、リード
浮き等のリード変形が生じやすい。又実装面積の縮小化
に関しては、外部リードを設けている以上おのずと限界
がある。同様に多数ピン化に関しても、外部リードの曲
げ加工，切断加工が金型等による機械的加工に頼るしか
ないことから、ピン数の増化にも限界があるという欠点
がある。
〔課題を解決するための手段〕
本発明の樹脂封止型半導体装置は、半導体チップ搭載
部分が凹状に成形され、かつ前記半導体チップ搭載部周
囲がすり鉢状に成形された樹脂成形基板と、前記半導体
チップ搭載部に樹脂接着材を介して固着される半導体チ
ップと、前記樹脂成形基板の外周部に設けられた外部接
続端子と、前記外部接続端子と前記半導体チップ上に設
けられた外部導出用金属電極とを接続する導電性金属薄
膜と、前記半導体チップを保護する樹脂とを有してい
る。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の平面図、第２図は第１図
のＡ−Ａ断面図、第３図は第２図のＡ部拡大図である。
すなわち半導体チップ１搭載部分が凹状に成形され、か
つ前記半導体チップ搭載部周囲がすり鉢状に成形された
樹脂成形基板４の半導体チップ搭載部に、樹脂接着材３
を介して固着される半導体チップと、樹脂成形基板の外
周部に設けられた外部接続端子６と、外部接続端子と半
導体チップ上に設けられた外部導出用金属電極７とを接
続する導電性金属薄膜２と、半導体チップを保護する樹
脂５とを備える構造である。
次にこの半導体装置の製造方法について述べる。最初
に樹脂成形基板の半導体チップ搭載部分に樹脂接着材を
流し込み、半導体チップを埋め込む。この場合、半導体
チップと樹脂成形基板のクリアランスは片側20μ〜50μ
程度とする。次に半導体チップ表面と半導体チップ表面
周囲の樹脂成形基板全面に導電性金属薄膜を蒸着する。
次にフォトレジストマスクを用いエッチングを行い、外
部導出用金属電極と外部接続端子の接続と、外部接続端
子のパターニング加工を同じに行う。そして最後に半導
体チップ表面を保護する為、樹脂を流し込み硬化させ
る。
〔発明の効果〕
以上説明したように本発明は、半導体チップ表面と半
導体チップ表面周囲の封止樹脂全面に導電性金属薄膜を
蒸着し、その後エッチングを行うことにより、外部導出
用金属電極と外部接続端子の接続と、リードフレームの
インナーリードに相当する外部接続端子のパターニング
加工を、同一工程で実施できる効果がある。
又従来実施していたワイヤボンディングを廃止するこ
とができ、ワイヤボンディングによるワイヤ切れ，ワイ
ヤと半導体チップエッジの接触等の不具合がなくなる。
よって半導体装置の信頼性向上に格段の効果をあげるこ
とができる。更にプリント基板接続用の外部リードを設
けないことから、リード曲がり，リード浮き等のリード
変形が生じることがなく、しかも実装面積の縮小化が可
能である。又、外部接続端子の加工は化学処理で行う
為、より多数ピン化が可能となり、従来限界のあった半
導体装置の小型化，多機能化ができる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す平面図、第２図は第１
図のＡ−Ａ断面図、第３図は第２図のＡ部拡大図、第４
図は従来の半導体装置の平面図、第５図は第４図のＢ−
Ｂ断面図である。 １……半導体チップ、２……導電性金属薄膜、３……樹
脂接着材、４……樹脂成形基板、５……樹脂、６……外
部接続端子、７……外部導出用金属電極、８……パッシ
ベーション膜、９……封止樹脂、10……Au線（ワイ
ヤ）、11……アイランド、12……インナーリード、13…
…リードフレーム（外部リード）。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体チップ搭載部分が凹状に成形され、
    かつ前記半導体チップ搭載部周囲が、すり鉢状に成形さ
    れた樹脂成形基板と、前記半導体チップ搭載部の底部に
    樹脂接着剤を介して１つの面が固着され前記１つの面と
    対向する他の面上に外部導出用金属電極が設けられた半
    導体チップと、前記樹脂成形基板の外周部に設けられた
    外部接続端子と、前記外部端子と前記外部導出用金属電
    極とを接続する導電性金属薄膜と、前記半導体チップを
    保護する樹脂とを備えることを特徴とする樹脂封止型半
    導体装置。
JP63306393A 1988-12-02 1988-12-02 樹脂封止型半導体装置 Expired - Lifetime JP2707659B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63306393A JP2707659B2 (ja) 1988-12-02 1988-12-02 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63306393A JP2707659B2 (ja) 1988-12-02 1988-12-02 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH02152247A JPH02152247A (ja) 1990-06-12
JP2707659B2 true JP2707659B2 (ja) 1998-02-04

Family

ID=17956475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63306393A Expired - Lifetime JP2707659B2 (ja) 1988-12-02 1988-12-02 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2707659B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5871254B2 (ja) * 2011-06-02 2016-03-01 富士機械製造株式会社 半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444030A (en) * 1987-08-12 1989-02-16 Hitachi Ltd Semiconductor package

Also Published As

Publication number Publication date
JPH02152247A (ja) 1990-06-12

Similar Documents

Publication Publication Date Title
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US6258629B1 (en) Electronic device package and leadframe and method for making the package
JP3521758B2 (ja) 半導体装置の製造方法
US9362210B2 (en) Leadframe and semiconductor package made using the leadframe
JP4030200B2 (ja) 半導体パッケージおよびその製造方法
US6853059B1 (en) Semiconductor package having improved adhesiveness and ground bonding
JPH1168006A (ja) リードフレーム及びこれを用いた半導体装置及びこれらの製造方法
JPH05226564A (ja) 半導体装置
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3638136B2 (ja) リードフレームおよびこれを用いた半導体装置
JP2707659B2 (ja) 樹脂封止型半導体装置
JP2533012B2 (ja) 表面実装型半導体装置
JP2533011B2 (ja) 表面実装型半導体装置
JPS5951139B2 (ja) 樹脂封止型半導体装置の製法
JP2006269719A (ja) 電子装置
JP2678696B2 (ja) 半導体装置の製造方法
JP2745628B2 (ja) 樹脂封止型半導体装置
JP2001267484A (ja) 半導体装置およびその製造方法
JPS61241954A (ja) 半導体装置
JP2003188332A (ja) 半導体装置およびその製造方法
JPH11260972A (ja) 薄型半導体装置
JP3013611B2 (ja) 半導体装置の製造方法
JPH05251585A (ja) Ｉｃモジュール
KR100481927B1 (ko) 반도체패키지및그제조방법
KR200148753Y1 (ko) 반도체 패키지