JP3638136B2 - リードフレームおよびこれを用いた半導体装置 - Google Patents

リードフレームおよびこれを用いた半導体装置 Download PDF

Info

Publication number
JP3638136B2
JP3638136B2 JP2001398158A JP2001398158A JP3638136B2 JP 3638136 B2 JP3638136 B2 JP 3638136B2 JP 2001398158 A JP2001398158 A JP 2001398158A JP 2001398158 A JP2001398158 A JP 2001398158A JP 3638136 B2 JP3638136 B2 JP 3638136B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip mounting
mounting region
lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001398158A
Other languages
English (en)
Other versions
JP2003197846A (ja
Inventor
淳 福井
圭一 辻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP2001398158A priority Critical patent/JP3638136B2/ja
Priority to US10/324,892 priority patent/US6809409B2/en
Publication of JP2003197846A publication Critical patent/JP2003197846A/ja
Application granted granted Critical
Publication of JP3638136B2 publication Critical patent/JP3638136B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、リードフレームおよびこれを用いた半導体装置にかかり、特に、樹脂封止体の側面ではなく、底面にリードが露出するように形成された半導体装置に関する。
【０００２】
【従来の技術】
近年、電子機器に装着される半導体装置は、携帯電話、ＰＤＡなどの携帯用端末等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
そしてその小型化、薄型化および軽量化、さらには高集積化を実現すべく、半導体装置の実装においては種々の提案がなされており、リードフレーム、ＴＡＢ（Tape Automated Bonding）テープを使用するＴＢＧＡ、フレキシブルなプリント基板を使用するＰＢＧＡやＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰなどが開発されている。なかでもＳＯＮ（Small Outline Non-leaded package）、ＱＦＮ（Quad FlatNon-leaded package）と呼ばれる、樹脂封止体の側面ではなく、底面にリードが露出するように形成されたタイプの半導体装置が注目されている。
【０００４】
例えばＱＦＮタイプの半導体装置は図９（ａ）に斜視図および図９（ｂ）に裏面図、図１０に断面図を示すように、リード２は封止樹脂６からなるパッケージの側面には突出することなく、裏面に露呈しており、小型でかつコンパクトな面実装タイプの半導体装置を構成するものである。
【０００５】
このような半導体装置では、半導体チップ4を搭載するための半導体チップ搭載領域（パッド）１が封止樹脂６から露呈しており、リード２と同一面上に形成されている。この構造ではプリント基板１０への装着に際しては、図１２に示すように、プリント基板１０上の回路パターン13は、リード２に対応する個所以外はレジスト１１で被覆されており、このレジスト１１から露呈する回路パターン１３の領域のみが半田１２を介してリード２と接続されている。
【０００６】
この半導体装置は図１１（ａ）乃至（ｅ）にその製造工程図を示すように、図１３に示すような一括モールド（ＭＡＰ：Mold Array Package）タイプのリードフレームを用いて形成される。
【０００７】
すなわちまず図１１（ａ）に示すように、リードフレーム形成用の条材の表面および裏面にパターン形成用のレジストパターン（図示せず）を形成し、これをマスクとして、エッチングを行い、半導体チップを搭載するためのパッド１とこのパッドの周りに先端が位置するように形成されたリード２とを有するリードフレームが形成される。このリードフレームは、図１３に示すように、パッド１がサポートバー7で支持され、全体としては多数のリードフレームが配列された状態で形成される。
【０００８】
このようなリードフレームを用い、図１１（ｂ）に示すように裏面側に樹脂の漏れを防止するためのカバーフィルム3を貼着する。こののち、図１１（ｃ）に示すように半導体チップ4をパッド１上に固着したのち、ワイヤボンディング法を用いて、半導体チップのボンディングパッドとリード2の先端とをボンディングワイヤ５によって接続する。そして一括して樹脂封止を行ない、図１１（ｄ）に示すように封止樹脂６で半導体チップ４およびボンディングワイヤが覆われるように金型（図示せず）内で成型する。
【０００９】
そして最後に、カバーフィルム3を除去し、ダイシングにより個々の半導体装置に分離し、図１１（ｅ）に示すような半導体装置が形成される。
【００１０】
【発明が解決しようとする課題】
しかし、この種の半導体装置には以下のような問題点があった。半導体チップ４を搭載したパッド１全面を封止樹脂６の外部に露出するタイプの場合、封止樹脂６とパッド１との界面に剥離が生じるおそれがあり、またパッケージの反りの一因にもなる。
【００１１】
さらに又図１２に示したように、このような半導体装置を実装するためのプリント基板１０上の回路パターン１３は、リード２に対応する個所以外はレジスト１１で被覆されており、このレジスト１１から露呈する回路パターン１３の領域のみが半田１２を介してリード２と接続されている。
【００１２】
しかしながら図１２に示すように、レジスト１１は厚さが薄いため、露出したパッド１が実装基板１０上の回路パターン１１と電気的に接触してしまうおそれもある。
【００１３】
また、このタイプの半導体装置に置いては、樹脂封止時にリード２およびパッド１の露出面に樹脂漏れが発生するのを防止するため、リードフレームの裏面前面にカバーフィルム３を貼着している。このようなカバーフィルム3は、リードフレームの形状加工後に貼着され、この状態で半導体チップ4の搭載やワイヤボンディングが行なわれるが、これらの工程においては、ヒータプレートなどによりパッド１の下面を支持する必要があるため、パッド１の下面ではカバーフィルム３を除去しなければならないという問題があった。
【００１４】
本発明は前記実情に鑑みてなされたもので、封止樹脂との密着性が良好で、実装時のショート不良のない信頼性の高い半導体装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
そこで本発明では、半導体チップを搭載する半導体チップ搭載領域と、前記半導体チップ搭載領域から所定の間隔を隔てて形成された複数のリードとを具備し、前記半導体チップ搭載領域は、前記リードの底面よりも上方に底面を有し、かつ前記底面から突出せしめられた少なくとも１つの突出部を有し、前記突出部の先端面が、前記リードの底面と一致するように構成されているリードフレームであって、
前記突出部は、前記半導体チップ搭載領域に、絶縁性部材を介して貼着された柱状突起であることを特徴とすることを特徴とする。
【００１６】
かかる構成によれば、半導体チップ搭載領域は突出部を除いて裏面側も封止樹脂で被覆されることになり、樹脂との接触面積が増大し、樹脂と半導体チップ搭載領域であるパッドとの密着性が向上する。また封止樹脂からなるパッケージの反りも防止される。
【００１７】
また実装基板上の配線パターンと半導体チップ搭載領域との電気的接触が生じる危険性が低減される。またこの突出部を避けるように回路パターンを形成することにより、半導体チップ搭載領域と回路パターンとの電気的接触はほぼ完全に防ぐことが可能となる。また、半導体チップ搭載領域にのみポストを形成しており、リード底面は全面が封止樹脂から露出するようにすることができ、実装面積に影響を与えることなく形成することができるため、実装性も良好である。
【００１８】
さらにリードフレームの裏面にカバーフィルムを貼付した状態で半導体チップの搭載およびワイヤボンディングを行なうに際しても、突出部（ポスト）により半導体チップ搭載領域を支持することができる。
【００１９】
望ましくは、前記半導体チップ搭載領域および前記リードおよび前記突出部は同一の条材を成型加工して一体的に形成されたものであることを特徴とする。かかる構成によれば、上記効果に加え、容易に作業性よく形成される。
【００２０】
望ましくは、前記半導体チップ搭載領域は前記突出部を残してハーフエッチングすることにより形成されたものであることを特徴とする。かかる構成によれば、通常の成型加工において、裏面側マスクを修正するのみでよく、容易にハーフエッチングを行なうのみで形成でき、極めて容易に作業性よく形成される。
【００２１】
望ましくは、前記突出部は、前記半導体チップ搭載領域に、絶縁性部材を介して貼着された柱状体であることを特徴とする。かかる構成によれば、突出部と半導体チップ搭載領域とは別部材で形成され、突出部が絶縁性接着剤などの絶縁性部材を介して前記突出部に固着せしめられるようにすれば、前記突出部は前記半導体チップ搭載領域に搭載される半導体チップと何ら電気的接続をなしておらず、したがって実装基板上の回路パターンに接触したとしても不良を生じることはない。また、この突出部の裏面に酸化膜を形成するなど絶縁処理をしておくようにしてもよい。
【００２２】
望ましくは、前記突出部は、前記半導体チップ搭載領域の中央部に形成された1個の柱状突起からなることを特徴とする。かかる構成によれば、露出面積が小さいため、封止樹脂の剥離防止効果も高くまた、回路パターンとの接触を効果的に防止することができる。
【００２３】
望ましくは、前記突出部は、前記半導体チップ搭載領域の中央部と、前記半導体チップ搭載領域の対角線上とに形成された複数個の突起からなることを特徴とする。かかる構成によれば、上記効果に加え、組み立て実装時の安定性が向上する。
【００２４】
また、前記突出部は、前記半導体チップ搭載領域の中央部と、前記中央部を囲むようにその周辺の複数箇所に形成された複数個の突起からなることを特徴とする。かかる構成によれば、上記効果に加え、組み立て実装時の安定性が向上する。
【００２５】
望ましくは、前記突出部は、前記半導体チップ搭載領域の中央部と、前記中央部を囲むと共に、前記中央部に位置するものよりも径大となるようにその周辺の複数箇所に形成された複数個の突起からなることを特徴とする。突起の形成をハーフエッチングにより行なう場合、突出部を径大とすることにより、エッチングによる形成が容易となる。
【００２６】
さらに、本発明の半導体装置では、表面に、半導体チップを搭載する半導体チップ搭載領域と、前記半導体チップ搭載領域から所定の間隔を隔てて形成された複数のリードと、前記半導体チップ搭載領域に搭載され、前記リードの各ボンディング領域とワイヤボンディングにより接続された半導体チップと、少なくとも前記リードの前記他端部分の底面側が露呈するように前記半導体チップおよび前記リードの先端部分を被覆する封止樹脂とを具備し、前記半導体チップ搭載領域は、前記リードの前記底面よりも上方に底面を有し、かつ前記底面から突出せしめられた少なくとも１つの前記半導体チップ搭載領域に絶縁性部材を介して貼着された柱状突出部を有し、前記突出部の先端面が、前記リードの前記底面と一致するように構成され、前記半導体チップ搭載領域は前記封止樹脂で被覆されており、前記突出部の底面のみが前記封止樹脂から露呈せしめられていることを特徴とする。かかる構成によれば、突出部を除いて半導体チップ搭載領域の裏面側にも封止樹脂が入り込むため密着性が向上し、樹脂抜けが防止され信頼性の高い半導体装置を提供することができる。また封止樹脂からなるパッケージの反りも防止される。
【００２７】
また実装基板上の配線パターンと半導体チップ搭載領域との電気的接触の危険性が低減される。またこの突出部を避けるように回路パターンを形成することにより、半導体チップ搭載領域と回路パターンとの電気的接触はほぼ完全に防ぐことが可能となる。また、半導体チップ搭載領域にのみポストを形成しており、リード底面は全面が封止樹脂から露出するようにすることができ、実装面積に影響を与えることなく形成することができるため、実装性も良好である。
【００２８】
【発明の実施の形態】
以下、本発明の参考例について図面を参照しつつ詳細に説明する。本発明の参考例のリードフレームおよびこれを用いた半導体装置について説明する。図１（ａ）に本発明の第1の実施の形態のリードフレームを用いて形成した半導体装置の斜視図、図１（ｂ）にその裏面図、図２にこのリードフレームの裏面図を示す。
【００２９】
このリードフレームは図12に示したのと同様のＭＡＰタイプのリードフレームであり、半導体チップ搭載領域であるパッド1の裏面側が柱状突起１Ｐを除いてハーフエッチングにより肉薄化されたことを特徴とするもので、他部については図9乃至12に示した従来の半導体装置およびリードフレームと同様に形成されている。
【００３０】
すなわちこの半導体装置は、図１（ａ）および（ｂ）に示すように柱状突起１Ｐの頂面およびリード２が封止樹脂6から露呈せしめられ、パッド1の大部分が封止樹脂６で被覆され、面実装が可能となるように構成されたものである。なおパッド１はサポートバー7によって４方向から支持がなされている。また半導体チップ４とリードとの間はボンディングワイヤ５によって接続されている。
【００３１】
このリードフレームは、板厚０．２ｍｍの銅あるいは鉄−ニッケル製条材をエッチングすることにより形成されたもので、ダイパッド2の周りに、所定の間隔を隔てて多数のリード２を配列したもので、リード1は長さ０．４２ｍｍ、幅０．２３ｍｍであり、パッドは径０．２ｍｍの柱状突起１Ｐを中央部に残して、他の領域は全体にわたって、０．１ｍｍ程度にハーフエッチングにより肉薄化されている。このリードフレームは他の部分については通常のＭＡＰタイプのリードフレームである。
【００３２】
このリードフレームを用いた半導体装置の製造に際しては、図３（ａ）乃至（ｆ）にその製造工程図を示すように、条材をパターンエッチングした後、パッド裏面側の中央部を除く領域のレジストを除去し裏面からハーフエッチングを行うことによって肉薄部の形成を行うが、この例では、裏面側に微細なレジストパターンを残しておくことによって容易に柱状突起１Ｐを形成するものである。
【００３３】
すなわちまず図３（ａ）に示すように、リードフレーム形成用の条材1の表面および裏面にパターン形成用のレジストパターンＲ１，Ｒ２を形成するとともに、肉薄部の突出部を形成すべくパッドの裏面側の中央を除く領域に開口を有するレジストパターンＲ２を形成した点が従来例と異なる点である。他はまったく同様に形成される。
【００３４】
そしてこの状態で、エッチングを行い、図３（ｂ）に示すように、中央部に柱状突起１Ｐを備えた肉薄のパッド１を有するリードフレームが形成される。
【００３５】
このリードフレームのパッド１に、図３（ｃ）に示すように、ポリイミドテープからなるカバーフィルム３を貼着する。
【００３６】
そして図３（ｄ）に示すように、半導体チップ４を搭載し、ワイヤボンディングを行い、図３（ｅ）に示すように、通常の方法で樹脂封止を行い、図３（ｆ）に示すように、カバーフィルム３を剥離し、ダイシングにより個々に分離し、図1（ａ）および（ｂ）に示したような半導体装置を得る。
【００３７】
すなわち通常は図１３に示したようなリードフレームに半導体チップの搭載およびワイヤボンディングを行い、一体的に樹脂封止を行った後、個々の半導体装置に分割する。
【００３８】
このようにして形成された半導体装置によれば、パッド裏面の肉薄部に封止樹脂６が入り込むため樹脂抜けが防止され信頼性の高い半導体装置を提供することができる。またプリント基板などの回路基板への実装が安定かつ容易で信頼性の高い半導体装置を提供することが可能となる。
【００３９】
次に、本発明の第１の実施の形態について説明する。本発明の第１の実施の形態のリードフレームについて説明する。この例では、図４に示すように、肉薄に形成したパッド1Ｓの裏面に絶縁性接着剤8を介して柱状突起１Ｐを貼着したことを特徴とするものである。
他については前記第1の実施の形態とまったく同様に形成する。
【００４０】
かかる構成によれば、柱状突起１Ｐと半導体チップ搭載領域とは別部材で形成され、柱状突起１Ｐが絶縁性接着剤などの絶縁性部材を介して柱状突起１Ｐに固着せしめられているため、柱状突起１Ｐは半導体チップ４と何ら電気的接続をなしておらず、したがって実装基板上の回路パターンに接触したとしても不良を生じることはない。また、この柱状突起１Ｐの裏面に酸化膜を形成するなど絶縁処理をしておくようにしてもよい。
【００４１】
また、リード２についても、半導体チップ搭載領域側の先端部分で他端部分よりも肉薄となるように形成し、少なくともボンディング領域の裏面側で、裏面側に突出する盛り上がり領域を形成し、リードの他端部分の底面と突出部の先端面の高さとが一致するように形成してもよい。
【００４２】
かかる構成によれば、パッドのハーフエッチング工程と同時にリードの肉薄化が可能となり、リードの加工精度も向上し、高精度のパターンを得ることができると共に、盛り上がり領域の形成により、ワイヤボンディングにおけるリードの変形を抑制し、安定した強度でかつ伝送損失が少なく歩留まりの高い半導体装置を提供することが可能となる。
【００４３】
次に、本発明の第２の実施の形態について説明する。本発明の第２の実施の形態の半導体装置について説明する。前記第1の実施の形態では、柱状突起１Ｐは５個形成されているが、この例では、図５に示すように、パッド1の中央部に形成された1個の柱状突起１Ｐからなることを特徴とする。他については第1の実施の形態と同様に形成されている。かかる構成によれば、露出面積がより小さいため、封止樹脂の剥離防止効果も高くまた、回路パターンとの接触を効果的に防止することができる。
【００４４】
次に、本発明の第３の実施の形態について説明する。本発明の第３の実施の形態の半導体装置について説明する。前記第1の実施の形態では、柱状突起１Ｐは５個、前記第３の実施の形態では、１個形成されているが、この例では、図６に示すように、パッド1の中央部および対角線上に形成された計９個の柱状突起１Ｐからなることを特徴とする。他については第1の実施の形態と同様に形成されている。かかる構成によれば、上記効果に加え、組み立て実装時の安定性が向上する。
【００４５】
次に、本発明の第４の実施の形態について説明する。本発明の第４の実施の形態の半導体装置について説明する。前記第４の実施の形態では、柱状突起１Ｐはパッド1の中央部および対角線上に形成されているが、この例では、図７に示すように、パッド1の中央部と、前記中央部を囲むようにその周辺の複数箇所に形成された計９個の突起からなることを特徴とする。かかる構成によれば、上記効果に加え、組み立て実装時の安定性が向上する。
【００４６】
次に、本発明の第５の実施の形態について説明する。本発明の第５の実施の形態の半導体装置について説明する。前記参考例、第３、４の実施の形態では、柱状突起１Ｐは同じ大きさに形成されているが、この例では、図８に示すように、パッド1の中央部と、前記中央部を囲むとともに、中央部に位置するものよりも径大となるようにようにその周辺の複数箇所に形成された計９個の突起からなることを特徴とする。
【００４７】
かかる構成によれば、突起の形成をハーフエッチングにより行なう場合、突出部を径大とすることにより、エッチングによる形成が容易となる。
【００４８】
なお、前記実施の形態では、リードフレームはエッチングにより形成したが、プレス成型の後、ハーフエッチングをするようにしてもよいことはいうまでもない。また、パッドとリードとを別体で形成したものも有効である。加えて、リード長、リード幅、リードの厚さおよび柱状突起の径などについては適宜変更可能である。
【００４９】
【発明の効果】
以上説明してきたように、本発明のリードフレームによれば、突出部を除いて半導体チップ搭載領域の裏面側にも封止樹脂が入り込むため密着性が向上し、樹脂抜け防止が可能で信頼性の高い半導体装置を提供することができる。また封止樹脂からなるパッケージの反りの防止も抑制される。
【００５０】
また本発明の半導体装置によれば、実装基板上の配線パターンと半導体チップ搭載領域との電気的接触の危険性が低減され、またこの突出部を避けるように回路パターンを形成することにより、半導体チップ搭載領域と回路パターンとの電気的接触はほぼ完全に防ぐことが可能となる。
【００５１】
また、本発明の半導体装置は、半導体チップ搭載領域にのみポストが形成されており、リード底面は全面が封止樹脂から露出するようにすることができ、実装面積に影響を与えることなく形成することができるため、実装性も良好である。
【図面の簡単な説明】
【図１】本発明の参考例の半導体装置を示す斜視図および裏面図である。
【図２】本発明の参考例のリードフレームを示す図である。
【図３】本発明の参考例の半導体装置の製造工程図である。
【図４】本発明の第１の実施の形態のリードフレームを示す説明図である。
【図５】本発明の第２の実施の形態の半導体装置を示す裏面図である。
【図６】本発明の第３の実施の形態の半導体装置を示す裏面図である。
【図７】本発明の第４の実施の形態の半導体装置を示す裏面図である。
【図８】本発明の第５の実施の形態の半導体装置を示す裏面図である。
【図９】従来例の半導体装置を示す図である。
【図１０】従来例の半導体装置の断面図である。
【図１１】従来例のリードフレームの製造工程図である。
【図１２】従来例の半導体装置説明図である。
【図１３】ＭＡＰタイプのリードフレームを示す図である。
【符号の説明】
１ パッド
１Ｐ 柱状突起
２ リード
３ カバーフィルム
４ 半導体チップ
５ ボンディングワイヤ
６ 封止樹脂
７ サポートバー
８ 絶縁性接着剤
１０ プリント基板
１１ 回路パターン
１２ 半田
１３ レジスト

Claims (6)

  1. 半導体チップを搭載する半導体チップ搭載領域と、前記半導体チップ搭載領域から所定の間隔を隔てて形成された複数のリードとを具備し、前記半導体チップ搭載領域は、前記リードの底面よりも上方に底面を有し、かつ前記底面から突出せしめられた少なくとも１つの突出部を有し、前記突出部の先端面が、前記リードの底面と一致するように構成されているリードフレームであって、
    前記突出部は、前記半導体チップ搭載領域に、絶縁性部材を介して貼着された柱状突起であることを特徴とするリードフレーム。
  2. 前記突出部は、前記半導体チップ搭載領域の中央部に形成された1個の柱状突起からなることを特徴とする請求項１に記載のリードフレーム。
  3. 前記突出部は、前記半導体チップ搭載領域の中央部と、前記半導体チップ搭載領域の対角線上とに形成された複数個の突起からなることを特徴とする請求項１に記載のリードフレーム。
  4. 前記突出部は、前記半導体チップ搭載領域の中央部と、前記中央部を囲むようにその周辺の複数箇所に形成された複数個の突起からなることを特徴とする請求項１または２に記載のリードフレーム。
  5. 前記突出部は、前記半導体チップ搭載領域の中央部と、前記中央部を囲むと共に、前記中央部に位置するものよりも径大となるようにその周辺の複数箇所に形成された複数個の突起からなることを特徴とする請求項１または２に記載のリードフレーム。
  6. 表面に、半導体チップを搭載する半導体チップ搭載領域と、前記半導体チップ搭載領域から所定の間隔を隔てて形成された複数のリードと、前記半導体チップ搭載領域に搭載され、前記リードの各ボンディング領域とワイヤボンディングにより接続された半導体チップと、少なくとも前記リードの前記他端部分の底面側が露呈するように前記半導体チップおよび前記リードの先端部分を被覆する封止樹脂とを具備し、前記半導体チップ搭載領域は、前記リードの前記底面よりも上方に底面を有し、かつ前記底面から突出せしめられた少なくとも１つの前記半導体チップ搭載領域に絶縁性部材を介して貼着された柱状突出部を有し、前記突出部の先端面が、前記リードの前記底面と一致するように構成され、前記半導体チップ搭載領域は前記封止樹脂で被覆されており、前記突出部の底面のみが前記封止樹脂から露呈せしめられていることを特徴とする半導体装置。
JP2001398158A 2001-12-27 2001-12-27 リードフレームおよびこれを用いた半導体装置 Expired - Fee Related JP3638136B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001398158A JP3638136B2 (ja) 2001-12-27 2001-12-27 リードフレームおよびこれを用いた半導体装置
US10/324,892 US6809409B2 (en) 2001-12-27 2002-12-20 Lead frame and semiconductor device made using the lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001398158A JP3638136B2 (ja) 2001-12-27 2001-12-27 リードフレームおよびこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2003197846A JP2003197846A (ja) 2003-07-11
JP3638136B2 true JP3638136B2 (ja) 2005-04-13

Family

ID=19189285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001398158A Expired - Fee Related JP3638136B2 (ja) 2001-12-27 2001-12-27 リードフレームおよびこれを用いた半導体装置

Country Status (2)

Country Link
US (1) US6809409B2 (ja)
JP (1) JP3638136B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159103A (ja) 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置およびその製造方法
JP4255842B2 (ja) * 2004-01-09 2009-04-15 パナソニック株式会社 半導体装置
US20070132075A1 (en) * 2005-12-12 2007-06-14 Mutsumi Masumoto Structure and method for thin single or multichip semiconductor QFN packages
JP2010518620A (ja) 2007-02-12 2010-05-27 アギア システムズ インコーポレーテッド 改良型パドルを有するクワッド・フラット・ノーリード（ｑｆｎ）集積回路（ｉｃ）パッケージおよびこのパッケージを設計する方法
CN104637893B (zh) * 2007-02-12 2018-09-11 安华高科技通用Ip(新加坡)公司 四方扁平无引线集成电路封装体及其设计方法
JP5122172B2 (ja) 2007-03-30 2013-01-16 ローム株式会社 半導体発光装置
US8829685B2 (en) * 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
JP4566266B2 (ja) * 2009-04-10 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4535513B2 (ja) * 2009-09-30 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
EP3039505A4 (en) * 2014-11-12 2017-06-28 Intel Corporation Wearable electronic devices and components thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304705B2 (ja) 1995-09-19 2002-07-22 セイコーエプソン株式会社 チップキャリアの製造方法
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US6025640A (en) * 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
JP2000091488A (ja) 1998-09-08 2000-03-31 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材
JP3461332B2 (ja) * 1999-09-10 2003-10-27 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂パッケージと光電子装置
TW546806B (en) * 1999-11-08 2003-08-11 Siliconware Precision Industries Co Ltd Semiconductor package with common lead frame and heat sink
TW447096B (en) * 2000-04-01 2001-07-21 Siliconware Precision Industries Co Ltd Semiconductor packaging with exposed die
TW458377U (en) * 2000-11-23 2001-10-01 Siliconware Precision Industries Co Ltd Sensor structure of quad flat package without external leads
JP4731021B2 (ja) * 2001-01-25 2011-07-20 ローム株式会社 半導体装置の製造方法および半導体装置
JP2003110081A (ja) 2001-10-01 2003-04-11 Sony Corp 半導体装置

Also Published As

Publication number Publication date
US20030122225A1 (en) 2003-07-03
US6809409B2 (en) 2004-10-26
JP2003197846A (ja) 2003-07-11

Similar Documents

Publication Publication Date Title
JP3420057B2 (ja) 樹脂封止型半導体装置
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
JP3521758B2 (ja) 半導体装置の製造方法
JP3606837B2 (ja) リードフレームおよびこれを用いた半導体装置
US7271032B1 (en) Leadless plastic chip carrier with etch back pad singulation
JP4091050B2 (ja) 半導体装置の製造方法
US7298026B2 (en) Large die package and method for the fabrication thereof
TWI597789B (zh) 具有銲墊連接之積體電路封裝系統及其製造方法
JPH1168006A (ja) リードフレーム及びこれを用いた半導体装置及びこれらの製造方法
KR100239695B1 (ko) 칩 사이즈 반도체 패키지 및 그 제조 방법
US7364784B2 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JP3638136B2 (ja) リードフレームおよびこれを用いた半導体装置
US8207597B2 (en) Integrated circuit package system with flashless leads
US6380062B1 (en) Method of fabricating semiconductor package having metal peg leads and connected by trace lines
JP5178541B2 (ja) 半導体装置
US20040262752A1 (en) Semiconductor device
JP2000077596A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US8258609B2 (en) Integrated circuit package system with lead support
US6610924B1 (en) Semiconductor package
US20020048851A1 (en) Process for making a semiconductor package
JPH06204390A (ja) 半導体装置
JP2707659B2 (ja) 樹脂封止型半導体装置
JPH0547954A (ja) 樹脂封止型半導体装置
JP2001267484A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040514

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20040915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees