JP2003110081A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003110081A
JP2003110081A JP2001305213A JP2001305213A JP2003110081A JP 2003110081 A JP2003110081 A JP 2003110081A JP 2001305213 A JP2001305213 A JP 2001305213A JP 2001305213 A JP2001305213 A JP 2001305213A JP 2003110081 A JP2003110081 A JP 2003110081A
Authority
JP
Japan
Prior art keywords
die pad
semiconductor device
resin
sealing resin
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001305213A
Other languages
English (en)
Inventor
Kenzo Tanaka
憲三 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001305213A priority Critical patent/JP2003110081A/ja
Publication of JP2003110081A publication Critical patent/JP2003110081A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ステージシフトや、水蒸気・気泡の膨張によ
る半導体装置の膨れ、クラック、割れを防止できる半導
体装置を提供する。 【解決手段】 樹脂封止型の半導体装置１において、加
熱・加圧された封止樹脂２の成形圧による、ダイパッド
５のステージシフトを防止するために、及び半導体装置
１の実装時に半導体チップ９、ダイパッド５、封止樹脂
２の界面に発生する水蒸気や気泡を外部に放出するため
に、ダイパッド５に貫通孔８を設け、この貫通孔８に連
通する貫通孔７を有する支柱６をダイパッド５の下面に
設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレームを
用いた樹脂封止型の半導体装置に関するものであり、よ
り詳細には、ダイパッドに形成された貫通孔と、ダイパ
ッドの下面に貫通孔を有する支柱を設け、この２つの貫
通孔を連通させることで、ダイパッドのステージシフト
の防止、及び封止樹脂の膨れ、クラック、割れを防止で
きる半導体装置に関する。
【０００２】
【従来の技術】近年、機器の高密度実装化に伴って、表
面実装型半導体装置（ＳＭＤ：Surface Mount Device）
が好んで用いられている。これらのＳＭＤ（以下、単に
半導体装置という）は、樹脂封止型の半導体装置におい
て、半導体チップが封止樹脂中に占める割合が、極めて
大きく、樹脂封止時におけるダイパッドのステージシフ
トや、はんだリフロー時の熱ストレスによる樹脂クラッ
クなどが発生しやすい。図７は、従来の樹脂封止型の半
導体装置を示す図である。図７（ａ）は樹脂封止型の半
導体装置１の外観斜視図であり、図７（ｂ）は図７
（ａ）のＶ-Ｖ垂直断面図である。図７（ａ）、（ｂ）
において、半導体装置１は、接着剤１４が塗布されたダ
イパッド５の上に半導体チップ９が搭載され、加熱され
て、半導体チップ９とダイパッド５は固着されている。
さらに、半導体チップ９とリード１１は金属細線（ワイ
ヤ）３により接続されている。そして、樹脂封止金型
（不図示）内で、加熱・加圧され液状化した封止樹脂２
によって、全体が封止され所定の形状に成形される。こ
のような半導体装置１は、例えば、２４０〜２６０℃で
はんだリフローされて、実装基板（不図示）などに実装
される。
【０００３】また、図８は、特開平５-２５９３４４号
公報に開示された従来の樹脂封止型の半導体装置を示す
図である。図８は、半導体装置１の底面から、ダイパッ
ド５の裏面に連なる孔２１を封止樹脂２の中に形成する
と共に、ダイパッド５には貫通孔８を形成している。こ
のようにして、封止樹脂２の吸湿性による水分、及びプ
リフォーム材（接着剤）１４に吸湿された水分を貫通孔
８、および貫通孔８に連通した孔２１を経由して、半導
体装置１の外部に放出することにより、半導体装置１の
クラックの発生を防止している。さらに、この公報の技
術によれば、貫通孔８と孔２１の位置をずらすことによ
って、半導体装置１の内部の水分を容易に外部に放出
し、外部の水分は内部に侵入しにくい構造にすることも
開示している。
【０００４】また、図９は、特開平７-８６４８４号公
報に開示された従来の樹脂封止型の半導体装置を示す図
である。図９は、半導体素子（チップ）９を搭載してい
るダイパッド５の下面に、封止樹脂２との密着性強化用
の金属板として、格子状金属枠２０を設け、ダイパッド
５と封止樹脂２との密着性を向上させる技術が開示され
ている。この公報の技術によれば、金属枠２０自体に、
微細な凹凸を持った銀メッキ層を形成することによっ
て、さらに、封止樹脂２に対するアンカー効果が大幅に
向上している。このように、ダイパッド５に貫通孔８を
有する例、封止樹脂２に孔２１を有する例、ダイパッド
５の下面に支柱ではないが、密着性を向上させる金属枠
２０を有する例はあるが、支柱に貫通孔を有する例は開
示されてない。
【０００５】
【発明が解決しようとする課題】しかしながら、上記樹
脂封止の工程において、半導体装置１内の半導体チップ
９の上面側の封止樹脂２の厚さが、ダイパッド５の下面
側の封止樹脂２の厚さより厚いため、封止樹脂２の流れ
によって、半導体チップ９の上面側に、封止樹脂２から
の圧力が強く加わり、半導体チップ９とダイパッド５が
共に下方へシフトし、金属細線が下方に引っ張られて切
断されることがある。
【０００６】また、封止樹脂２自体は吸湿性を有してい
るので、半導体装置１を実装基板に搭載して、はんだリ
フローなどを行うと、このときの熱によって、封止樹脂
２に吸湿されている水分の気化膨張による応力が発生し
て、封止樹脂２にクラックを生じることがある。このク
ラックは半導体チップ９とダイパッド５の界面及び、ダ
イパッド５と封止樹脂２の界面の水分によって発生す
る。このクラックにより、金属細線３は封止樹脂２と共
に切断されて断線するおそれがある。
【０００７】また、半導体チップ９とダイパッド５との
接合界面には、接着剤１４の層があり、この接着剤１４
として、銀ペーストのようなペースト状の材料を使用す
る場合、接着剤１４が塗布された面において、塗布され
た銀ペーストの滴と滴との間に気泡が残留する。そのた
め、この接着剤１４の層の中に、逃げ切れない空気が残
ったまま、樹脂封止されている。この空気の気泡１２
が、基板実装時に、はんだリフローの熱で膨らみ、半導
体チップ９とダイパッド５との接合界面を押し拡げ、封
止樹脂２にクラックや割れを発生させる。しかしなが
ら、封止樹脂２にクラックが入ってもワイヤが断線しな
い限り、特性には、影響はないが、クラックそのものを
信頼性低下とみなし、クラックを無くすように対応して
いる。
【０００８】さらに、ダイパッド５の下面側の封止樹脂
２の厚さが薄いため（約１００μｍ）、封止樹脂２の機
械的強度が低く、基板実装時のはんだ付け（はんだリフ
ロー）に伴なう加熱により、ダイパッド５と封止樹脂２
の界面の樹脂は、この界面に発生する水蒸気圧に耐えら
れず、半導体装置１の下面に膨らみとなることがある。
このように、封止樹脂２の下面に膨れが生じると、半導
体装置１を実装基板に実装する時に、半導体装置１の下
面に発生した膨れによって、半導体装置１が実装基板上
で浮いてしまい、そのため、リード１１が実装基板上の
電極に接続できず、うまくはんだ付けができない。
【０００９】本発明は、上述の課題に鑑みてなされたも
ので、その目的とするところは、ダイパッド５のステー
ジシフト、気泡や水分の膨張による樹脂の膨れ、クラッ
ク、割れを防止できる半導体装置を提供するものであ
る。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置は、樹脂封止型の半導体装置に
おいて、ダイパッドに半導体チップが接着剤で固着さ
れ、該半導体チップおよびその周辺の金属細線が樹脂で
封止されてなる樹脂封止型の半導体装置であって、前記
ダイパッドに形成された貫通孔と、前記ダイパッドの下
面に貫通孔を有する支柱を備え、この２つの貫通孔が連
通していることを特徴とする。
【００１１】また、本発明の半導体装置は、前記発明の
貫通孔を有する支柱において、この貫通孔は支柱の中央
部に設けられていることを特徴とする
【００１２】また、本発明の半導体装置は、前記発明に
おいて、支柱はダイパッドの下面に複数設けられている
ことを特徴とする。
【００１３】また、本発明の半導体装置は、前記発明に
おいて、支柱はダイパッドの下面にダイパッドと一体に
形成されていることを特徴とする。
【００１４】また、本発明の半導体装置は、前記発明に
おいて、支柱はダイパッドの下面に貼り付けられている
ことを特徴とする。
【００１５】
【発明の実施の形態】図１は、本発明の一実施の形態の
半導体装置を示す図である。図１（ａ）は、半導体装置
１の垂直断面図である。図１（ｂ）は半導体装置１の底
面図である。なお、図１（ａ）は、図１のＸ-Ｘにおけ
る断面図である。図１（ａ）において、半導体チップ９
がダイパッド５上に接着剤（銀ペースト）１４により固
着されている。この接着剤（銀ペースト）１４はエポキ
シ樹脂と銀の混合体であり、図３に示すように、細長い
容器１７に収められている。この容器１７の先端側（図
面の下方向）には、ノズル１６を有したシリンジ１５が
取り付けられている。このような銀ペースト１４が入っ
た容器１７の後端側（図面の上方向）の銀ペースト液面
に、空気圧を加えると、シリンジ１５の先端に取り付け
られたノズル１６から、銀ペースト１４が押し出され
て、ダイパッド５上に滴状に塗布される。すなわち、銀
ペースト１４は、シリンジ１５の先端にあるノズル１６
から所定量の滴がダイパッド５上に塗布され、この塗布
された銀ペースト１４は、半導体チップ９をダイパッド
５に搭載する際に、半導体チップ９の下面とダイパッド
５間で押し拡げられた後、加熱されて、半導体チップ９
をダイパッド５に固着させる。
【００１６】次に、図１（ａ）に戻って、金属細線３が
半導体チップ９の電極とリード１１に結線される。ダイ
パッド５の下面には貫通孔１８を有した支柱６がダイパ
ッド５と一体に形成されており、この貫通孔１８は、ダ
イパッド５にも連通している。なお、ここでは、支柱６
がダイパッド５と一体に形成された例について説明する
が、支柱６がダイパッド５とは別部品として形成し後に
これらを貼り合わせてもよい。そして、これら全体（半
導体チップ９、ダイパッド５、支柱６、金属細線３な
ど）は、樹脂封止金型（不図示）を用いて、加熱・加圧
されて液状化した封止樹脂２により所定の形状に封止・
成形される。
【００１７】図１（ｂ）において、半導体装置１は、ダ
イパッド５の下面の略中央に貫通孔１８を有する支柱６
を備えている。尚、この貫通孔１８は支柱６の略中央に
あけられている。さらに、この支柱６の端面は封止樹脂
２の底面から、半導体装置１の外部へ露出している。
【００１８】図２は、半導体装置１において、ダイパッ
ド５のステージシフトの様子や、封止樹脂２に生じた膨
れ、クラック、割れの原因となる水分や気泡の発生、及
び放出の様子を示す図である。図２（ａ）において、ｈ
1は半導体チップ９の上面から半導体装置１の表面迄の
封止樹脂２の厚さを示し、ｈ2はダイパッド５の下面か
ら半導体装置１の裏面迄の封止樹脂２の厚さを示す。こ
のような、樹脂封止型の半導体装置１では、樹脂封止工
程において、半導体チップ９の上面側の封止樹脂２の厚
みｈ1とダイパッド５の下面側の封止樹脂２の厚みｈ2と
の関係はｈ1＞ｈ2であるため、半導体装置１内の半導体
チップ９の上面側とダイパッド５の下面側との封止樹脂
２の厚みのバランスが異なっている。
【００１９】このとき、封止樹脂２は半導体チップ９の
上面側を先に流れ、ダイパッド５の下面側は遅れて流れ
る。そのため、封止樹脂２の厚さの厚い方から薄い方に
封止樹脂２からの圧力Ｐが加わり、半導体チップ９とダ
イパッド５が共に下方へ移動する現象（ステージシフ
ト）が発生することがある。これにより金属細線３の断
線や接触が発生し、電気回路が正常に動作しないことが
ある。このときの、ダイパッド５がステージシフトして
いる様子を図４（ａ）に示している。
【００２０】このように、図４（ａ）では、樹脂封止金
型（不図示）において、加熱・加圧されて液状化した封
止樹脂２の成形圧力により、半導体チップ９の上面に圧
力Ｐが加わり、半導体チップ９とダイパッド５を共に下
方へ押し下げる力が働くが、本発明では、図２（ａ）の
ように、ダイパッド５の下面に有している支柱6が樹脂
封止金型（不図示）のキャビティの底面に当接して、ダ
イパッド５のステージシフトを防止している。
【００２１】図２（ｂ）は、図２（ａ）のＥ部の拡大図
である。図２（ｂ）において、半導体チップ９の上面に
はオーバーコートが施されている。このオーバーコート
としての膣化膜（チップの上面を覆っている膜）は、封
止樹脂２との密着性が良いため、封止樹脂２と半導体チ
ップ９との界面には剥がれの発生はなく、したがって、
水分も溜まることはない。この樹脂封止工程の前工程
（不図示）において、半導体チップ９とダイパッド５の
接合界面には、前述のように、接着剤１４がダイパッド
５上に数滴塗布されている。
【００２２】すなわち、半導体チップ９とダイパッド５
の接合界面には銀ペースト１４がノズル１６（図３）の
間隔を持って塗布されており、半導体チップ９が固着さ
れたときに、銀ペーストと銀ペーストの間には、半導体
チップ９とダイパッド５の接合界面で逃げ切れない空気
が残っている。この残留する空気が、樹脂封止工程で、
半導体チップ９とダイパッド５との接合界面に閉じこめ
られて封止樹脂２により封止される。
【００２３】この空気の気泡１２や接合界面に集まった
水分１３が基板実装工程において、はんだリフローの熱
（２４０℃）や、最近では、鉛フリーによるはんだリフ
ローの熱（２６０℃）で膨らみ、半導体チップ９とダイ
パッド５との接合界面を押し拡げる。このとき、ダイパ
ッド５のエッジ部分を起点としてクラックや割れなどが
発生する（一番弱いところに応力が集中してクラックが
入る）。
【００２４】また、封止樹脂２自体には水分が均一に吸
湿されていて、いわゆる、完全飽和の状態にあるが、こ
の水分は、封止樹脂２、半導体チップ９、そしてダイパ
ッド５などの界面に集まっている。このとき、温度を上
げても、半導体チップ９の上面と封止樹脂２との間のよ
うに、密着強度の強いところには膨れ、クラック、割れ
は発生しない。つまり、樹脂封止工程において、成形動
作中、例えば、加熱されて液状になった封止樹脂は９.
８×１０6Ｐａ（１００ｋｇ／ｃｍ2）で加圧されてい
て、樹脂封止金型に注入されている。
【００２５】このとき、樹脂封止金型の内部では、液状
の樹脂は加圧された状態にあり、また封止樹脂中に飽和
している水分は、この封止樹脂２に加えられている圧力
により、抑えられて膨張しない。このあと、封止樹脂２
は数分の時間の経過と共に、次第に固まって行く。この
封止樹脂２が次第に固まって行く際に、半導体チップ９
とダイパッド５の接合界面には、Ｓｉの半導体チップ９
とＣｕ合金のダイパッド５の線膨張係数に大きな差（Ｓ
ｉ：３．５×１０-6／℃、Ｃｕ：１６〜１７×１０-6／
℃）があることが要因となって、この接合界面に沿った
方向にずれが発生する。このずれは、半導体チップ９と
ダイパッド５の密着力を低くしている。この密着力の低
い界面には、水分が廻り込んでくる。
【００２６】このときの半導体装置１の様子が図４
（ｂ）に示されている。図４（ｂ）に示すように、半導
体を実装するときに、はんだリフロー時の熱などによ
り、半導体チップ９とダイパッド５の接合界面における
気泡や水分が膨張した場合、半導体装置１の裏面の封止
樹脂２が外側へ膨らむと共に、封止樹脂２にクラックや
割れが発生する。しかしながら、本発明では、図２
（ｂ）のように、半導体チップ９とダイパッド５の接合
界面に閉じ込められていた空気１２や水分１３が、基板
実装工程におけるはんだリフローの熱で膨張して、貫通
孔１８を通って外部へ放出されるため、基板実装時のは
んだリフローに伴う加熱によって、水分や空気が膨張し
ても、速やかに外部へ放出されるため、封止樹脂２の膨
れ、クラック、割れは発生しない。
【００２７】また、図２（ｂ）において、Ｃｕ合金であ
るダイパッド５の下面は、樹脂封止工程に至る前に、ワ
イヤボンディング時の２９０℃の熱に晒され、ダイパッ
ド５の下面に酸化膜ができている。このため、ダイパッ
ド５の下面と封止樹脂２との密着性が低下している。さ
らに、封止樹脂２自体は吸湿性を有するため、半導体装
置１が、加熱・加圧された封止樹脂２で封止された後、
封止樹脂２自体が吸湿し、この吸湿した水分がダイパッ
ド５の下面と封止樹脂２との界面に廻り込み、基板実装
時におけるはんだリフローの熱により、ダイパッド５の
下面と封止樹脂２との界面の水分が膨張する。この結
果、ダイパッド５の下面の封止樹脂２（厚みが薄く、約
１００μｍ）が膨れ、クラックや割れなどが発生する。
このときの半導体装置１の様子が図４（ｃ）に示されて
いる。
【００２８】このように、図４（ｃ）では、ダイパッド
５の下面の封止樹脂２が、ダイパッド５と封止樹脂２の
界面に存在する水分の膨張力によって外側へ膨らんでい
る様子が示されている。このため、半導体装置１の裏面
も外側へ膨らんでいる。一方、本発明では、封止樹脂２
にクラックや割れが発生する。一方、本発明では、図２
（ｂ）のように、支柱６の外壁と封止樹脂２との間の界
面が外部に連通しており、ダイパッド５と封止樹脂２の
界面の水分１３が支柱６の外壁に沿って外部へ放出され
るので、基板実装時のはんだリフローに伴う加熱によっ
て、水分や空気が膨張しても、速やかに外部へ放出され
るため、封止樹脂２の膨れ、クラック、割れは発生しな
い。
【００２９】図５は、ダイパッド５、支柱６、及び貫通
孔１８（７、８）の他の形状を示す図である。図５
（ａ）は、リードフレーム４の平面図である。図５
（ａ）において、リードフレーム４は、ダイパッド５、
支柱６、吊りピン１０、リード１１、貫通孔１８から構
成されている。図５（ｂ）は、図５（ａ）のＹ-Ｙ線に
おいて、リードフレーム４がエッチング加工で製作され
た形態例を示す端面図である。この形態例では、ダイパ
ッド５と支柱６が一体で形成され、又、ダイパッド５及
び支柱６を貫通して、貫通孔１８が形成されている。一
般的に、エッチング加工の場合は複雑な形状にも対応可
能である。また、支柱６の外形々状も丸、四角、星形な
どいろんな形状を製作することが可能である。
【００３０】図５（ｃ）は、図５（ａ）のＹ-Ｙ線にお
いて、リードフレーム４がプレス加工で製作された形態
例を示す端面図である。この形態例でも、図５（ｂ）と
同様に、ダイパッド５と支柱６が一体で形成され、又、
ダイパッド５及び支柱６を貫通して、貫通孔１８が形成
されている。一般的に、プレス加工は大量生産に適して
いるが、プレス加工特有のダレがせん断面のエッジ部分
に生じる。しかし、このダレは、本発明では、特に問題
とはならず、このような形状は、接合界面の水分を放出
しやすい形状になっている。
【００３１】図５（ｄ）は、図５（ａ）のＹ-Ｙ線にお
いて、ダイパッド５と支柱６を個別に形成した形態例を
示す端面図である。この場合、リードフレーム４はエッ
チング加工によって製作されても、プレス加工によって
製作されても良い。このとき、ダイパッド５には貫通孔
８が形成されている。また、支柱６は貫通孔７を有し、
ダイパッド５の下面に貼り付けられている。このような
支柱の場合、支柱６の材質がダイパッド５の材質とは異
なって形成されることが可能である。例えば、支柱６を
絶縁性の樹脂などで形成し、金属リードフレーム４のダ
イパッド５の下面に貼り付けることができる。こうする
ことによって、半導体装置の裏面の絶縁性を保つことが
できる。さらに、支柱６の貫通孔７とダイパッド５の貫
通孔８の径や形状を、適宜に決めることができる。
【００３２】また、半導体チップ９の平面寸法が大きい
場合は、支柱６がダイパッド５の中央に１箇所しかない
のでは、この箇所に応力が掛りすぎるため、半導体チッ
プ９の平面寸法の大きさに応じて複数の支柱を設けてい
る。図６は、本発明の支柱６として、複数の支柱を設け
た他の形状を示す図である。図６（ａ）は、ダイパッド
５の下面に支柱６を横一列に３個並べた平面図である。
また、支柱６の個数は３個に限らず、ダイパッド５の大
きさに従って何個設けてもよい。また、複数のダイパッ
ド５を縦一列に並べても良い。図６（ｂ）は、図６
（ａ）のＡ-Ａ端面図である。図６（ｃ）は、ダイパッ
ド５の下面に支柱６を斜め一列に３個並べた平面図であ
る。この場合、右から斜めに並べたり、左から斜めに並
べるなど、どちらの向きに傾けて並べても良い。また、
支柱６の個数は３個に限らず、ダイパッド５の大きさに
従って何個設けてもよい。図６（ｄ）は、図６（ｃ）の
Ｂ-Ｂ端面図である。図６（ｅ）は、ダイパッド５の下
面に支柱６を４個並べた平面図である。図６（ｆ）は、
図６（ｅ）のＣ-Ｃ端面図である。また、支柱６の個数
は４個に限らず、ダイパッド５の大きさに従って何個設
けてもよい。図６（ｇ）は、ダイパッド５の下面に支柱
６を５個並べた平面図である。図６（ｈ）は、図６
（ｇ）のＤ-Ｄ端面図である。また、この支柱６の端面
は封止樹脂２の底面に露出しており、支柱６の数量、位
置は適宜に決めて良い。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
ダイパッド５の下面に貫通孔１８を有する支柱６を設け
ることにより、半導体装置の製造時に、ダイパッド５に
加熱・加圧されて液状化した封止樹脂２の成形圧力が加
わった場合でも支柱６が樹脂封止用金型のキャビティの
底面と当接しているため、ダイパッド５が下方へ移動
（ステージシフト）することを防止できる。
【００３４】また、ダイパッド５の下面に貫通孔１８を
有する支柱６の貫通孔部により、基板実装時のはんだ付
け（はんだリフロー）に伴なう加熱で、接着剤１４層に
残留している気泡１２や水分１３が熱膨張した場合で
も、気泡１２や水分１３は支柱６内の貫通孔１８を通っ
て外部へ放出されるため、クラックや割れの発生を防止
することができる。
【００３５】さらに、ダイパッド５の下面に貫通孔１８
を有する支柱６を設けることにより、基板実装時のはん
だ付けに伴なう加熱で、ダイパッド５の下面と封止樹脂
２の界面で水蒸気が発生した場合でも、水蒸気が支柱６
の外壁を伝って外部へ放出されるため、膨れ、クラッ
ク、割れの発生を防止できる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態の半導体装置を示す垂
直断面図（ａ）、及び底面図（ｂ）である。
【図２】 本発明の一実施の形態における、ステージシ
フト、膨れ、クラック、割れを防止する様子を示す図で
ある。
【図３】 接着剤が塗布される様子を示す図である。
【図４】 ステージシフト、膨れ、クラック、割れが発
生する様子を示す図である。
【図５】 本発明の一実施の形態における、ダイパッ
ド、支柱、及び貫通孔の他の形状を示す図である。
【図６】 本発明の一実施の形態における、支柱を複数
備えた他の形状を示す図である。
【図７】 従来例における樹脂封止型の半導体装置を示
す図である。
【図８】 従来例における、貫通孔一実施の形態支柱を
有した例を示す図である。
【図９】 従来例における、貫通孔または支柱を有した
他の例を示す図である。
【符号の説明】
１…半導体装置、 ２…封止樹脂、 ３…金属細線、
４…リードフレーム５…ダイパッド、 ６…支柱、 ７
…貫通孔（支柱）、 ８…貫通孔（ダイパッド）、 ９
…半導体チップ、 １０…吊りピン、 １１…リード、
１２…気泡、 １３…水分、 １４…接着剤（銀ペー
スト）、 １５…シリンジ、 １６…ノズル、 １７…
接着剤の容器 １８…貫通孔 １９…銀メッキ層 ２０
…格子状金属枠 ２１…孔（樹脂中）

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ダイパッドに半導体チップが接着剤で固
    着され、該半導体チップおよびその周辺の金属細線が樹
    脂で封止されてなる樹脂封止型の半導体装置であって、
    前記ダイパッドに形成された貫通孔と、前記ダイパッド
    の下面に貫通孔を有する支柱を備え、この２つの貫通孔
    が連通していることを特徴とする半導体装置。
  2. 【請求項２】 前記貫通孔を有する支柱において、該貫
    通孔は支柱の中央部に設けられていることを特徴とする
    請求項１記載の半導体装置。
  3. 【請求項３】 前記支柱はダイパッドの下面に複数設け
    られていることを特徴とする請求項１記載の半導体装
    置。
  4. 【請求項４】 前記支柱はダイパッドの下面にダイパッ
    ドと一体に形成されていることを特徴とする請求項１記
    載の半導体装置。
  5. 【請求項５】 前記支柱はダイパッドの下面に貼り付け
    られていることを特徴とする請求項１記載の半導体装
    置。
JP2001305213A 2001-10-01 2001-10-01 半導体装置 Pending JP2003110081A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001305213A JP2003110081A (ja) 2001-10-01 2001-10-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001305213A JP2003110081A (ja) 2001-10-01 2001-10-01 半導体装置

Publications (1)

Publication Number Publication Date
JP2003110081A true JP2003110081A (ja) 2003-04-11

Family

ID=19125035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001305213A Pending JP2003110081A (ja) 2001-10-01 2001-10-01 半導体装置

Country Status (1)

Country Link
JP (1) JP2003110081A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809409B2 (en) 2001-12-27 2004-10-26 Mitsui High-Tec, Inc. Lead frame and semiconductor device made using the lead frame
JP2013168669A (ja) * 2013-04-18 2013-08-29 Agere Systems Inc 改良型パドルを有するクワッド・フラット・ノーリード（ｑｆｎ）集積回路（ｉｃ）パッケージおよびこのパッケージを設計する方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809409B2 (en) 2001-12-27 2004-10-26 Mitsui High-Tec, Inc. Lead frame and semiconductor device made using the lead frame
JP2013168669A (ja) * 2013-04-18 2013-08-29 Agere Systems Inc 改良型パドルを有するクワッド・フラット・ノーリード（ｑｆｎ）集積回路（ｉｃ）パッケージおよびこのパッケージを設計する方法

Similar Documents

Publication Publication Date Title
US8405230B2 (en) Semiconductor flip chip package having substantially non-collapsible spacer and method of manufacture thereof
JP3407184B2 (ja) パッケージされた集積回路素子及びその製造方法
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
JP3685793B2 (ja) 半導体集積回路装置の製造方法
JP3481117B2 (ja) 半導体装置及びその製造方法
TWI311352B (en) Fabricating process of leadframe-based bga packages and leadless leadframe utilized in the process
JP5232394B2 (ja) 半導体装置の製造方法
JP2005191240A (ja) 半導体装置及びその製造方法
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2004303861A (ja) 半導体装置およびその製造方法
JPH0294653A (ja) 樹脂封止型半導体装置
JP2003110081A (ja) 半導体装置
CN108198761A (zh) 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
JP2018129442A (ja) 半導体装置およびその製造方法
KR20010002843A (ko) 몰드형 웨이퍼 레벨 패키지
JP2007220740A (ja) 半導体装置及びその製造方法
KR101375175B1 (ko) 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법
JPH10261735A (ja) 半導体装置およびその製造方法
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP4696712B2 (ja) 半導体装置
JP2003163325A (ja) 半導体装置の製造方法
JPH08236575A (ja) 半導体装置及びその製造方法
KR101133126B1 (ko) 반도체 패키지 및 그 제조 방법
JP4668729B2 (ja) 半導体装置の製造方法