JPH0294653A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH0294653A
JPH0294653A JP63247191A JP24719188A JPH0294653A JP H0294653 A JPH0294653 A JP H0294653A JP 63247191 A JP63247191 A JP 63247191A JP 24719188 A JP24719188 A JP 24719188A JP H0294653 A JPH0294653 A JP H0294653A
Authority
JP
Japan
Prior art keywords
resin layer
sealing resin
resin
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63247191A
Other languages
English (en)
Other versions
JP2677632B2 (ja
Inventor
Hiromichi Sawatani
沢谷　博道
Toshio Ishigami
石上　俊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63247191A priority Critical patent/JP2677632B2/ja
Priority to MYPI89001249A priority patent/MY105031A/en
Priority to DE68914927T priority patent/DE68914927T2/de
Priority to EP19890117316 priority patent/EP0361283B1/en
Priority to KR1019890014041A priority patent/KR920008250B1/ko
Publication of JPH0294653A publication Critical patent/JPH0294653A/ja
Priority to US07/944,366 priority patent/US5314842A/en
Priority to HK106694A priority patent/HK106694A/xx
Application granted granted Critical
Publication of JP2677632B2 publication Critical patent/JP2677632B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、表面実装型半導体装置に係わり、特にリード
フレームにマウントした半導体素子などを樹脂封止する
型に好適する。
（従来の技術） 個別半導体素子あるいは集積回路素子の中、いわゆる表
面実装型半導体装置は、一般に実用化されて市販されて
おり、その構造は、いわゆるリードフレームを利用した
樹脂封止型が一般的である。
このような樹脂封止型半導体装置は、公知のトランスフ
ァーモールド法により樹脂封止工程が行われる。
樹脂封止型半導体装置に利用されるリードフレームには
、ＳＴＰ用、　ＤＩＰ用もしくは両者の混合型用が知ら
れており、夫々の用途に応じて取捨選択され、集積度の
大きい多ピン素子には、通常ＤＩＰ用または混合型用の
リードフレームが利用されている。
この両方の型では、周りを構成する金属製枠体を多数個
連続して形成し、その個数により長尺リードフレームが
短尺リードフレームに区別している。しかも、この枠体
からは、先端を遊端とし。
中心に向かって延長したリボン状のリードを設置する。
更に、この枠体の中心には、半導体素子をマウントする
金属製ベッド部を配置し、その両端をリボン状リードの
一部により枠体と接続固定する。
リボン状のリード面は、一定として、後述する熱圧着法
または、超音波熱圧着法で固着する金属線線長のバラツ
キを押えて歩留りを上げているが。
リードフレームの中には、ベッド部を各リード面よりず
らしたいわゆるデプレッション（Ｄｅｐｒｅｓｉｏｎ）
型構造も利用されている。
このリードフレームを第４図ａ、ｂを利用して説明する
と、リードフレームに形成するリードの一部分は、封止
樹脂から露出した形状となりいわゆる外部リードとして
機能する。
ところで、第４図すに示すように、このリードフレーム
５０のヘッド部５１にマウントされる半導体素子５２で
は、パッド（Ｐａｄ）　５３と外部リード５４間を熱圧
着法または、超音波熱圧着法により固着する金属細線５
５により電気的に接続後、エージング工程を含む樹脂封
止工程により一体として、外部雰囲気などにより半導体
素子が汚染されるのを防御している。
樹脂封止工程は、専用装置により施され、マルチポット
（Ｍｕｌｔｉ　ｒ’ｏｔ）方式及びタブレフ　（Ｔａｂ
ｌｅｔ）状樹脂が利用されている。各ポットで溶融され
た樹脂層は、カルを経て被処理半導体素子を配置した金
型に運び、ここに形成したキャビティのゲートを通って
所定の樹脂封止が行われた後、エージング工程を経て完
全に固定する。
この一連の工程を終えた被処理半導体素子５２・・・は
、金型の下型に設置したエジェクタピンの突上げにより
金型から遊離状態となる。従って、封止樹脂層５６の一
定の位置即ちほぼ中心には、第４図ａの樹脂封止型半導
体装置の斜視図に示されるような四部５７が形成される
。
このように５封止樹脂層５６には、ベッド部５１にマウ
ントされた半導体素子５２と、この半導体素子に形成し
たパッド５３と外部リード５４間を電気的に接続する金
属細線５５などを埋込んでおり、上記のようにエジェク
タピンにより形成する凹部５７は、半導体素子５２と向
合った形状となり、半導体素子５２の寸法が凹部５７よ
り大きいことが多い。
このような構造を持つ樹脂封止型半導体装置を表面実装
するには、図示していないが、＠４脂封止型半導体装置
の四部５７に設置した接着剤層によりプリント基板など
の実装基板に仮固定してから、外部リードを実装基板に
ハンダ付けする方式が採られている。
（発明が解決しようとする課題） 表面実装型半導体装置では、樹脂封止後の樹脂層の厚さ
を最低１．Ｏｎ＊ａ程度に維持するのが一般的である。
一方、半導体素子を適用する機器では、よりコンバク１
〜（Ｃｏｍｐａｃｔ）な高密度実装が進められており、
これに伴って封止樹脂層により形成された半導体素子パ
ッケージ（Ｐａｃｋａｇｅ）でも外部リードピッチの精
度向上、上記薄型指向に更に拍車が掛かりベアーチップ
（Ｂａｒｅ　Ｃｈｉｐ）に限りなく近いものが要求され
ている。
このような背景にあって、樹脂封止型半導体装置の封止
樹脂層に形成される凹部の深さについては、信頼性を含
めて確固たる規定がない。その上、超薄型半導体素子パ
ッケージの封止樹脂層では。
半田などによるアセンブリ（Ａｓｓａａ＋ｂｌｙ）時に
発生する熱ストレスによりクラックが誘発され、致命的
な不良が起こる。この内容は、（１）実装後、使用する
悪環境からクラックを介して封止樹脂層が吸湿し、この
水分により半導体基板もしくは形成した部品が腐蝕され
る現象 （２）実装時に半田付工程の熱負荷により、凹部付近に
クラック部が膨潤し、時には、仮固定の状態を阻害し、
極端な場合にはベッド部から外れる状態となる。
この発明は、このような事情から成されたもので、特に
熱負荷による封止樹脂層のクラシックの発生を防止する
ことを目的とするものである。
〔発明の構成〕
（課題を解決するための手段） 本発明は、金属製リードフレームに形成するベッドにマ
ウントする半導体素子と、この素子に形成する電極と前
記金属製リードフレームに形成するリード間を電気的に
結ぶ金属細線と、この半導体素子と金属細線を封止する
樹脂層と、前記封止樹脂層の中心部表面から内部に形成
する凹部と、この四部底部と前記封止樹脂層表面までの
距離を制御することに特徴がある。
（作　用） 半導体素子の樹脂封止工程では、上記のように被処理半
導体装置夫々を突上げて凹部を形成するエジェクタピン
は、金型の下型底部より多少突出して設置されており、
その寸法は、装置メーカの設計によっているのが実状で
ある。
と言うのは、このエジェクタビン頂部に刻印したエジェ
クタピン丸などの製造上の記号は、突上げ時に被処理半
導体素子に転写する役割も果たしているが、装置メーカ
の設計により突出寸法が決められているので、被処理半
導体素子に形成される四部の寸法も決まっていた。しか
し、表面実装型半導体素子としては、コンパクトな薄型
形状が要求されており、これに伴って、集積度が増大し
た半導体素子用外囲器でも、リードピッチの精度向上や
ベアーチップに限り無く近づけることが要求されている
のは、上記の通りである。
ところで、半導体素子をマウントしたベッド部表面と反
対側に付着した水滴は、表面実装工程における熱負荷に
より気化すると同時に、封止樹脂Ｍ３にクラックを誘発
し、更に、その蒸気圧により、接着剤６が膨潤するため
に盛上がって（第１図参照）接着効果が薄れる事実が確
認された。
更に、第１図に示すように、リードフレーム１のベッド
部２に固着しかつ、封止樹脂層３を被覆した半導体素子
４を表面実装するには、凹部５の付近に塗布した接着剤
６によりプリント基板７に仮止めし、更に半田付けによ
り固着する。しかし。
上記距離を６０μｍ以下に制御すると接着剤層６の盛上
がりが抑制され、封止樹脂層３にクラックが発生しない
現象が確認された。
従って、本願では、上記距離を制御する方式を採用して
、薄型表面実装の要求に応えた樹脂封止型半導体素子を
提供するものである。なお、この素子のほぼ中心に凹部
５が配置されるのは、従来技術と同様である。
距離としては、上記のように６０μｍ以下が適当である
が、ここで第３図を提出する。この表は、横軸に樹脂封
止型半導体素子の動作に伴う封止樹脂層３の表面温度を
、縦軸に、樹脂のせん断強度（ｋｇ　／　ａＪ封止樹脂
層の厚さで決まる値）と封止樹脂の飽和蒸気圧（ｋｇ／
ｃｄ）を採って、封止樹脂層３からなる外囲器の強度を
示している。
この曲線から明らかなように、封止樹脂の飽和蒸気圧が
ぜん断強度より大きくなるとクラックが発生量るので１
両曲線の交点である封止樹脂の動作温度が２６８℃程度
より低温度ならば封止樹脂層３が外囲器として稼働する
ことが明らかである。
一方、外囲器である封止樹脂層３は、１．０μＩ１１程
度が必要であり、厚さを増すと、当然四部５の深さも変
わるが、最大６０μｍは保持して、外囲器としての機能
を最大限に発揮させる。また、上記した封止樹脂層３の
表面温度は、このような条件下で生ずる値であることを
付記する。
（実施例） 図面を参照して本発明の一実施例を説明する。
即ち、第２図に示すように、ＤＩＰ用もしくはＳＩＰ用
との混合型用のリードフレーム１を準備し、その各ベッ
ド部２には、集積度の大きい例えばＢｉ−Ｃ／ＭＯ５ま
たはＤ−ＲＡＭ等の被処理半導体素子４を導電性接着剤
や金シリコン共晶などを利用する常法によりマウントす
る。
次に、被処理半導体素子４に形成するパッド部（図示せ
ず）とリードフレーム１の各リード間に金属細線８を熱
圧着法により固着後、各リードフレームト・・などは、
樹脂封止工程に移行する。
この樹脂封止工程は、例えばマルチポット方式とタブレ
ット状の樹脂を利用したエージング工程を含む公知のト
ランスファーモールド法により、機種にもよるが厚さが
約１．０μｍ以上の封止樹脂層３を形成する。
上記のように、この樹脂封止工程を行う装置に装着され
る金型の下型のキャビティには、従来例と同様に収容す
る各被処理半導体素子４を突上げるエジェクタピンを設
置する。
ところで、ポット−カル−ゲート−キャビティを経て致
達した溶融樹脂により封止された各被処理半導体装置４
は、エジェクタピンの突上げにより金型から遊離するが
、完全に固化していない封止樹脂Ｍ３には、凹部５が形
成される。
この凹部５の底部と封止樹脂Ｈ！３表面までの距離を６
０μｍ以内に制御するためには、金型の下型に形成する
キャビティ内に突出して形成するエジェクタピンの寸法
を被処理半導体装置の機種即ち封止樹脂層３の厚さに応
じて調整する。凹部５を形成した封止樹脂層３を備えた
樹脂封止型半導体装置の概観斜視図は、従来例に示した
第３図すと同様である。
封止樹脂層３内に埋設する被処理半導体素子４は、Ｄ−
ＲＡＭやＤｉ−Ｃ／ＭＯ３などの多ピン品種であるが。
凹部５より大きい表面部を備えており、この素子とリー
ドフレームの外部リード端部間には、僅かな距離を保っ
ている。
このような樹脂封止工程を終えた樹脂封止型半導体素子
４は、第１図に示すように、表面実装が必要な機器に取
付けられる。このように、外部リード９の成形などを経
てから、樹脂封止型半導体素子４は、上記のように凹部
５付近に塗布した接着剤層６により実装基板７に仮固定
してから、外部リード９の折曲端部１０を実装基体７に
半田付けにより固着する。この半田付は工程は、プリン
ト基板などからなる実装基板７に、封止樹脂層３から導
出する外部リード９の一部を折曲げて形成した端部１０
を半田と共に接触させて、半田槽やりフロー炉などの熱
源中を通過させて、実装基板７に固着する。
〔発明の効果〕
このように、実装工程における熱源により樹脂封止型半
導体素子に発生する実装不能、耐湿性劣化による半導体
基板機能の不回復などを防止できる。
従って、超薄型表面実装半導体装置が実現でき。
機器の小型薄型化され、超高密度実装が実現して、付加
価値の高い機器が得られる。
【図面の簡単な説明】
第１図は、本発明に係わる半導体装置の実装工程を示す
断面図、第２図は、本発明実施例を示す断面図、第３図
は、本発明に係わる樹脂封止型半導体素子の特性を示す
曲線図、第４図ａは、従来の樹脂封止型半導体素子の概
観を示す斜視図１、第４図すは、第４図ａの樹脂封止型
半導体素子の断面図である。 １：リードフレーム　　　２：ベッド ３：封止樹脂　　　　　　４：半導体素子５：四部　　
　　　　　　６：接着剤 ７：プリント基板　　　　８：金属細線９：外部リード
　　　　ｌＯ：折曲端部ｌ：リードフし−４ ３：至：ｒ１本！１月装 、５：ｒｙ：Ｕ飾 第 ２：　ヘッド ４：千４体素子 ６−　：■融き百；、；謬１３１ １　　囚 代理人　弁理士　　大　胡　典　夫 第 ２　　図

Claims (1)

    【特許請求の範囲】
  1. 　金属製リードフレームに形成するベッドにマウントす
    る半導体素子と、この素子に形成する電極と前記金属製
    リードフレームに形成するリード間を電気的に結ぶ金属
    細線と、この半導体素子と金属細線を封止する樹脂層と
    、前記封止樹脂層の中心部表面から内部に形成する凹部
    と、この凹部底部と前記封止樹脂層表面までの距離を制
    御することを特徴とする樹脂封止型半導体装置。
JP63247191A 1988-09-30 1988-09-30 超薄型表面実装樹脂封止半導体装置 Expired - Lifetime JP2677632B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP63247191A JP2677632B2 (ja) 1988-09-30 1988-09-30 超薄型表面実装樹脂封止半導体装置
MYPI89001249A MY105031A (en) 1988-09-30 1989-09-13 Resin-sealed type semiconductor device and method for manufacturing the same.
EP19890117316 EP0361283B1 (en) 1988-09-30 1989-09-19 Resin-sealed type semiconductor device and method for manufacturing the same
DE68914927T DE68914927T2 (de) 1988-09-30 1989-09-19 Halbleiteranordnung vom mit Plastik umhüllten Typ und Verfahren zur Herstellung derselben.
KR1019890014041A KR920008250B1 (ko) 1988-09-30 1989-09-29 수지밀봉형 반도체장치
US07/944,366 US5314842A (en) 1988-09-30 1992-09-14 Resin-sealed type semiconductor device and method for manufacturing the same
HK106694A HK106694A (en) 1988-09-30 1994-10-06 Resin-sealed type semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63247191A JP2677632B2 (ja) 1988-09-30 1988-09-30 超薄型表面実装樹脂封止半導体装置

Publications (2)

Publication Number Publication Date
JPH0294653A true JPH0294653A (ja) 1990-04-05
JP2677632B2 JP2677632B2 (ja) 1997-11-17

Family

ID=17159797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63247191A Expired - Lifetime JP2677632B2 (ja) 1988-09-30 1988-09-30 超薄型表面実装樹脂封止半導体装置

Country Status (7)

Country Link
US (1) US5314842A (ja)
EP (1) EP0361283B1 (ja)
JP (1) JP2677632B2 (ja)
KR (1) KR920008250B1 (ja)
DE (1) DE68914927T2 (ja)
HK (1) HK106694A (ja)
MY (1) MY105031A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646089B2 (en) 2008-05-15 2010-01-12 Fujitsu Limited Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
CN110021783A (zh) * 2018-01-09 2019-07-16 丰田自动车株式会社 全固体电池

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087006A (en) * 1994-08-31 2000-07-11 Hitachi, Ltd. Surface-protecting film and resin-sealed semiconductor device having said film
JPH08111478A (ja) * 1994-10-06 1996-04-30 Toshiba Corp 樹脂封止型半導体装置
SE514116C2 (sv) 1994-10-19 2001-01-08 Ericsson Telefon Ab L M Förfarande för framställning av en kapslad optokomponent, gjutform för kapsling av en optokomponent och tryckanordning för gjutform
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
US6589820B1 (en) 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6483044B1 (en) * 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) * 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
ITTO20120854A1 (it) * 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4483067A (en) * 1981-09-11 1984-11-20 U.S. Philips Corporation Method of manufacturing an identification card and an identification manufactured, for example, by this method
JPS59191337A (ja) * 1983-04-15 1984-10-30 Toshiba Corp 半導体装置の製造方法
JPS60171746A (ja) * 1984-02-17 1985-09-05 Hitachi Ltd 半導体装置
JPS60208847A (ja) * 1984-04-02 1985-10-21 Oki Electric Ind Co Ltd 表面実装型ｉｃに内在する水分の排出方法
JPS61253840A (ja) * 1985-05-07 1986-11-11 Hitachi Ltd 半導体装置
JPS62185348A (ja) * 1986-02-12 1987-08-13 Oki Electric Ind Co Ltd チツプ部品の接着方法
JPS63131559A (ja) * 1986-11-20 1988-06-03 Mitsubishi Electric Corp 半導体装置
JPS63211744A (ja) * 1987-02-27 1988-09-02 Oki Electric Ind Co Ltd プラスチツク半導体装置
JPS63232452A (ja) * 1987-03-20 1988-09-28 Nec Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646089B2 (en) 2008-05-15 2010-01-12 Fujitsu Limited Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
CN110021783A (zh) * 2018-01-09 2019-07-16 丰田自动车株式会社 全固体电池
CN110021783B (zh) * 2018-01-09 2022-06-14 丰田自动车株式会社 全固体电池

Also Published As

Publication number Publication date
HK106694A (en) 1994-10-14
DE68914927T2 (de) 1994-09-15
EP0361283A3 (en) 1990-12-27
KR920008250B1 (ko) 1992-09-25
US5314842A (en) 1994-05-24
DE68914927D1 (de) 1994-06-01
JP2677632B2 (ja) 1997-11-17
MY105031A (en) 1994-07-30
EP0361283A2 (en) 1990-04-04
EP0361283B1 (en) 1994-04-27

Similar Documents

Publication Publication Date Title
KR100386061B1 (ko) 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US4480262A (en) Semiconductor casing
US5715593A (en) Method of making plastic-packaged semiconductor integrated circuit
JP2972096B2 (ja) 樹脂封止型半導体装置
JP2009124095A (ja) 半導体パッケージ及びその実装方法
JPH0350758A (ja) 樹脂封止型半導体装置
JPH0294653A (ja) 樹脂封止型半導体装置
CN205004328U (zh) 表面贴装电子器件
JP3169781B2 (ja) 半導体装置用のリードフレーム
JPH0455341B2 (ja)
CN110301042A (zh) 带有导线键合网的半导体封装
JP2006339595A (ja) 半導体装置
JPH11150213A (ja) 半導体装置
JPWO2004030075A1 (ja) 半導体装置の製造方法
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JPH0344040A (ja) 半導体装置及びその製造方法
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
JPH0283961A (ja) 半導体装置の製造方法、それにより得られる半導体装置およびそれに用いる半導体ウエハ
US20040021219A1 (en) Method of mounting integrated circuit die in a package using a solder preform having isolatable portions
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
JP3419898B2 (ja) 半導体装置及びその製造方法
JP4668729B2 (ja) 半導体装置の製造方法
JPH01209751A (ja) リードフレーム
JPS61216438A (ja) 封止された電子部品の製造方法
JP2675077B2 (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 12