JPS63131559A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63131559A
JPS63131559A JP61278325A JP27832586A JPS63131559A JP S63131559 A JPS63131559 A JP S63131559A JP 61278325 A JP61278325 A JP 61278325A JP 27832586 A JP27832586 A JP 27832586A JP S63131559 A JPS63131559 A JP S63131559A
Authority
JP
Japan
Prior art keywords
temperature
semiconductor device
substrate
shape memory
memory alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61278325A
Other languages
English (en)
Inventor
Haruo Funakoshi
船越　晴男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61278325A priority Critical patent/JPS63131559A/ja
Publication of JPS63131559A publication Critical patent/JPS63131559A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、リード端子に形状記憶合金を用いた半導体
装置に関するものである。
〔従来の技術〕
従来のこの種の装置としては、第３図に示すものがある
。図において、１は半導体素子、２は内部ワイヤ、３は
リード端子（通常合金）で、半導体装置Ｈはこれらの部
材によって構成されている。４は基板５の配線、５は前
記基板、６はリード端子３と配線４を接続した半田であ
る。
このような構成となっているので、半導体装置Ｈを基板
５に実装する場合は、まず、この半導体装置Ｈを基板５
に位置決めして載置し、ついで半円槽等の高温（半田融
点以上の温度）処理を施こしてリード端子３と配線４と
を接続していた。
〔発明が解決しようとする問題点） しかし、従来の半導体装置は、これを基板５に実装する
場合、上述のように、半田融点以上の高い温度を施さね
ばならないので、半導体装置Ｈに過大な温度ストレスが
加わり、その信頼性が低下するという欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、リード端子の材質を形状記憶合
金とすることにより、低温で実装でき、したがって、信
頼性の高い半導体装置を得ることを目的とする。
（問題点を解決するための手段） この発明に係る半導体装置は、内部ワイヤボンディング
に接続され、半導体素子を外部と接続するためのリード
端子の材質を、形状記憶合金としたものである。
（作用） 上記リード端子は、その材質として形状記憶合金を使用
するので、その合金が母相となる逆変態開始温度以下で
あって半導体装置の実装温度（室温）以下に設定した低
い温度で加工しておけば、半導体装置に高温の熱ストレ
スを加えなくても、室温で加工前の状態に戻すことがで
きる。したがって、半導体装置のリード端子は、このと
きの復元力を利用して外部と接続することが可能となる
。
〔実施例） 第１図はこの発明の実施例である半導体装置Ｈ，を示す
。
同装置Ｈ，において、１，２，４．５は第３図における
と同一部分を示す。７は形状記憶合金からなるリード端
子で、８はこれに施した金メッキである。リード端子７
は、形状記憶合金が母相となる逆変態開始温度以下の低
温で加工しである。
ここにいう逆変態開始温度は、実装温度（室温）以下に
設定したものである。
半導体装置Ｈ１の基板５への実装は、第２図のように、
同装置Ｈ３の温度を逆変態開始温度以下にして接着剤１
０で基板５に取り付け、しかるのち、半導体装置Ｈ１の
温度を室温にすることによって行なう。このようにする
と、リード端子７が加工前の状態に戻り、そのときのば
ね力で板５の配線４にあらかじめ設けた金メツキ９部分
に接続される。
なお、上記実施例では、樹脂封止型の半導体装置のリー
ド端子の材質を形状記憶合金にする場合を示したもので
あるが、この合金は金属あるいはガラス封止型の半導体
装置のリード端子にも用いることができる。
（発明の効果〕 以上のように、この発明によれば、半導体装置のリード
端子の材質を形状記憶合金としたので、低温で実装でき
、したがって、信頼性の高い半導体装置を得ることがで
きる。
【図面の簡単な説明】
第１図はこの発明の実施例である半導体装置の断面図、
第２図は第１図の半導体装置の基板への実装状態を示す
断面図、第３図は従来の半導体装置の基板への実装状態
を示す断面図である。 図中、１は半導体素子、フはリード端子である。なお、
各図中、同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 内部ワイヤボンディングに接続され、半導体素子を外部
    と接続するためのリード端子の材質を、形状記憶合金と
    したことを特徴とする半導体装置。
JP61278325A 1986-11-20 1986-11-20 半導体装置 Pending JPS63131559A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61278325A JPS63131559A (ja) 1986-11-20 1986-11-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61278325A JPS63131559A (ja) 1986-11-20 1986-11-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS63131559A true JPS63131559A (ja) 1988-06-03

Family

ID=17595752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61278325A Pending JPS63131559A (ja) 1986-11-20 1986-11-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS63131559A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5314842A (en) * 1988-09-30 1994-05-24 Kabushiki Kaisha Toshiba Resin-sealed type semiconductor device and method for manufacturing the same
EP0753990A1 (fr) * 1995-07-13 1997-01-15 Thomson-Csf Dispositif de connexion et procédé de connexion

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5314842A (en) * 1988-09-30 1994-05-24 Kabushiki Kaisha Toshiba Resin-sealed type semiconductor device and method for manufacturing the same
EP0753990A1 (fr) * 1995-07-13 1997-01-15 Thomson-Csf Dispositif de connexion et procédé de connexion
FR2736569A1 (fr) * 1995-07-13 1997-01-17 Thomson Csf Dispositif de connexion et procede de connexion

Similar Documents

Publication Publication Date Title
JP2977763B2 (ja) 包封されたチップオンボード電子モデュールの製造方法
KR20020052930A (ko) 반도체장치 및 그 제조방법
JPH03142847A (ja) 半導体集積回路装置
JPS62104056A (ja) 半導体部品の実装構造
JPS62281435A (ja) 半導体装置
JPS63131559A (ja) 半導体装置
JPH0412028B2 (ja)
JPH03191560A (ja) 樹脂封止型半導体装置
JPH0278265A (ja) リードフレームおよびそのリードフレームを使用した複合半導体装置
JPH1116939A (ja) 半導体装置及びその製造方法
JPS6195539A (ja) 半導体装置およびその製造方法
JPH0410632A (ja) 半導体装置の製造方法
JPH0778903A (ja) 混成集積回路におけるバイアス電圧の供給方法
JP3115432B2 (ja) 半導体装置
JP2537630B2 (ja) 半導体装置の製造方法
JPS5989447A (ja) 半導体装置
JP2531636B2 (ja) サ−マルヘツド
JPH054279Y2 (ja)
JPH08125101A (ja) 半導体装置
JP2679197B2 (ja) 樹脂封止型半導体装置
JPH0436115Y2 (ja)
JPH01291437A (ja) 半導体チップの実装方法
JPS61101061A (ja) 半導体装置
JPS61280639A (ja) 半導体装置
JPS6292354A (ja) ハイブリツドｉｃ