JPS6292354A - ハイブリツドｉｃ - Google Patents

ハイブリツドｉｃ

Info

Publication number
JPS6292354A
JPS6292354A JP23120685A JP23120685A JPS6292354A JP S6292354 A JPS6292354 A JP S6292354A JP 23120685 A JP23120685 A JP 23120685A JP 23120685 A JP23120685 A JP 23120685A JP S6292354 A JPS6292354 A JP S6292354A
Authority
JP
Japan
Prior art keywords
film
lead frame
enameled
hybrid
onto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23120685A
Other languages
English (en)
Inventor
Terumi Nakazawa
照美 仲沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23120685A priority Critical patent/JPS6292354A/ja
Publication of JPS6292354A publication Critical patent/JPS6292354A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はハイブリッド■ｃに係り、特にハイブリッド回
路をモールドパッケージ内に実装したハイブリッドＩＣ
に関する。
〔発明の背景〕
ハイブリッドＴＯは、現行技術の多くではその基板とし
てセラミックを使用しているが、その基板の多様化と合
せて、モールドＩＣパッケージにハイブリッドＩＣを形
成したいという要求もある。
このうち基板の多様化に関しては、例えば特開昭５５−
６２７５２号に部分的にホーロー基板を用いるものが開
示されている。しかしこのような技術は、基板の多様化
だけを目的としており、ハイブリッドＩＣのモールドパ
ッケージ構造化については何もなされていなかった。
〔発明の目的〕
本発明の目的は、モールドパッケージ構造としたハイブ
リッドＩＣを提供するにある。
（発明の概要〕 本発明は、金属リードフレームに部分ホーロ一膜を形成
し、該ホーロ一膜上に半導体素子等をはんだ接続した後
、モールドでパッケージするとともに、プリント基板等
とはんだ接続されるリードフレーム部はメッキを施した
構造としたことを特徴とするものである。
〔発明の実施例〕
以下、本発明の一実施例を第１図及び第２図により説明
する。第１図は本発明のハイブリッドＩＣの一実施例を
平面図で示すもので、リードフ１ノーム２０ｂ上にホー
ロ一膜２５を形成し、ホーロ一膜２５上に導体膜３０や
抵抗３１を形成後、フェスダウンチップ１、ＩＣチップ
１０、チップコンデンサ５等をはんだ６０で接合し、そ
の後金細線２１でリードフレーム２０ａや導体膜３０等
を接続し、更に全体をモールド材５０でモールドする。
第２図は、第１図のＩＣの断面を示すもので、リードフ
レーム２Ｏａ部には、はんだ接続を容易にするためメッ
キ膜２２を施しである。
以」；のように本発明は、導体膜３０や抵抗３１のよう
な膜回路の形成に必要な部分のみホーロ一膜を形成しで
あるため、ホーロ一膜上に、例えば６００℃という高温
で厚膜回路が形成でき、また通常のハイブリッドＩＣの
如く半導体素子をはんだによって接合できる６又、リー
ドフレーム２０８部には例えばニッケルメッキ等を施し
、プリント基板等へのはんだ接合を容易としている。
従って本実施例によれば１通常の半導体ＩＣのパッケー
ジ構造で、一つのモジュール機能を有するものとするこ
とが出来る。
尚、本実施例ではリードフレームの材料に−）いては限
定していないが、これは膜回路の形成温度によって銅系
やステンレス系など種々の材料の使用が可能なためであ
る。父、接続細線は金細線２１としたが、これは他の細
線、例えばアルミニウム線や銅線等でもよいことは言う
までもない。
さらにＩＣチップ１０等の半導体素子の接合は、はんだ
接合以外にもＡｕ−８ｉ接合、Ａｇペースト等であって
もよい。
〔発明の効果〕
本発明によれば、金属り・−ドフレーム−にに厚膜回路
等の膜回路が容易に形成できるので、通常の半導体モー
ルドＴＣの如く取扱い得るハイブリッドＩＣを実現でき
るという効果がある。
【図面の簡単な説明】
第１図及び第２図は本発明のハイブリッドＩＣの一実施
例を示す平面図及び断面図である。 １・・・フェスダウンチップ、５・・・チップコンデン
サ、１０・・・ＩＣチップ、２０ａ、２０ｂ・・・リー
ドフレＩｓ、２２・・・めっき、２５・・・ホーロ一膜
、３０・・・導体膜、；う１・・・抵抗、５０・・・モ
ールド。

Claims (1)

    【特許請求の範囲】
  1. １．金属のリードフレームに部分ホーロ一膜を形成し、
    該ホーロー膜上に膜回路を形成し、該膜回路に半導体素
    子等を接合してハイブリツド回路を形成するとともに、
    該ハイブリツド回路をモールドでおおい、かつ上記リー
    ドフレームの上記モールドでおおわれていない外部接続
    部分をメツキした構造としたことを特徴とするハイブリ
    ツドＩＣ。
JP23120685A 1985-10-18 1985-10-18 ハイブリツドｉｃ Pending JPS6292354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23120685A JPS6292354A (ja) 1985-10-18 1985-10-18 ハイブリツドｉｃ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23120685A JPS6292354A (ja) 1985-10-18 1985-10-18 ハイブリツドｉｃ

Publications (1)

Publication Number Publication Date
JPS6292354A true JPS6292354A (ja) 1987-04-27

Family

ID=16920001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23120685A Pending JPS6292354A (ja) 1985-10-18 1985-10-18 ハイブリツドｉｃ

Country Status (1)

Country Link
JP (1) JPS6292354A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01110756A (ja) * 1987-10-23 1989-04-27 Nec Corp 混成集積回路装置
JPH027596A (ja) * 1988-06-27 1990-01-11 Fujitsu Ltd 膜素子を内層した配線基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01110756A (ja) * 1987-10-23 1989-04-27 Nec Corp 混成集積回路装置
JPH027596A (ja) * 1988-06-27 1990-01-11 Fujitsu Ltd 膜素子を内層した配線基板

Similar Documents

Publication Publication Date Title
US5841183A (en) Chip resistor having insulating body with a continuous resistance layer and semiconductor device
US6486551B1 (en) Wired board and method of producing the same
JPH0570316B2 (ja)
JPH041501B2 (ja)
JPS60167454A (ja) 半導体装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPS6292354A (ja) ハイブリツドｉｃ
JPH0817870A (ja) 半導体装置
JPS5933851A (ja) 気密封止半導体容器
JP2652222B2 (ja) 電子部品搭載用基板
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
JPS6217382B2 (ja)
JPH04164359A (ja) 混成集積回路装置
JP2545964B2 (ja) 磁気抵抗効果素子
JP2822446B2 (ja) 混成集積回路装置
JPS62263665A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH03104141A (ja) 半導体装置
JPH0214558A (ja) 半導体集積回路装置
JPH0341475Y2 (ja)
JPH0685165A (ja) 半導体装置及び半導体装置の製造方法
JPS605224B2 (ja) 集積回路用パツケ−ジ
JP2569874B2 (ja) 混成集積回路
JPS6244545Y2 (ja)
JPS58123744A (ja) リ−ドフレ−ム及び半導体装置の製造方法
JPS6175548A (ja) 半導体装置