JPS62263665A - リ−ドフレ−ムおよびそれを用いた半導体装置 - Google Patents
リ−ドフレ−ムおよびそれを用いた半導体装置Info
- Publication number
- JPS62263665A JPS62263665A JP61106643A JP10664386A JPS62263665A JP S62263665 A JPS62263665 A JP S62263665A JP 61106643 A JP61106643 A JP 61106643A JP 10664386 A JP10664386 A JP 10664386A JP S62263665 A JPS62263665 A JP S62263665A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lead
- tin
- silver
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052709 silver Inorganic materials 0.000 claims abstract description 39
- 239000004332 silver Substances 0.000 claims abstract description 39
- 229910000990 Ni alloy Inorganic materials 0.000 claims abstract description 18
- CLDVQCMGOSGNIW-UHFFFAOYSA-N nickel tin Chemical compound [Ni].[Sn] CLDVQCMGOSGNIW-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910000679 solder Inorganic materials 0.000 claims abstract description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052737 gold Inorganic materials 0.000 claims abstract description 13
- 239000010931 gold Substances 0.000 claims abstract description 13
- 229920005989 resin Polymers 0.000 claims abstract description 13
- 239000011347 resin Substances 0.000 claims abstract description 13
- 229910052718 tin Inorganic materials 0.000 claims abstract description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 abstract description 9
- 239000000956 alloy Substances 0.000 abstract description 9
- 239000011248 coating agent Substances 0.000 abstract 3
- 238000000576 coating method Methods 0.000 abstract 3
- 238000005476 soldering Methods 0.000 abstract 2
- 230000001070 adhesive effect Effects 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 239000008188 pellet Substances 0.000 description 8
- 238000007747 plating Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85439—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85444—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、いわゆる樹脂封止型半導体装置に適用して有
効な技術に関するものである。
効な技術に関するものである。
いわゆる樹脂封止型半導体装置については、1980年
1月15日、株式会社工業調査会発行、日本マイクロエ
レクトロニクス協会Hrrc化実装技術JP149〜P
I 50に説明されている。
1月15日、株式会社工業調査会発行、日本マイクロエ
レクトロニクス協会Hrrc化実装技術JP149〜P
I 50に説明されている。
その概要は、そのパッケージがエポキシ樹脂等の樹脂で
モールド形成され、該パッケージ内に半導体ベレット(
以下、単にベレットともいう)および外部端子等が封止
されてなるものである。
モールド形成され、該パッケージ内に半導体ベレット(
以下、単にベレットともいう)および外部端子等が封止
されてなるものである。
樹脂封止型半導体装置は、一般にその基材が銅、コバー
ルまたは4270イ等の金属からなるリードフレームを
用いて製造される。すなわち、このリードフレームのベ
レット取付部であるタブに半導体ベレットを取付け、該
ベレットの電極とタブの外周囲に配設されているリード
内端部とを金等のワイヤで接続する等の組立を行う。組
立が完了した後、モールド金型に上記組立完了後のリー
ドフレームをセントし、樹脂の注入を行ってパフケージ
形成を行い、その後フレーム部等の切り離し、外部リー
ド部の折曲成形等を行って前記半導体装置が完成される
ものである。
ルまたは4270イ等の金属からなるリードフレームを
用いて製造される。すなわち、このリードフレームのベ
レット取付部であるタブに半導体ベレットを取付け、該
ベレットの電極とタブの外周囲に配設されているリード
内端部とを金等のワイヤで接続する等の組立を行う。組
立が完了した後、モールド金型に上記組立完了後のリー
ドフレームをセントし、樹脂の注入を行ってパフケージ
形成を行い、その後フレーム部等の切り離し、外部リー
ド部の折曲成形等を行って前記半導体装置が完成される
ものである。
前記半導体装置においては、リード内端部にワイヤボン
ディング性を、外部リード部には実装のための半田付性
を確保する必要があり、さらにパッケージを構成する樹
脂に埋設されたリード部には耐湿性向上等のために該樹
脂との接着性を確保する必要がある。
ディング性を、外部リード部には実装のための半田付性
を確保する必要があり、さらにパッケージを構成する樹
脂に埋設されたリード部には耐湿性向上等のために該樹
脂との接着性を確保する必要がある。
ところが、一般に前記金属材料からなるリードフレーム
を用いる場合には、パンケージの樹脂との接着性が必ず
しも充分でない。特に、リードフレームが銅またはそれ
を主成分とする銅系材料からなる場合には上記接着性に
問題がある。また、外部リード部の半田付性向上のため
に、パッケージ形成後、外部リード部に半田付性良好な
金属を被着することが考えられる。具体的にはめっき法
や半田デイツプ法がある。
を用いる場合には、パンケージの樹脂との接着性が必ず
しも充分でない。特に、リードフレームが銅またはそれ
を主成分とする銅系材料からなる場合には上記接着性に
問題がある。また、外部リード部の半田付性向上のため
に、パッケージ形成後、外部リード部に半田付性良好な
金属を被着することが考えられる。具体的にはめっき法
や半田デイツプ法がある。
めっき法は、半導体装置が化学的汚染を受けることがあ
り、また一般に外部製作によっているため搬送に時間が
かかり製品完成までに長時間要するという問題がある。
り、また一般に外部製作によっているため搬送に時間が
かかり製品完成までに長時間要するという問題がある。
また、半田ディツプでは高温の溶融半田にパフケージ部
まで浸漬するため、熱衝撃によるリードとパッケージの
剥がれが生じる等の問題もある。
まで浸漬するため、熱衝撃によるリードとパッケージの
剥がれが生じる等の問題もある。
本発明の目的は、樹脂封止型半導体装置の信頌性向上と
、その製造に適用して有効な技術を提供することにある
。
、その製造に適用して有効な技術を提供することにある
。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を藺草に説明すれば、次の通りである。
を藺草に説明すれば、次の通りである。
すなわち、樹脂封止型半導体装置のリードの表面を錫−
ニッケル合金層とし、リード内端部には銀層または金層
を被着し、外部リード部には、パッケージ端から離れた
位置に銀層、半田層または錫層を被着するものである。
ニッケル合金層とし、リード内端部には銀層または金層
を被着し、外部リード部には、パッケージ端から離れた
位置に銀層、半田層または錫層を被着するものである。
また、上記半導体装置の製造に用いるリードフレームを
、その表面全体に錫ニッケル合金を被着し、さらにリー
ド内端部には銀層または金層を被着し、外部リード部に
は銀層、半田層または錫層を被着して形成するものであ
る。
、その表面全体に錫ニッケル合金を被着し、さらにリー
ド内端部には銀層または金層を被着し、外部リード部に
は銀層、半田層または錫層を被着して形成するものであ
る。
半導体装置を上記構造にすることにより、銀および金は
ワイヤボンディング性、銀、半田および錫は半田付性に
優れ、錫−ニッケル合金は樹脂との接着性に優れている
ため、上記3つの性能を有する半導体装置を提供できる
。
ワイヤボンディング性、銀、半田および錫は半田付性に
優れ、錫−ニッケル合金は樹脂との接着性に優れている
ため、上記3つの性能を有する半導体装置を提供できる
。
また、前記構造のリードフレームを用いることにより、
パッケージ形成後に外部リード部の表面処理を行うこと
なく前記半導体装置を製造することができるものであり
、前記目的が達成されるものである。
パッケージ形成後に外部リード部の表面処理を行うこと
なく前記半導体装置を製造することができるものであり
、前記目的が達成されるものである。
第1図は本発明による一実施例である樹脂封止型半導体
装置を示す概略断面図であり、第2図は上記半導体装置
の製造に用いるリードフレームの一単位を示す概略平面
図である。
装置を示す概略断面図であり、第2図は上記半導体装置
の製造に用いるリードフレームの一単位を示す概略平面
図である。
本実施例の半導体装置は、いわゆるフラットパッケージ
型であり、エポキシ樹脂等の樹脂をモールドして形成し
たパフケージ1を有している。そのパッケージ1のほぼ
中央にはペレット取付部であるタブ2に半導体ペレット
3が金−シリコン共晶層(図示せず)を介して取付けら
れている。また、パッケージlには、リード4の一部が
埋設されており、上記タブ2の外周囲に配設された上記
リード4の内端部と前記ペレット3の電極(図示せず)
とが、金からなるワイヤ5を介して電気的に接続されて
いる。そして、パッケージlの外側に位置する外部リー
ド部は、第1図のように折り曲げられており、該外部リ
ード部の下端部である実装部4aで半田付けされ、プリ
ント基板等に実装されるものである。
型であり、エポキシ樹脂等の樹脂をモールドして形成し
たパフケージ1を有している。そのパッケージ1のほぼ
中央にはペレット取付部であるタブ2に半導体ペレット
3が金−シリコン共晶層(図示せず)を介して取付けら
れている。また、パッケージlには、リード4の一部が
埋設されており、上記タブ2の外周囲に配設された上記
リード4の内端部と前記ペレット3の電極(図示せず)
とが、金からなるワイヤ5を介して電気的に接続されて
いる。そして、パッケージlの外側に位置する外部リー
ド部は、第1図のように折り曲げられており、該外部リ
ード部の下端部である実装部4aで半田付けされ、プリ
ント基板等に実装されるものである。
本実施例においては、前記リード4がその表面全体に錫
−ニッケル合金層(図示せず)が被着されており、リー
ド内端部には銀層6が上記合金層に重ねて被着され、ま
た外部リード部にはパッケージ端から離れた位置に同じ
く銀N7が重ねて被着されている。リード内端部の銀J
ll16はワイヤ5のボンディング性向上を目的として
、外部リード部の銀層7は半田付性向上を目的として、
それぞれ被着されている。
−ニッケル合金層(図示せず)が被着されており、リー
ド内端部には銀層6が上記合金層に重ねて被着され、ま
た外部リード部にはパッケージ端から離れた位置に同じ
く銀N7が重ねて被着されている。リード内端部の銀J
ll16はワイヤ5のボンディング性向上を目的として
、外部リード部の銀層7は半田付性向上を目的として、
それぞれ被着されている。
本実施例の半導体装置は、前記第2図に示すリードフレ
ームを用いることにより、常法により容易に製造するこ
とができる。
ームを用いることにより、常法により容易に製造するこ
とができる。
上記リードフレームは、その一単位が外枠8および仕切
枠9とからその周囲が形成された四角形状からなる。上
記単位の中央にはタブ2が、そのコーナ部が周囲コーナ
から延在されたタブ吊りリード10により支持固定され
ている。また、外枠8および仕切枠9からは、リード4
が延在され、その内端部が上記タブ2の外周囲に配設さ
れている。そして、上記タブ吊りリード10およびリー
ド4の途中がタイバー11によって支持されている。
枠9とからその周囲が形成された四角形状からなる。上
記単位の中央にはタブ2が、そのコーナ部が周囲コーナ
から延在されたタブ吊りリード10により支持固定され
ている。また、外枠8および仕切枠9からは、リード4
が延在され、その内端部が上記タブ2の外周囲に配設さ
れている。そして、上記タブ吊りリード10およびリー
ド4の途中がタイバー11によって支持されている。
本実施例においては、上記リードフレームの基材が銅か
らなり、その表面全体に錫−ニッケル合金層が被着され
ている。上記合金としては、たとえば錫30%、ニッケ
ル70%のものが使用できる。
らなり、その表面全体に錫−ニッケル合金層が被着され
ている。上記合金としては、たとえば錫30%、ニッケ
ル70%のものが使用できる。
上記リードフレームのり一ド4の内端部には銀層6が、
また外部リード部にも銀層7がそれぞれ上記合金層に重
ねて被着されている。
また外部リード部にも銀層7がそれぞれ上記合金層に重
ねて被着されている。
なお、上記リードフレームは、プレス等の常法により、
銅板を所定形状にした後、その基材である銅の表面全体
に錫−ニッケル合金をめっきし、次いでリード4の内端
部と外部リード部に恨を部分めっきすることにより製造
できる。
銅板を所定形状にした後、その基材である銅の表面全体
に錫−ニッケル合金をめっきし、次いでリード4の内端
部と外部リード部に恨を部分めっきすることにより製造
できる。
このように、本実施例によれば以下の効果を得ることが
できる。
できる。
(1)、樹脂封止型半導体装置のリードを、その基材が
銅からなり、表面全体に錫−ニッケル合金層が被着され
、その内端部および外部リード部のパフケージ端から離
れた位置に、上記合金に重ねて銀層6,7を被着するこ
とにより、銀がワイヤボンディング性および半田付性に
優れ、また錫−ニッケル合金がパンケージ樹脂との接着
性に優れているので、信鯨性の高い半導体装置を提供で
きる。
銅からなり、表面全体に錫−ニッケル合金層が被着され
、その内端部および外部リード部のパフケージ端から離
れた位置に、上記合金に重ねて銀層6,7を被着するこ
とにより、銀がワイヤボンディング性および半田付性に
優れ、また錫−ニッケル合金がパンケージ樹脂との接着
性に優れているので、信鯨性の高い半導体装置を提供で
きる。
(2)、リードフレームをその銅からなる所定形状の基
材全体に、錫−ニッケル合金層を被着し、リード内端部
および外部リード部に銀層を被着して形成することによ
り、該リードフレームを用いて常法に基づいて、上記半
導体装置を容易に製造することができ、しかもパッケー
ジ形成後に行う半田付性向上のための外部リード部の処
理が不要となる。
材全体に、錫−ニッケル合金層を被着し、リード内端部
および外部リード部に銀層を被着して形成することによ
り、該リードフレームを用いて常法に基づいて、上記半
導体装置を容易に製造することができ、しかもパッケー
ジ形成後に行う半田付性向上のための外部リード部の処
理が不要となる。
(3)、前記(2)により、外部リード部をめっきする
場合のような化学的汚染や、半田ディップを行う場合の
ような熱衝撃によるリードとバフケージ樹脂との剥がれ
等の発生を回避できるので、これらに起因する内部腐食
等の発生を防止できる。
場合のような化学的汚染や、半田ディップを行う場合の
ような熱衝撃によるリードとバフケージ樹脂との剥がれ
等の発生を回避できるので、これらに起因する内部腐食
等の発生を防止できる。
(4)、前記(2)により、製品完成までの工程を短縮
できる。
できる。
(5)、前記(1)および(3)により、さらに半導体
装置の信転性を向上することができる。
装置の信転性を向上することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、実施例ではワイヤボンディング性向上のため
に、リード内端部に銀層が被着されたもののみを示した
が、金層であってもよく、また外部リード部へも銀層以
外の半田付性向上が可能な材料である半田または錫を被
着してもよい。
に、リード内端部に銀層が被着されたもののみを示した
が、金層であってもよく、また外部リード部へも銀層以
外の半田付性向上が可能な材料である半田または錫を被
着してもよい。
また、錫−ニッケル合金層を基材である銅に被着したも
のを示したが、銅の上にニッケル層を形成し、該ニッケ
ル層の上に上記合金層を被着してもよい、こうすること
により、合金層の被着強度を増大することができる。
のを示したが、銅の上にニッケル層を形成し、該ニッケ
ル層の上に上記合金層を被着してもよい、こうすること
により、合金層の被着強度を増大することができる。
さらに、リードの基材は銅に限るものでないことはいう
までもない。
までもない。
また、リードフレームとしては、半田付性向上のための
銀層7が外部リード部のみに被着されたものを示したが
、これに限るものでなくパフケージ形成後にリードの切
断・成形を行った段階で外部リード部に銀層7が存在す
ればよい、したがって、リードフレームの状態では、後
に切断除去されるフレーム部等にも被着されていること
はかまわない。そして、銀層7は半田付性向上を目的と
しているため、外部リード部のうち実装部4aのみに被
着されているものであってもよい。
銀層7が外部リード部のみに被着されたものを示したが
、これに限るものでなくパフケージ形成後にリードの切
断・成形を行った段階で外部リード部に銀層7が存在す
ればよい、したがって、リードフレームの状態では、後
に切断除去されるフレーム部等にも被着されていること
はかまわない。そして、銀層7は半田付性向上を目的と
しているため、外部リード部のうち実装部4aのみに被
着されているものであってもよい。
なお、銀層6,7の被着はめっき法に限るものでないこ
とはいうまでもない。
とはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその利用分野であるフラットパッケージ型に適用した
場合について説明したが、それに限定されるものではな
く、たとえば、樹脂封止型半導体装置であればいわゆる
DIP等の種々のパッケージ型式のものに適用して有効
である。
をその利用分野であるフラットパッケージ型に適用した
場合について説明したが、それに限定されるものではな
く、たとえば、樹脂封止型半導体装置であればいわゆる
DIP等の種々のパッケージ型式のものに適用して有効
である。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
樹脂封止型半導体装置におけるリードの表面を錫−ニッ
ケル合金層とし、リード内端部には銀層または金層を被
着し、外部リード部にはパッケージ端から離れた位置に
銀層、半田層または錫層を被着することにより、リード
の内端部ではワイヤボンディング性を、外部リード部で
は半田付性を、パッケージ樹脂の埋設部では該樹脂との
接着性を向上させることができるので、信頌性の襄い半
導体装置を提供できる。
ケル合金層とし、リード内端部には銀層または金層を被
着し、外部リード部にはパッケージ端から離れた位置に
銀層、半田層または錫層を被着することにより、リード
の内端部ではワイヤボンディング性を、外部リード部で
は半田付性を、パッケージ樹脂の埋設部では該樹脂との
接着性を向上させることができるので、信頌性の襄い半
導体装置を提供できる。
また、表面全体が錫−ニッケル合金層からなり、リード
内端部には銀層または金層が被着され、外部リード部に
は銀層、半田層または錫層を被着されてなるリードフレ
ームを用いることにより、常法に基づいて前記半導体装
置を容易に製造することができる。また、上記リードフ
レームを用いることにより、既に外部リード部の処理が
完了しているので、製品完成までの工程を短縮すること
ができ、さらに外部リード処理工程におけるめっきに起
因する半導体装置の化学的汚染または半田デイツプ時の
熱衝撃に起因するリードとパッケージ樹脂との剥がれ等
の発生を回避することができる。
内端部には銀層または金層が被着され、外部リード部に
は銀層、半田層または錫層を被着されてなるリードフレ
ームを用いることにより、常法に基づいて前記半導体装
置を容易に製造することができる。また、上記リードフ
レームを用いることにより、既に外部リード部の処理が
完了しているので、製品完成までの工程を短縮すること
ができ、さらに外部リード処理工程におけるめっきに起
因する半導体装置の化学的汚染または半田デイツプ時の
熱衝撃に起因するリードとパッケージ樹脂との剥がれ等
の発生を回避することができる。
第1図は本発明による一実施例である樹脂封止型半導体
装置を示す概略断面図、 第2図は上記半導体装置の製造に用いるリードフレーム
の一単位を示す概略平面図である。 1・・・パッケージ、2・・・タブ、3・・・半導体ペ
レット、4・・・リード、4a・・・実装部、5・・・
ワイヤ、6,7・・・銀層、8・・・外枠、9・・・仕
切枠、10・・・タブ吊りリード、11・・・タイバー
。 代理人 弁理士 小 川 勝 男′−を 第 1 図
装置を示す概略断面図、 第2図は上記半導体装置の製造に用いるリードフレーム
の一単位を示す概略平面図である。 1・・・パッケージ、2・・・タブ、3・・・半導体ペ
レット、4・・・リード、4a・・・実装部、5・・・
ワイヤ、6,7・・・銀層、8・・・外枠、9・・・仕
切枠、10・・・タブ吊りリード、11・・・タイバー
。 代理人 弁理士 小 川 勝 男′−を 第 1 図
Claims (1)
- 【特許請求の範囲】 1、全体に錫−ニッケル合金層が被着され、リード内端
部には銀層または金層が被着され、外部リード部には銀
層、半田層または錫層が被着されてなるリードフレーム
。 2、錫−ニッケル合金層が基材に被着されたニッケル層
上に被着されていることを特徴とする特許請求の範囲第
1項記載のリードフレーム。 3、パッケージが樹脂モールドされてなる半導体装置で
あって、リード全体に錫−ニッケル合金層が被着され、
該リードの内端部には銀層または金層が被着され、外部
リード部にはパッケージ端から離れた位置に銀層、半田
層または錫層が被着されてなる半導体装置。4、錫−ニ
ッケル合金層が基材に被着されたニッケル層上に被着さ
れていることを特徴とする特許請求の範囲第3項記載の
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61106643A JP2596542B2 (ja) | 1986-05-12 | 1986-05-12 | リードフレームおよびそれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61106643A JP2596542B2 (ja) | 1986-05-12 | 1986-05-12 | リードフレームおよびそれを用いた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62263665A true JPS62263665A (ja) | 1987-11-16 |
JP2596542B2 JP2596542B2 (ja) | 1997-04-02 |
Family
ID=14438801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61106643A Expired - Lifetime JP2596542B2 (ja) | 1986-05-12 | 1986-05-12 | リードフレームおよびそれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2596542B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4994895A (en) * | 1988-07-11 | 1991-02-19 | Fujitsu Limited | Hybrid integrated circuit package structure |
US5264730A (en) * | 1990-01-06 | 1993-11-23 | Fujitsu Limited | Resin mold package structure of integrated circuit |
WO2004064154A1 (en) * | 2003-01-16 | 2004-07-29 | Matsushita Electric Industrial Co., Ltd. | Lead frame for a semiconductor device |
JP2006303345A (ja) * | 2005-04-25 | 2006-11-02 | Hitachi Kyowa Engineering Co Ltd | 電子部品搭載用基板および電子部品 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53102672A (en) * | 1977-02-21 | 1978-09-07 | Hitachi Ltd | Manufacture for lead frame |
JPS5936426A (ja) * | 1982-08-23 | 1984-02-28 | Mitsubishi Electric Corp | 3ステ−ト出力回路 |
JPS59161850A (ja) * | 1983-03-07 | 1984-09-12 | Hitachi Ltd | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム |
JPS6030105A (ja) * | 1983-07-29 | 1985-02-15 | Hitachi Ltd | 超電導装置 |
JPS60149155A (ja) * | 1984-01-17 | 1985-08-06 | Hitachi Cable Ltd | 半導体装置の製造方法およびそれに使用されるリ−ドフレ−ム |
JPS60257160A (ja) * | 1984-06-04 | 1985-12-18 | Hitachi Ltd | 半導体装置 |
-
1986
- 1986-05-12 JP JP61106643A patent/JP2596542B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53102672A (en) * | 1977-02-21 | 1978-09-07 | Hitachi Ltd | Manufacture for lead frame |
JPS5936426A (ja) * | 1982-08-23 | 1984-02-28 | Mitsubishi Electric Corp | 3ステ−ト出力回路 |
JPS59161850A (ja) * | 1983-03-07 | 1984-09-12 | Hitachi Ltd | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム |
JPS6030105A (ja) * | 1983-07-29 | 1985-02-15 | Hitachi Ltd | 超電導装置 |
JPS60149155A (ja) * | 1984-01-17 | 1985-08-06 | Hitachi Cable Ltd | 半導体装置の製造方法およびそれに使用されるリ−ドフレ−ム |
JPS60257160A (ja) * | 1984-06-04 | 1985-12-18 | Hitachi Ltd | 半導体装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4994895A (en) * | 1988-07-11 | 1991-02-19 | Fujitsu Limited | Hybrid integrated circuit package structure |
US5264730A (en) * | 1990-01-06 | 1993-11-23 | Fujitsu Limited | Resin mold package structure of integrated circuit |
WO2004064154A1 (en) * | 2003-01-16 | 2004-07-29 | Matsushita Electric Industrial Co., Ltd. | Lead frame for a semiconductor device |
US7692277B2 (en) | 2003-01-16 | 2010-04-06 | Panasonic Corporation | Multilayered lead frame for a semiconductor light-emitting device |
US7994616B2 (en) | 2003-01-16 | 2011-08-09 | Panasonic Corporation | Multilayered lead frame for a semiconductor light-emitting device |
US8541871B2 (en) | 2003-01-16 | 2013-09-24 | Panasonic Corporation | Multilayered lead frame for a semiconductor light-emitting device |
JP2006303345A (ja) * | 2005-04-25 | 2006-11-02 | Hitachi Kyowa Engineering Co Ltd | 電子部品搭載用基板および電子部品 |
JP4490861B2 (ja) * | 2005-04-25 | 2010-06-30 | 日立協和エンジニアリング株式会社 | 基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2596542B2 (ja) | 1997-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
US7932587B2 (en) | Singulated semiconductor package | |
US7268415B2 (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
JPH0612796B2 (ja) | 半導体装置 | |
KR100804341B1 (ko) | 반도체장치 및 그 제조방법 | |
JPS59161850A (ja) | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム | |
JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
JPH0590465A (ja) | 半導体装置 | |
JPS60241241A (ja) | 半導体装置 | |
JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 | |
JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
JPH0410699Y2 (ja) | ||
JPS61242051A (ja) | 半導体装置 | |
JP2001267484A (ja) | 半導体装置およびその製造方法 | |
JPS6050342B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 | |
JP2560869B2 (ja) | 二端子面実装形半導体装置 | |
JP2743567B2 (ja) | 樹脂封止型集積回路 | |
JPH05211261A (ja) | 半導体装置 | |
JPH0553310B2 (ja) | ||
JPS61128551A (ja) | 半導体装置用リ−ドフレ−ム | |
JPH02184059A (ja) | ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法 | |
JPH01258455A (ja) | 半導体装置 | |
JP2004335947A (ja) | 半導体装置及び半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |