JP2560869B2 - 二端子面実装形半導体装置 - Google Patents

二端子面実装形半導体装置

Info

Publication number
JP2560869B2
JP2560869B2 JP1339506A JP33950689A JP2560869B2 JP 2560869 B2 JP2560869 B2 JP 2560869B2 JP 1339506 A JP1339506 A JP 1339506A JP 33950689 A JP33950689 A JP 33950689A JP 2560869 B2 JP2560869 B2 JP 2560869B2
Authority
JP
Japan
Prior art keywords
lead pin
semiconductor device
lead
package
soldering leg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1339506A
Other languages
English (en)
Other versions
JPH0348452A (ja
Inventor
光政 岩原
美寿雄 寺島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to US07/514,018 priority Critical patent/US5107324A/en
Priority to KR1019900005938A priority patent/KR930002809B1/ko
Publication of JPH0348452A publication Critical patent/JPH0348452A/ja
Application granted granted Critical
Publication of JP2560869B2 publication Critical patent/JP2560869B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体ダイオードなどの二端子面実装形
半導体装置、特にそのリード端子構造に関する。
〔従来の技術〕
頭記した二端子面実装形半導体装置として、第10図，
第11図に示すように半導体チップをリードフレームにマ
ウントして樹脂封止した構造のものが従来より知られて
いる。図において、１は半導体チップ、２は半導体チッ
プ１の周辺を封止した樹脂パッケージ、３はパッケージ
２より引出したリード片、４は補助リード片である。
かかる構造の半導体装置の製造方法を第11図により説
明すると、まず第11図（ａ）のように金属平板から所要
の形状にプレス成形したリードフレーム５の所定位置に
半導体チップ１をマウントし、さらに別な補助リード片
４を図示のように半導体チップ１とリード５との間に半
田付けして接続する。次に同図（ｂ）のようにトランス
ファ成形により半導体チップ１の周辺を封止して樹脂パ
ッケージ２を成形した後、さらにリードフレーム５を一
点鎖線に沿いリードカットして同図（ｃ）のものを得
る。次に同図（ｄ）のようにパッケージ２の両端から引
出したリード片３にフォーミング加工を施し、その先端
部を同一面上に揃えるようにパッケージ２の下面側へ向
けてヘアピン状に成形する。
かかる半導体装置はプリント配線板への実装に際し
て、リード片３の先端部を下に向けて基板上に搭載し、
リフロー半田付けなどの方法で面実装される。
〔発明が解決しようとする課題〕
ところで、前記した従来構造の面実装型半導体装置で
は、製作，および製品の取扱面で次記のような難点があ
る。すなわち、 （１）特注品として作られたリードフレーム５を使用し
てここに半導体チップ１をマウントした構造であるの
で、金型を含めたリードフレームの製作費が高く、コス
ト高である。
（２）リードフレーム上で半導体チップ１をリード片３
に接続するためには、リードフレーム５の他に補助リー
ド片4,およびその半田付け工程が必要である。
（３）製作過程で、個々の半導体装置はリードフレーム
上でサイドレール，タイバーにより一体に連結されてい
るので、リードフレームカット前の状態では個別に特性
試験が行えない。
本発明は上記の点にかんがみなされたものであり、前
記した従来構造の問題点を解決して安価に製作できる二
端子面実装形半導体装置を提供することを目的とする。
〔課題を解決するための手段〕
上記課題を解決するために、本発明による二端子面実
装形半導体装置は、パッケージで封止された半導体チッ
プと、半導体チップを中央に挟んでパッケージの両端か
ら同軸上に引出した丸線のリードピンとの組立体からな
り、かつリードピンの先端部にプレス加工を施して偏平
な半田付け脚部を成形するとともに、該半田付け脚部の
板面を同一面上に揃えてパッケージの両端から引出し各
リードピンをヘアピン状に成形して構成するものとす
る。
また、前記構成の半導体装置をプリント配線板へ面実
装するに際しての半田付け性を高めるために、リードピ
ンの先端部をプレス加工する以前に、リードピンの表面
に層厚さが１〜10μｍである半田付着性のよい金属被覆
層を被着形成することができる。
また、同様な目的でリードピンの先端部に半田付け脚
部をプレス加工した後に、該半田付け脚部の表面に半田
付着性のよい金属被覆層を被着形成することもできる。
〔作用〕
上記の構成により、リードフレームを用いることな
く、在来の同軸リード形半導体素子と同様に、リードに
丸線のリードピンを使用して面実装の可能なリード端子
構造が得られる。特にリードピンの先端部にプレス加工
を施してここに偏平板状の半田付け脚部を形成したの
で、プリント配線板上に安定よく面実装できる。
また、前記構成でリードピンの先端部をプレス加工す
る以前に、リードピンの表面に層厚さが１〜10μｍであ
る十分な厚みを持ったは半田付着性のよい金属材，例え
ば半田，銀などの金属被覆層を被着形成したことによ
り、その後にリードピンの先端にプレス加工を施して
も、金属層が剥がれてリードピンの下地金属が露出する
ようなことがなく、プリント配線板に対して付着性よく
半田付けを行うことができる。なお、この金属被覆層は
ディッピング，ないしメッキ法などの表面処理で容易に
被着形成が可能である。
さらに、リードピンの先端部に半田付け脚部をプレス
加工した後に、該半田付け脚部の表面に半田付着性のよ
い金属被覆層を被着形成すれば、プレス加工の影響を受
けることなく半田付け脚部に金属被覆層を安定よく被着
形成することができ、プリント配線板との間で付着性の
よい半田付が行える。
〔実施例〕
以下本発明の実施例を図面に基づいて説明する。ま
ず、第１図ないし第３図は本発明実施例の構造を示すも
のであり、図において、１は半導体チップ、２は半導体
チップ１の周辺を封止した樹脂パッケージ、６は半導体
チップ１を中央に挟んでパッケージ２の両端から同軸上
に引出した丸線のリードピンである。また、該リードピ
ン６に対して、半導体チップ１との接合端面にはプレス
加工により鍔円板状の電極ヘッダ6aが、さらにパッケー
ジ２より引出した先端部には偏平板状の半田付け脚部6b
が形成されており、かつ該半田付け脚部6bの板面をパッ
ケージ２の下面側で同一面上に揃えるようにしてリード
ピン６がフォーミング加工によりヘアピン状に屈曲成形
されている。
かかる構造の面実装形半導体装置は、プリント配線板
へ実装する際に前記した偏平板状の半田付け脚部6bを下
向きにして基板上に搭載し、半田リフローなどにより半
田付け接合される。
次に前記構造の半導体装置の製造方法を第４図により
説明する。まず、丸線の線材から適当な長さに切断した
リードピン６の一端にはあらかじめ電極ヘッダ6aをプレ
ス成形しておき、同図（ａ）のような半導体チップ１を
中央に挟んでその両側に２本のリードピン６を同軸に並
べ、半導体チップ１と電極ヘッダ6aとの間を半田付けな
どで接合する。次に同図（ｂ）のように半導体チップ１
とリードピン６との組立体をモールド金型に挿入し、半
導体チップの周辺を封止するように樹脂パッケージ２を
成形する。続いてパッケージ２より引出したリードピン
６の両端を所定の長さ寸法に切断（切断位置を一点鎖線
で示す）し、さらにリードピン６の先端部をプレス機７
で上下からプレスし、この部分に同図（ｃ）に示すよう
な偏平板状の半田付け脚部6bを成形する。そして、最後
に同図（ｄ）のように半田付け脚部6bをパッケージ２の
下面側で同一面上に揃えるようにしてパッケージから引
出したリードピン６を内方に向けてヘアピン状にフォー
ミングする。
なお、半導体チップ１とリードピン６の電極ヘッダ6a
との間の接合は半田付け以外の方法、例えば圧接法も採
用できる。この場合は、パッケージ２としては、樹脂の
代わりに例えばガラスを用いて封止するものがよい。
次に、第４図と異なる製作方法を第５図に示す。第５
図では、まず同図（ａ），（ｂ）のように半導体チップ
１とリードピン６との間を接合し、さらにパッケージ２
で封止した後に、同図（ｃ）のようにパッケージ２の端
面より出たリードピン６を略直角方向に折り曲げ、続い
て同図（ｄ）のようにリードピン６の先端部にプレス加
工を施して該部に偏平板状の半田付け脚部6bを形成す
る。そして、最後に同図（ｅ）のように半田付け脚部6b
の面を同一面上に揃えるようなパッケージ２の下面側へ
向けヘアピン状に折り曲げて所定形状にリード成形す
る。
また、第６図，第７図は、半導体装置をプリント配線
板に面実装する際の半田付け性を高めるように、あらか
じめリードピンに対して表面処理を施した実施例を示
す。
すなわち、第６図ではパッケージ２より引出したリー
ドピン６に対し、その先端部に半田付け脚部をプレス成
形する以前の段階でリードピン６の表面に表面処理を施
し、半田付着性のよい例えば半田ないし銀などの金属被
覆層７を被着したものである。なお、リードピン６の線
材が銅（Cu）を芯材にしてその周面にニッケル（Ni）メ
ッキしたものである場合には、金属被覆層７（半田）を
被着する際にあらかじめリードピン６の表面を活性の高
いフラックスで処理した後にディッピング，ないしメッ
キ法により被覆するものとする。
なお、前記金属被覆層７の層厚さが薄いと、次の工程
でリードピン６に半田付け脚部をプレス加工した際の加
圧力により金属被覆層７が局部的に剥がれてリードピン
６の下地金属であるニッケル（半田に対して濡れ性が悪
い）が露呈し、プリント配線板へ半田付けする際に半田
付け不良が生じるおそれがある。そこで、前記の金属被
覆層７の層厚みを少なくとも１μｍ以上とすれば、その
後にプレス加工を施しても金属被覆層７の剥離が生じな
くなり、プリント配線板との間で良好な半田つけ性が得
られる。すなわち、第８図はリードピン６の表面に半田
の金属被覆層７を被着した後に半田付け脚部をプレス加
工を施したものを試料として、JIS規格C7021,A−２で規
定されている半田付け性試験法に基づいて前記試料を半
田浴に浸漬し、同規格3,4項により評価した半田付け性
試験の結果を示すものである。この試験結果から明らか
なように、リードピン６の表面にあらかじめ被着した金
属被覆層（半田）の層厚ｄが１μｍ以上であれば「浸漬
部分の半田付着率が95％以上」となり、良好な半田付け
性の得られることが確認されている。なお、金属被覆層
７の層厚さは表面処理時間，コストなどの経済性を考え
ると10μｍ以下とするのが好ましい。
一方、第７図はリードピン６に対してその先端部に半
田付け脚部6bをプレス加工して成形した後（第４図の
（ｃ），あるいは第５図（ｄ）の状態）に、その表面に
金属被覆層７を被着させた実施例を示す。このようにリ
ードピン６に対して半田付け脚部6bをプレス加工した後
に金属被覆層７を被着させることにより、第６図で述べ
たようなプレス加工に伴う金属被覆層７の剥がれの心配
が全くなく、半田付着性がより一層向上する。
次に第１図ないし第３図に示した実施例の応用実施例
として、パッケージ２の形状を変けた幾つかの変形例を
第９図に示す。すなわち、同図（ａ）は円柱状のパッケ
ージ２の上面一部を平坦面と成し、自動実装着などで半
導体装置を取り扱うに際してパッケージ２を安定よくテ
ーピング，ピックアップできるようにしたものである。
また、同図（ｂ）は同様に主旨でパッケージ２の外形を
角柱状（四角柱，ないし多角柱）と成したものである。
さらに、同図（ｃ）はパッケージ２の下面両端部に符号
2aで示す凹所を切欠き形成し、この凹所2a内へヘアピン
状に屈曲したリードピン６の半田付け脚部6bの先端部分
をパッケージ２の下面と同一面上に揃えて収めるように
したものであり、この構造により半導体装置をプリント
配線板に実装する際の搭載姿勢の安定化が図れる他、取
扱い時に半田付け脚部6bが外力を受けて不要に変形する
のを保護できる。また、同図（ｄ）は（ｃ）図で述べた
凹所2aをパッケージ２（四角柱状）の各辺に形成したも
のであり、例えば自動リード曲げ機でリードピン６を屈
曲成形する工程（第４図（ｄ））あるいは第５図
（ｃ））で、パッケージ２の方向を自由に選択できる利
点が得られる。
〔発明の効果〕
本発明の二端子面実装形半導体装置は、以上説明した
ように構成されているので、次記の効果を奏する。
（１）リードピンの先端部にプレス加工を施して偏平な
半田付け脚部を成形するとともに、該半田付け脚部の板
面を同一面上に揃えてパッケージの両端から引出した各
リードピンをヘアピン状に成形したことにより、特注品
の高価な専用リードフレームを用いることなく、在来の
同軸リード形半導体素子と同様に安価な丸線材のリード
ピンを採用しつつ、当該半導体装置をプリント配線板に
対し安定よく搭載して面実装を行うことができる。
（２）パッケージより引出したリードピンに対し、半田
付け脚部をプレス成形する以前，ないし以後の状態でそ
の表面に半田付着性のよい金属被覆層を被着しておくこ
とにより、プリント配線板へ半田付け接合する際に良好
な半田付け性が確保できる。また、特にリードピンに半
田付け脚部をプレス成形する以前に金属被覆層を被着す
る場合には、該金属被覆層の層厚を１〜10μｍとして十
分な層厚を確保しておくことにより、次のプレス工程で
金属被覆層が局部的に剥がれてリードピンの下地金属が
露出するなどのトラブルのおそれがなく、安定した半田
付け性が得られる。
（３）かくして、安価な製造コストでプリント配線板へ
安定よく面実装し、かつ良好な半田付け性の得られる二
端子面実装形半導体装置を提供することができる。
【図面の簡単な説明】
第１図は本発明一実施例の構造を示す一部切欠側面図、
第２図，第３図は第１図の端面図，底面図、第４図
（ａ）〜（ｄ）は第１図の製造工程図、第５図（ａ）〜
（ｅ）は第４図と異なる製造工程図、第６図，第７図は
それぞれリードピンに半田付着性のよい金属層を被着し
た実施例の斜視断面図、第８図は第６図に対応する半田
付け性試験結果を表した特性図、第９図（ａ）〜（ｄ）
はそれぞれ本発明の異なる応用実施例を示す外形図、第
10図は従来における二端子面実装形半導体装置の斜視構
造図、第11図（ａ）〜（ｄ）は第10図に示した半導体装
置の製造工程図である。図において、 1:半導体チップ、2:パッケージ、6:リードピン、6b:半
田付け脚部、7:金属被覆層。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】パッケージで封止された半導体チップと、
    半導体チップを中央に挟んでパッケージの両端から同軸
    上に引出した丸線のリードピンとの組立体としてなり、
    かつリードピンの先端部にプレス加工を施して偏平な半
    田付け脚部を成形するとともに、該半田付け脚部の板面
    を同一面上に揃えてパッケージの両端から引出し各リー
    ドピンをヘアピン状に成形してなることを特徴とする二
    端子面実装形半導体装置。
  2. 【請求項２】請求項１に記載の半導体装置において、リ
    ードピンの先端部をプレス加工する以前に、リードピン
    の表面に層厚さが１〜10μｍである半田付着性のよい金
    属被覆層を被着形成したことを特徴とする二端子面実装
    形半導体装置。
  3. 【請求項３】請求項１に記載の半導体装置において、リ
    ードピンの先端部に半田付け脚部をプレス加工した後
    に、該半田付け脚部の表面に半田付着性のよい金属被覆
    層を被着形成したことを特徴とする二端子面実装形半導
    体装置。
JP1339506A 1989-04-27 1989-12-27 二端子面実装形半導体装置 Expired - Fee Related JP2560869B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US07/514,018 US5107324A (en) 1989-04-27 1990-04-26 Two-terminal semiconductor device of surface installation type
KR1019900005938A KR930002809B1 (ko) 1989-04-27 1990-04-27 2단자 면실장형 반도체장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-108531 1989-04-27
JP01108531 1989-04-27

Publications (2)

Publication Number Publication Date
JPH0348452A JPH0348452A (ja) 1991-03-01
JP2560869B2 true JP2560869B2 (ja) 1996-12-04

Family

ID=14487166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1339506A Expired - Fee Related JP2560869B2 (ja) 1989-04-27 1989-12-27 二端子面実装形半導体装置

Country Status (2)

Country Link
JP (1) JP2560869B2 (ja)
KR (1) KR930002809B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5011562B2 (ja) * 2007-08-22 2012-08-29 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147233U (ja) * 1982-03-26 1983-10-03 マルコン電子株式会社 チツプ型電子部品
JPH0414914Y2 (ja) * 1987-01-28 1992-04-03

Also Published As

Publication number Publication date
KR900017161A (ko) 1990-11-15
JPH0348452A (ja) 1991-03-01
KR930002809B1 (ko) 1993-04-10

Similar Documents

Publication Publication Date Title
EP0537982A2 (en) Semiconductor device having improved leads
KR20000005939A (ko) 반도체장치및그제조방법
US6127205A (en) Process for manufacturing a molded electronic component having pre-plated lead terminals
JP2560869B2 (ja) 二端子面実装形半導体装置
US5107324A (en) Two-terminal semiconductor device of surface installation type
EP3319122B1 (en) Semiconductor device with wettable corner leads
JP2596542B2 (ja) リードフレームおよびそれを用いた半導体装置
JP2583353B2 (ja) 半導体装置用リードフレーム
JP2003124074A (ja) 面実装電子部品
JPS6345015Y2 (ja)
JPH1064756A (ja) 電子部品
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
JP2001210775A (ja) リードフレーム、電子部品パッケージ、及びそれらの作製方法
JPH02184059A (ja) ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法
JPH0447949Y2 (ja)
JPH06232317A (ja) 多端子電子部品とその製造方法
JPS6351541B2 (ja)
JP3230318B2 (ja) 半導体装置用リードフレーム
JPH1092998A (ja) 電子デバイス製造用リードフレーム
JPS6334286Y2 (ja)
JPH04162466A (ja) 半導体装置用リードフレーム
JP2809319B2 (ja) 電子部品搭載用基板
JPH04208510A (ja) チップ型電子部品
JPS58123744A (ja) リ−ドフレ−ム及び半導体装置の製造方法
JPS6244545Y2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070919

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees