JPH06232317A - 多端子電子部品とその製造方法 - Google Patents
多端子電子部品とその製造方法Info
- Publication number
- JPH06232317A JPH06232317A JP5013452A JP1345293A JPH06232317A JP H06232317 A JPH06232317 A JP H06232317A JP 5013452 A JP5013452 A JP 5013452A JP 1345293 A JP1345293 A JP 1345293A JP H06232317 A JPH06232317 A JP H06232317A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- lead
- external
- wiring board
- external lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】多端子電子部品を配線基板に実装するとき外部
リードの電極パッドに対する接合強度を上げ、接合不良
の検査を容易にする。 【構成】多端子電子部品の外部リード２の立上がり部分
８に切り欠きもしくは貫通穴を設けると、前記外部リー
ド２と電極パッド１０の接合部に半田材が行き渡る。特
に負荷の大きい前記外部リード２の立上がり部分８に沢
山の半田材が供給されるので、接合強度が飛躍的に増
す。そして、前記外部リード２の立上がり部分８では半
田材によりフィレット１５が形成されるので、接合不良
の検査も容易となった。なお、切り欠きもしくは貫通穴
の形成は、外部リード２に対する酸化防止のための外装
処理の前かまたは、前記多端子電子部品の配線基板１２
への実装直前とする。
リードの電極パッドに対する接合強度を上げ、接合不良
の検査を容易にする。 【構成】多端子電子部品の外部リード２の立上がり部分
８に切り欠きもしくは貫通穴を設けると、前記外部リー
ド２と電極パッド１０の接合部に半田材が行き渡る。特
に負荷の大きい前記外部リード２の立上がり部分８に沢
山の半田材が供給されるので、接合強度が飛躍的に増
す。そして、前記外部リード２の立上がり部分８では半
田材によりフィレット１５が形成されるので、接合不良
の検査も容易となった。なお、切り欠きもしくは貫通穴
の形成は、外部リード２に対する酸化防止のための外装
処理の前かまたは、前記多端子電子部品の配線基板１２
への実装直前とする。
Description
【０００１】
【産業上の利用分野】この発明は、プリント基板、セラ
ミック基板及び金属基板等に半田付けされる電子部品、
特にフラットパック型半導体装置（以下ＦＰＩＣと称
す）やＴＡＢ（Tape Automated Bonding）部品等の多
端子電子部品およびその製造方法に関する。
ミック基板及び金属基板等に半田付けされる電子部品、
特にフラットパック型半導体装置（以下ＦＰＩＣと称
す）やＴＡＢ（Tape Automated Bonding）部品等の多
端子電子部品およびその製造方法に関する。
【０００２】
【従来の技術】従来の多端子電子部品、特にＦＰＩＣに
使用されている外部リードの形状は、突起物、切り欠
き、貫通穴などを有さない薄板状が採用されていた。従
来のＦＰＩＣは、図１７および図１８に示すように、本
体１、半導体素子３、内部リード４、外部リード２より
構成されている。通常、半導体素子３と内部リード４に
よって接続された外部リード２は、本体１の側面６に互
いに隣接して平行に、複数設けられていることが多い。
外部リード２の基部５は本体１から突出して延長され、
中途部で屈曲される。その先端には電極パッド１０に接
続されるように、角型平面状の外部リード２のフラット
状先端部分すなわちフラット部分７が形成されている。
ここで配線基板１２に近接した側の外部リードの屈曲部
を以後立上がり部分と記すことにする。そしてこの外部
リード２のフラット部分７を電極パッド１０に半田付け
するようにしている。
使用されている外部リードの形状は、突起物、切り欠
き、貫通穴などを有さない薄板状が採用されていた。従
来のＦＰＩＣは、図１７および図１８に示すように、本
体１、半導体素子３、内部リード４、外部リード２より
構成されている。通常、半導体素子３と内部リード４に
よって接続された外部リード２は、本体１の側面６に互
いに隣接して平行に、複数設けられていることが多い。
外部リード２の基部５は本体１から突出して延長され、
中途部で屈曲される。その先端には電極パッド１０に接
続されるように、角型平面状の外部リード２のフラット
状先端部分すなわちフラット部分７が形成されている。
ここで配線基板１２に近接した側の外部リードの屈曲部
を以後立上がり部分と記すことにする。そしてこの外部
リード２のフラット部分７を電極パッド１０に半田付け
するようにしている。
【０００３】まず外部リード２に切り欠きもしくは貫通
穴を設けるという事例は、すでに特開昭55-4962 号公報
や実開昭59-151454 号公報や実開昭58-162646 号公報な
どで公知である。しかし、これらの公知例では、最も力
のかかる外部リード２の立上がり部分８に切り欠きもし
くは貫通穴を設けることに関する技術的思想はまったく
開示されておらず、本発明の解決しようとする課題が充
分に達成できていない。
穴を設けるという事例は、すでに特開昭55-4962 号公報
や実開昭59-151454 号公報や実開昭58-162646 号公報な
どで公知である。しかし、これらの公知例では、最も力
のかかる外部リード２の立上がり部分８に切り欠きもし
くは貫通穴を設けることに関する技術的思想はまったく
開示されておらず、本発明の解決しようとする課題が充
分に達成できていない。
【０００４】上記の公知例の場合ただ単に外部リードに
切り欠きや貫通穴を設けたものや外部リード２のフラッ
ト部分７に切り欠きや貫通穴を設けたものしか示されて
いないがこれらの例ではＦＰＩＣの実装時や実装後も最
も力のかかる外部リード２の立上がり部分８に切り欠き
もしくは貫通穴を設けるという記載はない。しかし、こ
の外部リード２の立上がり部分８には実際に最も亀裂が
発生しており、加えてこの外部リード２の立上がり部分
８における半田付け不良を検査する術もなかった。上記
の公知例の手法だけではこの外部リード２の立上がり部
分８において半田付け強度を向上したり半田付け不良を
検査するというこれらの課題を解決できない。
切り欠きや貫通穴を設けたものや外部リード２のフラッ
ト部分７に切り欠きや貫通穴を設けたものしか示されて
いないがこれらの例ではＦＰＩＣの実装時や実装後も最
も力のかかる外部リード２の立上がり部分８に切り欠き
もしくは貫通穴を設けるという記載はない。しかし、こ
の外部リード２の立上がり部分８には実際に最も亀裂が
発生しており、加えてこの外部リード２の立上がり部分
８における半田付け不良を検査する術もなかった。上記
の公知例の手法だけではこの外部リード２の立上がり部
分８において半田付け強度を向上したり半田付け不良を
検査するというこれらの課題を解決できない。
【０００５】また特開昭59-47747号公報では外部リード
２の少なくとも配線基板１２と接続する面またはそれに
隣接する面に半田吸い上げ用の溝もしくは凹凸を外部リ
ード２の成型時に形成する事例が示されている。
２の少なくとも配線基板１２と接続する面またはそれに
隣接する面に半田吸い上げ用の溝もしくは凹凸を外部リ
ード２の成型時に形成する事例が示されている。
【０００６】この公知例の場合半田吸い上げ用の溝もし
くは凹凸を外部リード２の成型時に形成すると記されて
いるがそれが上述したような吸い上げが目的なのかそれ
とも単に工程の能率を向上させるためだけなのかは定か
ではない。
くは凹凸を外部リード２の成型時に形成すると記されて
いるがそれが上述したような吸い上げが目的なのかそれ
とも単に工程の能率を向上させるためだけなのかは定か
ではない。
【０００７】
【発明が解決しようとする課題】従来の技術では配線基
板１２の回路面にＦＰＩＣの外部リード２を半田で接続
する場合、半田付けの良否を確認するのが困難であっ
た。
板１２の回路面にＦＰＩＣの外部リード２を半田で接続
する場合、半田付けの良否を確認するのが困難であっ
た。
【０００８】なぜなら、図１７および図１８の半導体装
置は、図１８に示すように外部リード２のフラット部分
７を電極パッド１０に半田付けで接続されるが、図１９
に示される通り、外部リード２の先端部分９や外部リー
ド２の立上がり部分（屈曲部）８に充分な半田が供給さ
れておらず、加えて図２０のように外部リード２の周辺
部にだけ半田が行き渡るため、充分な接続強度が得られ
ていない場合が多い。そのため半田付け不良が起きやす
い。
置は、図１８に示すように外部リード２のフラット部分
７を電極パッド１０に半田付けで接続されるが、図１９
に示される通り、外部リード２の先端部分９や外部リー
ド２の立上がり部分（屈曲部）８に充分な半田が供給さ
れておらず、加えて図２０のように外部リード２の周辺
部にだけ半田が行き渡るため、充分な接続強度が得られ
ていない場合が多い。そのため半田付け不良が起きやす
い。
【０００９】この不良の検査は、配線基板１２上に形成
された電極パッド１０と外部リード２がほぼ同一寸法の
ため区別が困難であり難しい。外観目視により確認する
ためには、外部リード２の先端部分９に形成される半田
材１３の盛り上がりである先端フィレットの有無を調べ
るのであるが、先端フィレットは、接合条件によって形
成状態にばらつきを生じ、また形成しても小さく検査し
にくいなどの問題が多い。
された電極パッド１０と外部リード２がほぼ同一寸法の
ため区別が困難であり難しい。外観目視により確認する
ためには、外部リード２の先端部分９に形成される半田
材１３の盛り上がりである先端フィレットの有無を調べ
るのであるが、先端フィレットは、接合条件によって形
成状態にばらつきを生じ、また形成しても小さく検査し
にくいなどの問題が多い。
【００１０】また、図２０のように半田が外部リード２
と電極パッド１０の接着面にうまく行き渡らず半田付け
強度が弱くなるリード部が多く、特に図１９のように外
部リード２の立上がり部分８では半田が盛り上がらず充
分な接着力が作用しないため剥離に対する強度が弱かっ
た。なかには半田付け不良が発生する場合もあった。そ
して半田の溶剤が気化するために半田材１３の内部にボ
イドと呼ばれる気泡が発生し、半田付け性が悪くなる要
因となっていた。更に、図２１のように半田付けのとき
に半田が外部リード２の両側に張り出すことに起因し
て、隣接する外部リード２の相互間に半田ブリッジ１４
の発生が多発していた。よってそれらの修復に多大の時
間と労力を要していた。なお、図２１は外部リード２を
配線基板１２の方向に見たものであって外部リード２に
加工を施したものではない。
と電極パッド１０の接着面にうまく行き渡らず半田付け
強度が弱くなるリード部が多く、特に図１９のように外
部リード２の立上がり部分８では半田が盛り上がらず充
分な接着力が作用しないため剥離に対する強度が弱かっ
た。なかには半田付け不良が発生する場合もあった。そ
して半田の溶剤が気化するために半田材１３の内部にボ
イドと呼ばれる気泡が発生し、半田付け性が悪くなる要
因となっていた。更に、図２１のように半田付けのとき
に半田が外部リード２の両側に張り出すことに起因し
て、隣接する外部リード２の相互間に半田ブリッジ１４
の発生が多発していた。よってそれらの修復に多大の時
間と労力を要していた。なお、図２１は外部リード２を
配線基板１２の方向に見たものであって外部リード２に
加工を施したものではない。
【００１１】それに加えて、通常外部リード２の材料
は、42アロイの様な鉄・ニッケル合金や真鍮、燐青銅等
の銅合金や銅が用いられるのであるが、これらの材料は
周囲雰囲気の悪い場所や材料の長期保存の場合、その表
面に酸化や硫化などの化学変化が起こり半田接合部の半
田の濡れが悪くなるため半田付け性が低下する。これを
改善するために通常は、外部リード２のリードフレーム
からプレスによる打ち抜きの前に、外部リード２に銀、
錫、半田等のめっきを施している。しかし、図３に示す
ように外部リード２の先端部９のめっきに関してはリー
ドフレームからのプレスによる打ち抜きの際に剥がれて
しまうため、外部リード２の最先端部１２の半田の濡れ
が特に悪かった。
は、42アロイの様な鉄・ニッケル合金や真鍮、燐青銅等
の銅合金や銅が用いられるのであるが、これらの材料は
周囲雰囲気の悪い場所や材料の長期保存の場合、その表
面に酸化や硫化などの化学変化が起こり半田接合部の半
田の濡れが悪くなるため半田付け性が低下する。これを
改善するために通常は、外部リード２のリードフレーム
からプレスによる打ち抜きの前に、外部リード２に銀、
錫、半田等のめっきを施している。しかし、図３に示す
ように外部リード２の先端部９のめっきに関してはリー
ドフレームからのプレスによる打ち抜きの際に剥がれて
しまうため、外部リード２の最先端部１２の半田の濡れ
が特に悪かった。
【００１２】公知例では、外部リード２のフラット部分
７に切り欠きや貫通穴を設けたものが示されているが、
この位置に設けていたのではＦＰＩＣの実装時や実装後
も最も力のかかる外部リード２の立上がり部分８での半
田付け部の亀裂発生を防いだり半田の行き渡り具合を確
認することが困難である。
７に切り欠きや貫通穴を設けたものが示されているが、
この位置に設けていたのではＦＰＩＣの実装時や実装後
も最も力のかかる外部リード２の立上がり部分８での半
田付け部の亀裂発生を防いだり半田の行き渡り具合を確
認することが困難である。
【００１３】
【課題を解決するための手段】この発明は、この様な事
情に鑑みて成されたもので、その目的とするところは、
外部リード２の半田付け箇所の半田付け強度を高め、更
に半田付け状態の良否の確認が容易なＦＰＩＣおよびそ
れを製造する方法を提供することにある。
情に鑑みて成されたもので、その目的とするところは、
外部リード２の半田付け箇所の半田付け強度を高め、更
に半田付け状態の良否の確認が容易なＦＰＩＣおよびそ
れを製造する方法を提供することにある。
【００１４】具体的には、上記目的を達成するために、
外部リードを有する多端子電子部品において、少なくと
も上記外部リードの立上がり部分に切り欠きもしくは貫
通穴を有したことを特徴とする多端子電子部品である。
外部リードを有する多端子電子部品において、少なくと
も上記外部リードの立上がり部分に切り欠きもしくは貫
通穴を有したことを特徴とする多端子電子部品である。
【００１５】加えて、少なくとも上記外部リードに外装
処理が施される前もしくは上記多端子電子部品を所定位
置へ実装する直前に前記外部リードの切り欠きもしくは
貫通穴を形成することを特徴とする多端子電子部品の製
造方法である。
処理が施される前もしくは上記多端子電子部品を所定位
置へ実装する直前に前記外部リードの切り欠きもしくは
貫通穴を形成することを特徴とする多端子電子部品の製
造方法である。
【００１６】
【作用】多端子電子部品の外部リードの立上がり部に切
り欠きもしくは貫通穴を設けることで、毛細管現象の影
響により外部リードの切り欠きもしくは貫通穴に半田が
吸い上げられる。そのため外部リードに半田が行き渡り
半田材の盛り上がりであるフィレットが形成されるので
接合強度と電気的接続の確実性が確保される。また毛細
管現象によって切り欠きもしくは貫通穴の内側面が半田
で満たされた時は、引っ張り力と押し付け力に対しても
接合面の強度が増大する。
り欠きもしくは貫通穴を設けることで、毛細管現象の影
響により外部リードの切り欠きもしくは貫通穴に半田が
吸い上げられる。そのため外部リードに半田が行き渡り
半田材の盛り上がりであるフィレットが形成されるので
接合強度と電気的接続の確実性が確保される。また毛細
管現象によって切り欠きもしくは貫通穴の内側面が半田
で満たされた時は、引っ張り力と押し付け力に対しても
接合面の強度が増大する。
【００１７】そして外部リードの切り欠きもしくは貫通
穴に半田が吸い上げられることで外部リードのフラット
部と電極パッドの接合に要する半田の余剰分は切り欠き
もしくは貫通穴で吸収されるので半田ブリッジが防止で
きる。
穴に半田が吸い上げられることで外部リードのフラット
部と電極パッドの接合に要する半田の余剰分は切り欠き
もしくは貫通穴で吸収されるので半田ブリッジが防止で
きる。
【００１８】更に切り欠きもしくは貫通穴を通して半田
の溶剤が気化してできたガスを逃がすことができるので
ボイドを防いで半田付け性を高めることができる。
の溶剤が気化してできたガスを逃がすことができるので
ボイドを防いで半田付け性を高めることができる。
【００１９】以上のことから外部リードの立上がり部の
切り欠きもしくは貫通穴での半田の量が外部リードと電
極パッドの半田付け強度、半田ブリッジの有無、切り欠
きもしくは貫通穴の内側面での半田の満たされ具合の情
報を総合的に表している。よってこの部分の観察で切り
欠きもしくは貫通穴を通して配線基板上に形成された電
極パッドに実装後確実に接合されたかどうかを容易に検
査できる。
切り欠きもしくは貫通穴での半田の量が外部リードと電
極パッドの半田付け強度、半田ブリッジの有無、切り欠
きもしくは貫通穴の内側面での半田の満たされ具合の情
報を総合的に表している。よってこの部分の観察で切り
欠きもしくは貫通穴を通して配線基板上に形成された電
極パッドに実装後確実に接合されたかどうかを容易に検
査できる。
【００２０】また、上記のような多端子電子部品の製造
方法とすることで、外部リードでの半田の濡れを悪くす
ることなく上記のような作用が得られる。
方法とすることで、外部リードでの半田の濡れを悪くす
ることなく上記のような作用が得られる。
【００２１】
【実施例】以下、この発明の実施例を図面を参照して説
明する。なお、従来のＦＰＩＣと同じ構成の箇所には同
じ符号を付して説明する。
明する。なお、従来のＦＰＩＣと同じ構成の箇所には同
じ符号を付して説明する。
【００２２】図１乃至図３は本発明の第１の実施例を示
すもので、集積回路を形成する半導体素子３を内蔵する
本体１（樹脂モールドパッケージ）は箱型に形成されて
おり、この半導体素子３と内部リード４により接続され
た複数の外部リード２が双方の側面６から突設してい
る。外部リード２の基部５は本体１を介して半導体素子
３と反対方向に延長され、一旦本体の底面側に折り曲げ
られ、さらに外部リード２の立上がり部分（屈曲部）８
において外部リード２の先端部分９を外側に折り曲げら
れて延長された形状を有している。即ち外部リード２の
先端部分９の屈曲角度は本体１を配線基板１２上に載置
したときに、配線基板１２に形成した配線層の電極パッ
ド１０の表面に外部リード２の先端部分９が平行に接触
する角度にしてある。更には、本実施例においては外部
リード２の立上がり部分（屈曲部）８に貫通穴１１を設
けてある。
すもので、集積回路を形成する半導体素子３を内蔵する
本体１（樹脂モールドパッケージ）は箱型に形成されて
おり、この半導体素子３と内部リード４により接続され
た複数の外部リード２が双方の側面６から突設してい
る。外部リード２の基部５は本体１を介して半導体素子
３と反対方向に延長され、一旦本体の底面側に折り曲げ
られ、さらに外部リード２の立上がり部分（屈曲部）８
において外部リード２の先端部分９を外側に折り曲げら
れて延長された形状を有している。即ち外部リード２の
先端部分９の屈曲角度は本体１を配線基板１２上に載置
したときに、配線基板１２に形成した配線層の電極パッ
ド１０の表面に外部リード２の先端部分９が平行に接触
する角度にしてある。更には、本実施例においては外部
リード２の立上がり部分（屈曲部）８に貫通穴１１を設
けてある。
【００２３】本発明の第１の実施例のＦＰＩＣは、図３
に示すように外部リード２の立上がり部分（屈曲部）８
へ、貫通穴１１を設けたものである。
に示すように外部リード２の立上がり部分（屈曲部）８
へ、貫通穴１１を設けたものである。
【００２４】本発明の第２の実施例のＦＰＩＣは、図４
乃至図６に示すように外部リード２の先端部分９と外部
リード２の立上がり部分（屈曲部）８へ、貫通穴１１を
設けたものである。即ち従来例と本発明の第１の実施例
を組み合わせたものである。このような構造とすれば本
発明の効果に加えて従来例の効果も得ることができる。
乃至図６に示すように外部リード２の先端部分９と外部
リード２の立上がり部分（屈曲部）８へ、貫通穴１１を
設けたものである。即ち従来例と本発明の第１の実施例
を組み合わせたものである。このような構造とすれば本
発明の効果に加えて従来例の効果も得ることができる。
【００２５】なお、上記第１、第２の実施例に示す各貫
通穴１１は、リードフレームに対する半田めっきなどの
酸化防止の外装処理前もしくはＦＰＩＣの配線基板１２
への実装直前に設けている。
通穴１１は、リードフレームに対する半田めっきなどの
酸化防止の外装処理前もしくはＦＰＩＣの配線基板１２
への実装直前に設けている。
【００２６】このような加工を施したＦＰＩＣを配線基
板１２に載置すると図２、図５のようになり、また図７
乃至図１０に示すように、第１の実施例のＦＰＩＣを配
線基板１２に半田付けした際には、ボイドの発生は防が
れ、外部リード２の立上がり部分８では貫通穴１１での
毛細管現象の影響でうまく半田が盛り上がりフィレット
１５を形成しているのに加えて、毛細管現象によって貫
通穴１１の内側面が半田で満たされているので、充分な
接合強度が得られる。第２の実施例を同様にした際も、
外部リード２の先端部９や外部リード２の立上がり部分
８で同等の効果が得られる。なお、図１０は外部リード
２を配線基板１２の方向に見たものであって外部リード
２に加工を施したものではない。
板１２に載置すると図２、図５のようになり、また図７
乃至図１０に示すように、第１の実施例のＦＰＩＣを配
線基板１２に半田付けした際には、ボイドの発生は防が
れ、外部リード２の立上がり部分８では貫通穴１１での
毛細管現象の影響でうまく半田が盛り上がりフィレット
１５を形成しているのに加えて、毛細管現象によって貫
通穴１１の内側面が半田で満たされているので、充分な
接合強度が得られる。第２の実施例を同様にした際も、
外部リード２の先端部９や外部リード２の立上がり部分
８で同等の効果が得られる。なお、図１０は外部リード
２を配線基板１２の方向に見たものであって外部リード
２に加工を施したものではない。
【００２７】また大きなフィレット１５を形成するので
貫通穴１１を通して半田が目視できる事から特に外部リ
−ド２の立上がり部分８での接続不良の検査が容易とな
る。この外部リード２の立上がり部分８での検査は、外
部リード２の接続において特に重要なものである。なぜ
なら、この接合箇所はＦＰＩＣの実装時や外部リード２
の熱膨脹により最も力を受けるところで、一番クラック
の発生しやすい箇所だからである。
貫通穴１１を通して半田が目視できる事から特に外部リ
−ド２の立上がり部分８での接続不良の検査が容易とな
る。この外部リード２の立上がり部分８での検査は、外
部リード２の接続において特に重要なものである。なぜ
なら、この接合箇所はＦＰＩＣの実装時や外部リード２
の熱膨脹により最も力を受けるところで、一番クラック
の発生しやすい箇所だからである。
【００２８】また、外部リード２の先端部分９がリード
の曲りにより電極パッド１０から離れていた場合でも、
外部リード２の立上がり部分８の接合強度が高くなるた
め、接続不良を防止できる。
の曲りにより電極パッド１０から離れていた場合でも、
外部リード２の立上がり部分８の接合強度が高くなるた
め、接続不良を防止できる。
【００２９】ところで、半導体装置の製造工程は次のよ
うになっている。まず、シリコンウェハをダイシング工
程で半導体素子３毎に分割する。次にダイボンディング
工程で個々の半導体素子３をリードフレーム上に固定
し、ワイヤーボンディング工程で半導体素子３とリード
フレームの外部リード２の基部５を内部リード４で接続
する。そしてモールディング工程で半導体素子３と外部
リード２の基部５を本体１（モールド樹脂パッケージ）
の中に封止し半導体装置３毎にリードフレームからの打
ち抜きを行い、場合によっては実装に適した形に外部リ
ード２の成型を行う。
うになっている。まず、シリコンウェハをダイシング工
程で半導体素子３毎に分割する。次にダイボンディング
工程で個々の半導体素子３をリードフレーム上に固定
し、ワイヤーボンディング工程で半導体素子３とリード
フレームの外部リード２の基部５を内部リード４で接続
する。そしてモールディング工程で半導体素子３と外部
リード２の基部５を本体１（モールド樹脂パッケージ）
の中に封止し半導体装置３毎にリードフレームからの打
ち抜きを行い、場合によっては実装に適した形に外部リ
ード２の成型を行う。
【００３０】ここで、外部リード２の先端部分９の貫通
穴１１が、半田めっきなどの酸化防止の外装処理前に形
成された場合は、外部リード２形成の際のリードフレー
ムからの打ち抜きによって図６に示すように外部リード
２の最先端部分１６のめっきが剥がれ落ちても、貫通穴
１１の内側面のめっきは剥がれないので、毛細管現象の
影響でこの貫通穴１１を通って外部リード２の先端部分
９にうまく半田が流れ込む。それ故リードの先端部分９
での接合強度が増し、大きなフィレット１５が形成され
るので接続不良の検査も容易となる。
穴１１が、半田めっきなどの酸化防止の外装処理前に形
成された場合は、外部リード２形成の際のリードフレー
ムからの打ち抜きによって図６に示すように外部リード
２の最先端部分１６のめっきが剥がれ落ちても、貫通穴
１１の内側面のめっきは剥がれないので、毛細管現象の
影響でこの貫通穴１１を通って外部リード２の先端部分
９にうまく半田が流れ込む。それ故リードの先端部分９
での接合強度が増し、大きなフィレット１５が形成され
るので接続不良の検査も容易となる。
【００３１】また、外部リード２の材質が外装処理のさ
れていない銅などの酸化しやすい材質の時は、ＦＰＩＣ
の配線基板１２への実装の直前に、切り欠きや貫通穴を
設けて、その直後にリードフレームからの外部リード２
の打ち抜きを行うか、または切り欠きや貫通穴を設ける
と同時にリードフレームからの外部リード２の打ち抜き
を行うが、切り欠きや貫通穴の内側面、外部リード２の
最先端部分１６の酸化はほとんど始まっていないので、
酸化防止の外装処理を行う前に切り欠きもしくは貫通穴
を形成した場合と効果は同じである。
れていない銅などの酸化しやすい材質の時は、ＦＰＩＣ
の配線基板１２への実装の直前に、切り欠きや貫通穴を
設けて、その直後にリードフレームからの外部リード２
の打ち抜きを行うか、または切り欠きや貫通穴を設ける
と同時にリードフレームからの外部リード２の打ち抜き
を行うが、切り欠きや貫通穴の内側面、外部リード２の
最先端部分１６の酸化はほとんど始まっていないので、
酸化防止の外装処理を行う前に切り欠きもしくは貫通穴
を形成した場合と効果は同じである。
【００３２】以上のような効果に加えて、多少供給過多
となった半田は、外部リード２の貫通穴１１に流入する
ので、図１７に示すような外部リード２の両側から半田
があふれ出して隣接する外部リード２の相互間に半田ブ
リッジ１４が生じてしまうという不良も除去できる。
となった半田は、外部リード２の貫通穴１１に流入する
ので、図１７に示すような外部リード２の両側から半田
があふれ出して隣接する外部リード２の相互間に半田ブ
リッジ１４が生じてしまうという不良も除去できる。
【００３３】なお、貫通穴１１の断面は任意の形状で良
い。
い。
【００３４】以上、外部リード２に貫通穴１１を設けた
事例を用いて説明したが、この発明は上記実施例に限定
されるものではなく、発明の要旨を変更しない範囲で種
々変更できる。
事例を用いて説明したが、この発明は上記実施例に限定
されるものではなく、発明の要旨を変更しない範囲で種
々変更できる。
【００３５】例えば、第３の実施例として、図１１のよ
うに貫通穴１１の代わりに切り欠き１７を設けても効果
は同じである。
うに貫通穴１１の代わりに切り欠き１７を設けても効果
は同じである。
【００３６】但し、切り欠きの幅ｄもしくは貫通穴の直
径ｌは、外部リード２の成型時の屈曲を行う際の強度や
実装時の強度を検討して設計する必要がある。具体的に
はリード幅の約1/2 以下にするのが望ましい。ＦＰＩＣ
の配線基板１２への実装後には切り欠きもしくは貫通穴
へ半田が流入するために外部リード２の強度は補償され
る。例えば、リード幅0.22ｍｍの時にはｄまたはｌが約
110 μｍ以下となるのが望ましい。なお、ｄやｌが単独
でリード幅の約1/2 以下になる必要はなく切り欠きや貫
通穴を隣接して、複数個、ｄやｌの合計がリード幅の約
1/2 以下となるように設けてもよい。ｄやｌが50μｍ程
度ならばプレス打ち抜きによっても形成はできる。微小
な切り欠きや貫通穴を設ける加工はフォトレジストとエ
ッチングによりリードフレームの形成時に行うことがで
きるし、金形の時点から作ることもできる。
径ｌは、外部リード２の成型時の屈曲を行う際の強度や
実装時の強度を検討して設計する必要がある。具体的に
はリード幅の約1/2 以下にするのが望ましい。ＦＰＩＣ
の配線基板１２への実装後には切り欠きもしくは貫通穴
へ半田が流入するために外部リード２の強度は補償され
る。例えば、リード幅0.22ｍｍの時にはｄまたはｌが約
110 μｍ以下となるのが望ましい。なお、ｄやｌが単独
でリード幅の約1/2 以下になる必要はなく切り欠きや貫
通穴を隣接して、複数個、ｄやｌの合計がリード幅の約
1/2 以下となるように設けてもよい。ｄやｌが50μｍ程
度ならばプレス打ち抜きによっても形成はできる。微小
な切り欠きや貫通穴を設ける加工はフォトレジストとエ
ッチングによりリードフレームの形成時に行うことがで
きるし、金形の時点から作ることもできる。
【００３７】リード厚と半田の関係は、例に挙げたリー
ド幅0.22ｍｍの時にはリード厚は0.15ｍｍ程度であり半
田の毛細管現象による流入には差し支えない。リード幅
はリード厚を上回らなければリードの加工に支障をきた
す。毛細管現象により切り欠きもしくは貫通穴の内部に
半田が上昇する条件を求める事はできるので前記のリー
ド幅とリード厚の条件を満たしていれば良い。
ド幅0.22ｍｍの時にはリード厚は0.15ｍｍ程度であり半
田の毛細管現象による流入には差し支えない。リード幅
はリード厚を上回らなければリードの加工に支障をきた
す。毛細管現象により切り欠きもしくは貫通穴の内部に
半田が上昇する条件を求める事はできるので前記のリー
ド幅とリード厚の条件を満たしていれば良い。
【００３８】更に、切り欠きもしくは貫通穴の形状は○
型、□型、△型など、任意の形状であっても、また部位
ごとにこれらの形状を組み合わせてもよい。
型、□型、△型など、任意の形状であっても、また部位
ごとにこれらの形状を組み合わせてもよい。
【００３９】また、第４の実施例として、図１２のよう
に貫通穴と切り欠きは併用することができる。
に貫通穴と切り欠きは併用することができる。
【００４０】第５・第６の実施例として、図１３および
図１４のように切り欠きもしくは貫通穴を外部リード２
の立上がり部分８に形成するのであるが、全ての外部リ
ード２にではなくて、多端子電子部品の複数の外部リー
ド２のうちの端部のみ形成されたものも考えられる。こ
の箇所は多端子電子部品の移送時や実装時に外部リード
２の変形が最も生じやすいので切り欠きや貫通穴を設け
る加工に要するコストを押さえたい場合にはこれらの例
でも本発明の効果は補償される。
図１４のように切り欠きもしくは貫通穴を外部リード２
の立上がり部分８に形成するのであるが、全ての外部リ
ード２にではなくて、多端子電子部品の複数の外部リー
ド２のうちの端部のみ形成されたものも考えられる。こ
の箇所は多端子電子部品の移送時や実装時に外部リード
２の変形が最も生じやすいので切り欠きや貫通穴を設け
る加工に要するコストを押さえたい場合にはこれらの例
でも本発明の効果は補償される。
【００４１】第７・第８の実施例として、図１５および
図１６のようなものもあるが対象となる多端子電子部品
の構造が違う、つまり四方向から外部リード２が突出し
ているだけで外部リード２の構造や発明の効果は同じで
ある。
図１６のようなものもあるが対象となる多端子電子部品
の構造が違う、つまり四方向から外部リード２が突出し
ているだけで外部リード２の構造や発明の効果は同じで
ある。
【００４２】
【発明の効果】以上述べたように、本発明のＦＰＩＣ
は、上記のような構成としたので、外部リード２と電極
パッド１０の接合面に半田が行き渡り、フィレット１５
も形成しやすいため特に力のかかる外部リード２の立上
がり部分８と電極パッド１０との接合強度が増し、接合
不良の検査も容易であるという効果がある。
は、上記のような構成としたので、外部リード２と電極
パッド１０の接合面に半田が行き渡り、フィレット１５
も形成しやすいため特に力のかかる外部リード２の立上
がり部分８と電極パッド１０との接合強度が増し、接合
不良の検査も容易であるという効果がある。
【００４３】また、本発明のＦＰＩＣは、上記のような
製造方法としたので、外部リード２での半田の濡れ性は
切り欠きもしくは貫通穴の形成後も損なわれることはな
く、上述したような効果が得られる。
製造方法としたので、外部リード２での半田の濡れ性は
切り欠きもしくは貫通穴の形成後も損なわれることはな
く、上述したような効果が得られる。
【図１】図１は、本発明の第１の実施例のＦＰＩＣの内
部構造を示す斜視図。
部構造を示す斜視図。
【図２】図２は、本発明の第１の実施例のＦＰＩＣを配
線基板に載置した状態を示す斜視図。
線基板に載置した状態を示す斜視図。
【図３】図３は、本発明の第１の実施例において、立上
がり部に貫通穴を設けた外部リードの斜視図。
がり部に貫通穴を設けた外部リードの斜視図。
【図４】図４は、本発明の第２の実施例のＦＰＩＣの内
部構造を示す斜視図。
部構造を示す斜視図。
【図５】図５は、本発明の第２の実施例のＦＰＩＣを配
線基板に載置した状態を示す斜視図。
線基板に載置した状態を示す斜視図。
【図６】図６は、本発明の第２の実施例において、立上
がり部と先端部に貫通穴を設けた外部リードの斜視図。
がり部と先端部に貫通穴を設けた外部リードの斜視図。
【図７】図７は、本発明の第１の実施例のＦＰＩＣを配
線基板に半田付けした場合の状態を示す図２Ａ−Ａ´線
における部分断面図。
線基板に半田付けした場合の状態を示す図２Ａ−Ａ´線
における部分断面図。
【図８】図８は、本発明の第２の実施例のＦＰＩＣを配
線基板に半田付けした場合の状態を示す図５Ａ−Ａ´線
における部分断面図。
線基板に半田付けした場合の状態を示す図５Ａ−Ａ´線
における部分断面図。
【図９】図９は、本発明の第２の実施例のＦＰＩＣを配
線基板に半田付けした場合の状態を示す図５Ｂ−Ｂ´線
における断面図。
線基板に半田付けした場合の状態を示す図５Ｂ−Ｂ´線
における断面図。
【図１０】図１０は、本発明の第２の実施例のＦＰＩＣ
を配線基板に半田付けしたときの部分平面図。
を配線基板に半田付けしたときの部分平面図。
【図１１】図１１は、本発明の第３の実施例において、
立上がり部と先端部に切り欠きを設けた外部リードの斜
視図。
立上がり部と先端部に切り欠きを設けた外部リードの斜
視図。
【図１２】図１２は、本発明の第４の実施例において、
立上がり部に貫通穴、最先端部に切り欠きを設けた外部
リードの斜視図。
立上がり部に貫通穴、最先端部に切り欠きを設けた外部
リードの斜視図。
【図１３】図１３は、本発明の第５の実施例のＦＰＩＣ
を示す斜視図。
を示す斜視図。
【図１４】図１４は、本発明の第６の実施例のＦＰＩＣ
を示す斜視図。
を示す斜視図。
【図１５】図１５は、本発明の第７の実施例のＦＰＩＣ
を示す斜視図。
を示す斜視図。
【図１６】図１６は、本発明の第８の実施例のＦＰＩＣ
を示す斜視図。
を示す斜視図。
【図１７】図１７は、従来のＦＰＩＣの内部構造を示す
斜視図。
斜視図。
【図１８】図１８は、従来のＦＰＩＣを配線基板に載置
した状態を示す斜視図。
した状態を示す斜視図。
【図１９】図１９は、従来のＦＰＩＣを配線基板に半田
付けした場合の状態を示す図１８Ａ−Ａ´線における部
分断面図。
付けした場合の状態を示す図１８Ａ−Ａ´線における部
分断面図。
【図２０】図２０は、従来のＦＰＩＣを配線基板に半田
付けした場合の状態を示す図１８Ｂ−Ｂ´線における断
面図。
付けした場合の状態を示す図１８Ｂ−Ｂ´線における断
面図。
【図２１】図２１は、従来のＦＰＩＣを配線基板に半田
付けした際に半田ブリッジが生じている様子を示す部分
平面図。
付けした際に半田ブリッジが生じている様子を示す部分
平面図。
【符号の説明】 １…本体 ２…外部リード ３…半導体素子 ４…内部リード ５…外部リード２の基部 ６…側面 ７…外部リード２のフラット部分 ８…外部リード２の立上がり部分（屈曲部） ９…外部リード２の先端部分 １０…電極パッド １１…貫通穴 １２…配線基板 １３…半田材 １４…半田ブリッジ １５…フィレット １６…外部リード２の最先端部分 １７…切り欠き
フロントページの続き (72)発明者 田中 裕之 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内
Claims (5)
- 【請求項１】 電子部品本体とこの電子部品本体に突設
された複数の外部リードとを具備し、前記外部リードは
突設部の基部とこの基部から屈曲部を介して延長された
先端部とからなり少なくともこの先端部が配線基板に半
田付けされる多端子電子部品において、少なくとも前記
外部リードは前記配線基板に近接した前記屈曲部に切り
欠きもしくは貫通穴を形成したことを特徴とする多端子
電子部品。 - 【請求項２】 電子部品本体とこの電子部品本体に突設
された複数の外部リードとを具備し、前記外部リードは
突設部の基部とこの基部から屈曲部を介して延長された
先端部とからなり少なくともこの先端部が配線基板に半
田付けされる多端子電子部品において、少なくとも前記
外部リードは前記配線基板に近接した前記屈曲部および
前記外部リードの先端部分に切り欠きもしくは貫通穴を
形成したことを特徴とする多端子電子部品。 - 【請求項３】 電子部品本体とこの電子部品本体に突設
された複数の外部リードとを具備し、前記外部リードは
突設部の基部とこの基部から屈曲部を介して延長された
先端部とからなり少なくともこの先端部が配線基板に半
田付けされる多端子電子部品の製造方法において、少な
くとも前記外部リードへ外装処理が施される前もしくは
前記多端子電子部品を所定位置へ実装する直前に前記外
部リードの少なくとも前記屈曲部に切り欠きもしくは貫
通穴を形成することを特徴とする多端子電子部品の製造
方法。 - 【請求項４】 電子部品本体とこの電子部品本体に突設
された複数の外部リードとを具備し、前記外部リードは
突設部の基部とこの基部から屈曲部を介して延長された
先端部とからなり少なくともこの先端部が配線基板に半
田付けされる多端子電子部品の製造方法において、少な
くとも前記外部リードへ外装処理が施される前もしくは
前記多端子電子部品を所定位置へ実装する直前に前記外
部リードの前記屈曲部および先端部に切り欠きもしくは
貫通穴を形成することを特徴とする多端子電子部品の製
造方法。 - 【請求項５】 請求項３および請求項４において、外装
処理は酸化防止の処理であることを特徴とする多端子電
子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5013452A JPH06232317A (ja) | 1993-01-29 | 1993-01-29 | 多端子電子部品とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5013452A JPH06232317A (ja) | 1993-01-29 | 1993-01-29 | 多端子電子部品とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232317A true JPH06232317A (ja) | 1994-08-19 |
Family
ID=11833539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5013452A Pending JPH06232317A (ja) | 1993-01-29 | 1993-01-29 | 多端子電子部品とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232317A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127419A (ja) * | 1999-10-26 | 2001-05-11 | Nec Saitama Ltd | 端子及びランドの位置決め方法 |
| US6441477B2 (en) * | 2000-07-24 | 2002-08-27 | Mitsubishi Denki Kabushiki Kaisha | Substrate mounting an integrated circuit package with a deformed lead |
| US6984884B2 (en) * | 2003-06-11 | 2006-01-10 | Mitsubishi Denki Kabushiki Kaisha | Electric power semiconductor device |
| US7746207B2 (en) | 2003-11-05 | 2010-06-29 | Tdk Corporation | Coil device |
-
1993
- 1993-01-29 JP JP5013452A patent/JPH06232317A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127419A (ja) * | 1999-10-26 | 2001-05-11 | Nec Saitama Ltd | 端子及びランドの位置決め方法 |
| US6441477B2 (en) * | 2000-07-24 | 2002-08-27 | Mitsubishi Denki Kabushiki Kaisha | Substrate mounting an integrated circuit package with a deformed lead |
| US6984884B2 (en) * | 2003-06-11 | 2006-01-10 | Mitsubishi Denki Kabushiki Kaisha | Electric power semiconductor device |
| US7746207B2 (en) | 2003-11-05 | 2010-06-29 | Tdk Corporation | Coil device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| EP0459493B1 (en) | A semiconductor device comprising a TAB tape and its manufacturing method | |
| US6495909B2 (en) | Low-pin-count chip package and manufacturing method thereof | |
| US9305698B2 (en) | Coil component | |
| KR960002495B1 (ko) | 개량된 리드를 갖는 반도체장치 | |
| KR101371053B1 (ko) | Ｓｍｄ 저항 장치 및 그의 제조방법 | |
| JP2001127188A (ja) | モジュール基板及びその製造方法 | |
| WO2006109566A1 (ja) | 半導体装置 | |
| JPS61196564A (ja) | フイルムキヤリヤ集積回路とその製造方法 | |
| EP0945880A2 (en) | Surface-mount coil | |
| US6833512B2 (en) | Substrate board structure | |
| KR101951732B1 (ko) | 측면 접촉이 가능한 기판 표면 실장용 도전성 접촉단자 및 그 제조방법 | |
| JPH06232317A (ja) | 多端子電子部品とその製造方法 | |
| JPH09232506A (ja) | 半導体装置およびその製造方法 | |
| JPH0590465A (ja) | 半導体装置 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JPH05315517A (ja) | 半導体装置 | |
| JP7136672B2 (ja) | 配線基板及び電子装置 | |
| JPS637029B2 (ja) | ||
| JP2555878B2 (ja) | フィルムキャリヤーテープの製造方法 | |
| JPH07304Y2 (ja) | 半田ペ−スト印刷用マスク | |
| JPH065701B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JP2616571B2 (ja) | 半導体装置の製造方法 | |
| US20080210457A1 (en) | Tape carrier for semiconductor device and method for making same | |
| RU2168798C2 (ru) | Полупроводниковое устройство и способ его изготовления |