JPS61196564A - フイルムキヤリヤ集積回路とその製造方法 - Google Patents

フイルムキヤリヤ集積回路とその製造方法

Info

Publication number
JPS61196564A
JPS61196564A JP61036466A JP3646686A JPS61196564A JP S61196564 A JPS61196564 A JP S61196564A JP 61036466 A JP61036466 A JP 61036466A JP 3646686 A JP3646686 A JP 3646686A JP S61196564 A JPS61196564 A JP S61196564A
Authority
JP
Japan
Prior art keywords
solder material
integrated circuit
film carrier
alloy
carrier integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61036466A
Other languages
English (en)
Inventor
エーリツヒ、パンマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS61196564A publication Critical patent/JPS61196564A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、支持フィルムを備え、はんだ付け可能な材
料から成る金属の導体路がこの支持フィルム１−に設け
られ、この導体路の一端上に接続面が設けられ、またこ
の導体路の他端上にはんだ材料により形成され外部配線
とのはんだ付け結合に用いられる外部接続接点が設けら
れ、更にまた突起状の金属の接続接点を有する半導体チ
ップを備え、このチップの接続接点が前記接続面とはん
だ付けされ、そのために接続面にはんだ付け結合される
接続接点の少なくとも表面範囲がはんだ付け可能な材料
から形成されるフィルムキャリヤ集積回路とその製造方
法とに関する。
［従来の技術］ マイクロパックとも呼ばれるフィルムキャリヤ集積回路
は、半導体産業においてこれまで、従来のケース（セラ
ミックケース、プラスチックケース）を有する集積回路
と同様に知られている。
ドイツ連邦共和国特許出願公開第３３４３３８７号明細
書（特開昭８０−１３４４４２号公報）にフィルムキャ
リヤ集積回路の基本構造が簡単に記載されている。この
集積回路は主として支持フィルムと半導体チップとから
成る。その際支持フィルムと半導体チップとの間の電気
的結合は例えばはんだ付け“　　により形成される。多
くの場合支持フィルムは主としてプラスチック、しばし
ばカプトンから成る。更に支持フィルムは一般にくもの
ような形の金属の導体路を備え、この導体路の一端（接
続面）は半導体チップに結合され（周知の方法は熱圧着
とはんだ付けである）、またその他端は外部接続接点と
して別の用途に用いられる０例えばフィルムキャリヤ集
積回路はプリント配線板上に実装できる。その際同時に
機械的固定としての役をも果たす必要な電気結合は、プ
リント配線板の導体路又ははんだ付け端子とフィルムキ
ャリヤ集積回路の外部接続接点との間のはんだ付けされ
た配線結合により行われる。
両はんだ付け工程、すなわちプリント配線板の導体路と
フィルムキャリヤ集積回路の外部接続接点との間の結合
、並びに半導体チップと支持フィルムのくも状の金属導
体路との間の結合の形成は１周知のように狭い空間で隣
接して行われる。
その際フィルムキャリヤ集積回路の外部接続接点のはん
だ付けの間に１例えばくち状の金属の導体路を経た熱伝
導により加えられた熱量又は用いられたはんだごてによ
り生じた熱ふく射が、接続面として構成された導体路の
端部と半導体チップの突起状の接続接点との間のはんだ
付け箇所を強く加熱し、そこのはんだが溶けてはんだ付
け箇所が外れるという大きい危険が存在する。かかるは
んだ付け工程がフィルムキャリヤ集積回路の製造者によ
り実施されるのではなくて、場合によっては製造者に比
べてフィルムキャリヤ集積回路の製造に熟練していない
顧客によって初めて行われる可能性があるときには、こ
の危険は更に増大する。
使用すべき外部配線の中に（例えばプリント配線板上に
）顧客によって初めてフィルムキャリヤ集積回路をはん
だ付けするという可能性は、従来フィルムキャリヤ集積
回路の製造者によって例外なく拒否すべきであると判断
された。すなわちこの可能性は上記の危険のほかに顧客
における長期間にわたるフィルムキャリヤ集積回路の付
随的な在庫をももたらす、しかしながらフィルムキャリ
ヤ集積回路の外部接続接点上での良好なはんだ付け性を
得るためのはんだ材料として従来無電解で析出されたス
ズは、直ちに始まる酸化及び腐食により必要な長期にわ
たる良好なはんだ付け性を維持するのを妨げられた。そ
れにより３週間もたたない内にはんだ付け性はもはや十
分でなくなる。
良好なはんだ付け性の維持のための目標としては少なく
とも１年の期間が考えられる。
更に従来通常ははんだ材料としてスズが無電解析出され
ている。これは低廉な費用で実施できるけれども、フラ
ッジオーバ、短絡などの形で回路の電気的信頼性を損な
うおそれがある。その原因は無電解析出の際にスズから
ホイスカーが発生するからである。
［発明が解決しようとする問題点］ この発明は、一方ではくも状の金属の導体路とｔ導体チ
ップの接続接点との間のはんだ付け結合を損なうことな
く、フィルムキャリヤ集積回路の支持フィルムの外部接
続接点におけるはんだ付けを可能にし、他方では従来に
比べて著しく長い期間にわたって外部接続接点における
はんだ付け可能性を維持することを製造者に対して可能
にするような、フィルムキャリヤ集積回路を提供するこ
とを目的とする。更に前記のボイスカーの形成を防ぐこ
とによりフィルムキャリヤ集積回路の電気的信頼性を高
めようとするものである。更にこの有利なフィルムキャ
リヤ集積回路の製造を可能にする方法を提供しようとす
るものである。
［問題点を解決するための手段］ この目的はこの発明に基づき頭記の種類の集積回路にお
いて、接続面が電解析出されたはんだ材料を含み、接続
面にはんだ付けされている接続接点の表面範囲のはんだ
付け可能な材料が、電解析出されたはんだ材料と共には
んだ付けの際に、耐高温性相により限定された合金混合
比における合金を形成し、この相の融点が外部接続接点
のはんだ材料の融点より少なくとも２０℃高く、その際
半導体チップがはんだ付けの際に熱的に損傷される温度
以下のはんだ付け温度によるはんだ付けの際にこの相が
内部拡散により形成され、外部接続接点がはんだ材料と
して同様に電解析出されたはんだ材料を含むことにより
達成される。このフィルムキャリヤ集積回路の製造方法
は支持フィルムの主面上に全面的に張られた金属はく上
に第１のホトレジスト層を全面的に塗り、接続面、外部
接続接点及び場合によっては完成したフィルムキャリヤ
集積回路の導体路などのはんだ材料を含むべき場所が、
ホトレジストを除去されるように第１のホトレジスト層
を形成し、ホトレジストを除去された場所上にはんだ材
料を電解析出し、その結果接続面と外部接続接点ができ
上がり、残っている第１のホトレジスト層を除去し、第
２のホトレジスト層を全面に塗り、接続面、外部接続接
点及び完成したフィルムキャリヤ集積回路の導体路の存
在する場所が、ホトレジストで覆われたままであるよう
に第２のホトレジスト層を形成し、第２のホトレジスト
層を除去された面で金属はくをエツチングすることによ
り導体路を形成し、残っている第２のホトレジスト層を
除去し、電解析出されたはんだ材料の融点より少なくと
も２０℃高く、シかしながら半導体チップがまさに損傷
されない値よりもなお低いような温度で、゛詐導体チッ
プの突起状の接続接点を支持フィルムの接続面にはんだ
付けし、その結果少なくともはんだ付け結合が形成され
る範囲において、前記相の合金混合比にほぼ対応する合
金混合比を有する合金が熱的内部拡散により形成される
ことにより達成される。
この発明ははんだ付け可能な材料から成る金属の導体路
を有する既知の全ての支持フィルムに適用ｉｊｆ能であ
る。更にこの発明は使用されている半導体チップに適用
される半導体技術とは無関係である。唯一の条件は、は
んだ付け工程が行われる突起状の接続接点の少なくとも
成る範囲に用いられる材料がはんだ付け可能であり、こ
の材料が使用するはんだと共に合金を形成し、この合金
の合金混合比に関する融点曲線が少なくとも一つの共融
点を有し、この共融相の融点が一方では外部接続接点の
はんだ付けの際に使用される周知のはんだの融点より明
らかに（例えば２０℃）高く、他方でははんだ付け工程
の際に半導体チップが熱的の損傷を受けるほど高くない
ということである。
その際突起状の接続接点と使用されるはんだ材料との理
想的な組み合わせは金とスズである。
スズは約２３０℃の融点を有する。金との相応の合金の
適切な共融点を有する相はスズ分が２９．３原子％で、
その融点は約２８０℃である（ハンセン（Ｈａｎｓｅｎ
）著「二元合金の構造（Ｃｏｎｓｔｉｔｕｔｉｏｎ　ｏ
ｆ旧１ａｒｙ　Ａ１１ｏテｓ　）　４１９５８年、第１
３５図、第２３３ページ）、別の組み合わせの可能性は
はんだ材料として鉛分の少ない（鉛分的１０原子％）鉛
スズはんだを、半導体チップの金属の接続接点のための
材料として金を用いることである。純金の代わりに金銅
合金又は金銀合金を用いることもできる。
［実施例］ 次にこの発明に基づくフィルムキャリヤ集積回路とその
製造工程とを示す図面によりこの発明の詳細な説明する
。
第１図にはこの発明に基づくフィルムキャリヤ集積回路
が平面図で示されている。特にこの発明にとって重要な
特徴を明らかにするために、第１図の切断線■−Ｈによ
る断面図が第２図に示されている。第１図において半導
体チップｌは支持フィルム３の窓状のくり抜き孔４の内
部に配置されている。支持フィルム３は主としてプラス
チック特にカプトンから成る。しかしながら支持フィル
ムはその他の耐熱性プラスチック又はセラミック材料の
ような他の材料から成ることもできる。
支持フィルム３上には導体路５が配置されており、この
導体路は窓状のくり抜き孔４の中にまで達している。こ
の導体路は窓状のくり抜き孔４の内部のその一端上に接
続面６を備え、この接続面は半導体チップｌの突起状の
金属の接続接点２との電気的結合に用いられる。同時に
この導体路５はその電気的結合と共に支持フィルム３へ
の半導体チップ１の機械的な固定手段としても働く、導
体路５は例えば銅のようなはんだ付け可能な材料から成
る。かかる導体路は通常的３５４ｍの厚さである。半導
体チップ１の接続接点２は、接続面６のはんだ材料を用
いた接続接点２のはんだ付けにより生じた合金を含む。
この発明に基づく有利な実施態様においては合金は接続
接点２の容積に関して小さい範囲１０だけに形成される
（第４図参照）、小さい範囲１０は接続接点２の容積の
１／４ないし１／２０とするのが有利である。
合金の原料は第３図に示すように、接続面６の側ではは
んだ材料であり接続接点２の側では金属であり、この金
属ははんだ付けの際に１合金の融点が一方では外部接続
接点７の純粋なはんだ材料の融点よりも少なくとも２０
℃高く、他方でははんだ付けの際に半導体チップｌがま
さに熱的に損傷を受けない温度よりなお低いような共融
相に相応する合金混合比において、合金を形成し得るよ
うな金属である。
はんだ材料と接続接点２の金属の組み合わせとしてスズ
と金が考えられる。金スズ合金はスズ分が２９．３原子
％の場合に、上記条件を満たす約２８０’Ｃの融点を有
する共融相を有する。はんだ材料は純粋なスズの代わり
に鉛分の少ない（鉛分的１０原子％）鉛スズ合金とする
こともできる。金の代わりに接続接点２は金銅合金又は
金銀合金を含むことができる。接続接点２ははんだ付け
の前に全体が選ばれた金属から成る必要はなく、接続接
点２のはんだ付けが行われる側の表面範囲に選ばれた金
属を有する金属層配列を含むこともできる。金属の層配
列から成る接続接点２の構造は一般に知られている。
無電解析出されたはんだの代わりに電解析出されたはん
だ材料を用いることは下記の重要な長所を有する。
ａ）電解析出されたはんだの表面は長期にわたりはんだ
付け可能の状態を維持する。無電解析出されたはんだの
場合の２週間ないし最高で３週間に比べて少なくとも１
年はもつ。
ｂ）無電解析出されたはんだは析出の際に横に突き出て
くるホイスカーを形成する（例えば太さＩμｍないし２
μｍ、長さ５μｍないし３０μｍ）、ホイスカーは個々
の導体路５又は接続面６の間の今日通常用いられる小さ
い間隔では容易に短絡を形成し得る。ホイスカーは電解
析出の際には生じない。
Ｃ）電解析出によればより大きいはんだ強度が得られる
。
第１図、第２図及び特に第５図に示すように、導体路５
の他端には通常のように同一のはんだ材料（同様に電解
析出されるのが有利である）を有する外部接続接点７が
設けられ、その際導体路５の全長に比べて小さい範囲８
においてもはんだ材料が導体路５を覆うことができる。
外部接続接点７のはんだ材料の下では導体路５の材料が
全面的に続いている。外部接続接点７のために電解析出
されたはんだの利用の際の長所に関しては、接続面６の
場合と同じことが成り立つ。
この発明の有利な実施態様においては外部接続接点７の
はんだ材料が接続面６のはんだ材料と別のものであるこ
ともまた可能である。接続面６上及び外部接続接点７上
に析出されたはんだ材料の厚さはそれぞれＩμｍないし
１５ｐｍとするのが有利である。
この発明の理論の主旨は支持フィルム３の材料と形状と
には無関係であるので、前記の特徴を有し窓状のくり抜
き孔４を備えていない支持フィルム３を有するフィルム
キャリヤ集積回路もまたこの発明の範囲に属する。そし
てその際にはもちろん導体路５は完全に支持フィルム３
上に配置されている。
共融相に関して上記温度条件を満たす［はんだ材料と接
続接点２の材料との使用」並びに「電解析出はんだ材料
の使用」との発明上重要な特徴の組み合わせは、フィル
ムキャリヤ集積回路の製造者が新しい市場を開発するこ
とを可能にする。すなわち外部接続接点７に接続された
外部配線無しのフィルムキャリヤ集積回路を販売するこ
とが可能である。そして顧客は後に、外部接続接点７上
にかぶせられたはんだの融点と合金１０の融点との間の
温度範囲において、半導体チップｌの接続接点と接続面
６との間のはんだ付け結合がゆるむことを心配する必要
が無く、自分目前ではんだ付けによる接続を行うことが
できる。更に顧客はフィルムキャリヤ集積回路の製造後
１年までは、低下したはんだ付け性により損害を受ける
ことなく接続を行うことができる。
第６図ないし第１２図に示すように、この発明に基づく
集積回路が次に述べるように製造される。前記材料から
成る支持フィルム３の中に窓状のくり抜き孔４が、例え
ば切断又は打ち抜きにより設けられる。更に支持フィル
ム３の主面が全面的に、すなわち窓状のくり抜き孔４を
含めて、はんだ付け可能な材料から成る金属はく１５に
より覆われる。このために例えば厚さ約３５４ｍの銅は
くが使用できる。このことは専門家にとっては従来の技
術水準として周知である。第８図はこの製造段階におけ
る未完成のフィルムキャリヤ集積回路を示す、金属はく
１５により覆われた窓状のくり抜き孔４は破線により示
されている。
窓状のくり抜き孔４を設けることはフィルムキャリヤ集
積回路において通常行われるが、しかしながら全く設け
なくてもよい。
金属はく１５上には次いで全面的に第１のホトレジスト
層９（第９図及び第１Ｏ図）が塗られ、通常の手段によ
り場所１Ｂ、１７．１８が再びホトレジスト層９を除去
されるように形成される。
これらの場所は完成したフィルムキャリヤ集積回路にお
いて、それぞれはんだ材料を含む接続面６、外部接続接
点７及び場合によっては空間的に外部接続接点７に接続
し導体路５の長さに比べて非常に短い導体路５上の範囲
が存在するような場所である。金属はく１５上では今や
第１のホトレジスト層９を除去された場所１６，１７．
１８上にはんだ材料が電解析出される。その際この発明
の有利な実施態様において場所１６と１８上には場所１
７上と異なるはんだ材料を析出することができる。はん
だ材料はそれぞれＩμｍないし１５ＪＬｍの厚さに析出
されるのが有利である。その際はんだ材料として特に将
来の接続面６に対しては、相の融点が一方では将来の外
部接続接点７のために用いられるはんだ材料の融点より
少なくとも２０’Ｃ高く、他方では半導体チップ１の接
続接点２にはんだ材料をはんだ付けの際にそのチップが
熱的に損傷を受けない温度より更に下にあるような、共
融相に相応する合金混合比で合金を接続接点２の金属と
結合して形成できるようなはんだが用いられる。上限に
対する正確な値ははんだ付け時間とはんだ付けの際に加
えられる接触圧力とばかりではなく、半導体チップ１に
使用される半導体材料にも関係する。その値ははんだ付
け時間１秒、接触圧力２０ｃＮでシリコンの場合に約５
５０℃である。はんだ材料としてはスズ又は鉛分の少な
い（鉛分約１０原子％）鉛スズ合金が適している。接続
接点２の材料としては半導体チップｌの製造の際に、は
んだ付けが行われるべき側の少なくとも表面範囲に特に
金又は金銅合金又は金銀合金が用いられる。
はんだ材料の電解析出に続いて残っている第１のホトレ
ジスト層９が通常の手段により除去される。この加工段
階の結果は第１１図に示されている。続いて再び金属は
く１５と電解析出されたはんだ材料上に全面的に第２の
ホトレジスト層が塗布され、接続面６、場合によっては
非常に短い範囲８と共に外部接続接点７及び完成したフ
ィルムキャリヤ集積回路の導体路５が存在する場所が、
第１２図に示すようにホトレジスト１９により覆われた
ままであるように形成される。その後で電解析出により
でき上がった接続面６及び場合によっては非常に短い範
囲８が接続している外部接続接点７に加えて、導体路５
ができ上がるように金属はく１５が通常の手段によりエ
ツチングされる。その際第２のホトレジスト層の形成は
、それに続く金属はく１５のエツチングの際に少なくと
も接続面６上で電解析出されたはんだ材料が一緒のエツ
チングされないように行わなければならない、かかるエ
ツチングは例えば等方性のアンダカットがあると発生す
る恐れがある。実際にはこのことは形成された第２のホ
トレジスト層１９が接続面６の所望の底面より広く覆っ
ている（オーバラップ）ことを意味する。このオーバラ
ップの寸法決定の大まかな法則によれば、各接続面６の
境界線に関してホトレジス）１９が電解析出されたはん
だ材料と金属はく１５の厚さの和の半分であるようなオ
ーバラップ量を少なくとも持つべきであるということで
ある。
この発明の趣旨においては、平面図において（第５図参
照）金属はく１５のエツチングの後に付属の導体路５の
表面により接続面６が完全に囲まれているように、接続
面６上の第２のホトレジスト層を形成することもまた許
される。しかしながら第１及び第２のホトレジスト層の
形成は相対的なずれが生じないように幾何学的に正確に
相互に一致している（例えば使用するホトマスクの相応
する正確な調節により）ことが基本的に非常に重要であ
る。すなわちもし相互のずれがあれば金属はく１５のエ
ツチングの際に接続面６上であらかじめ析出されたはん
だ材料の一部が再び除去されるので、接続面６のはんだ
材料の寸法（これについては後述する）が接続接点２に
関してもはや適合しなくなるおそれがある０例えばホト
マスクの調節不良により発生するかかるずれは第１３図
に示されている。接続面６の破線で示した部分は導体路
５のための金属はく１５のエツチングの際に一緒にエツ
チングされ、すなわち接続面６は許容できないほど小さ
くなる。金属はく１５のエツチングの後に、残っている
第２のホトレジスト層１９が除去される。
続いて半導体チップ１の接続接点２が接続面６にはんだ
付けされる。これは通常のように２０ｃＮの接触圧力と
１秒の典型的なはんだ付け時間とで行われる。
その際この発明の理論に基づき、その融点が一方では外
部接続接点７のはんだ材料の融点より少なくとも２０’
Ｃ高く、他方では前記のように、はんだ付けの際に半導
体チップ１がまさに熱的に損傷を受けない温度よりなお
低いような、使用した材料（例えばスズと金）から成る
共融相を有する合金混合比の合金がはんだ付けによりそ
のときでき上がったはんだ付け結合部に発生するように
努められる。かかる共融合金を得るために次の条件が必
要である。
ａ）前記温度範囲の共融相を含有した合金が発生するよ
うに使用すべき材料を選び出されなければならない。
ｂ）はんだ付け温度は共融相の融点以上でなければなら
ない。
Ｃ）使用する材料の量の配合は共融相が形成されるよう
に相互に調和していなければならない。
次に一実施例により使用すべき材料（ここでは金とスズ
）の量の配合をどのようにして決めることができるかを
示す、接続面６上にはんだ付けすべき接続接点２の範囲
が１２０Ｘ１２０Ｘ１８μｍの寸法を有する（すなわち
例えば接続接点２全体が金から成る）という想定のもと
ではこの金の重量は４ＩＬｇである。スズ分２９．３原
子％（２０重量％に相当）のときに共融相をはんだ付け
の際に得ることができるためには、スズの量はＩＪＬｇ
に決めなければならない、スズの厚さを３μｍと仮定す
れば、このことはスズめっきされた接続面６が２００Ｘ
２００ｐｍであることに相当する。
この発明の有利な実施態様においては、はんだ材料が接
続接点２のはんだ付け可能な材料全体に関して決められ
るのではなく、接続接点２の容積の約１／４ないし１／
２０であるような範囲１０（第４図参照）においてのみ
、はんだ付けの際に前記合金混合比を有する合金が形成
されるように量が決められることが推薦される。このこ
とは一方では半導体チップｌに対して熱的な長所をもた
らし、他方では接続接点２上での半導体チップ１の起こ
り得る材料のひずみがはんだ付けの際に避けられる。そ
の際更に、はんだ付けの際に接続接点２が全体として溶
け、それにより接触圧力（例えば２０　ｃ　Ｎ）に基づ
き半導体チップ１と導体路５との間に存在する間隔が減
少するおそれを避けることができる。すなわちもしこう
なったときには、半導体チップ１と導体路５との間の望
ましくない電気的短絡を生じるおそれがある。
【図面の簡単な説明】
第１図はこの発明に基づくフィルムキャリヤ集積回路の
一実施例の平面図、第２図は第１図に示す集積回路の切
断線■−Ｈによる断面図、第３図は第２図に示す半導体
チップの接続接点部分のはんだ付け前の拡大断面図、第
４図は第３図に示す部分のはんだ付け後の拡大断面図、
第５図は第１図に示す導体路の拡大平面図、第６図ない
し第１２図は第１図に示す集積回路に関するこの発明に
基づく製造方法の一実施例の各段階を示す平面図、第１
３図は第５図に示す接続面部分のホトマスク調整不良に
よるずれを示す拡大平面図である。 １・・・半導体チップ、　　２・・・接続接点。 ３・・・支持フィルム、　　５争◆・導体路、　　６拳
・・接続面、　　７・・・外部接続接点、　　８゜１０
−−−小さい範囲、　　　　００．第１のホトレジスト
層、　　　　１５・・・金属はく、　　　１６゜１７．
１８・・・はんだ材料を含むべき場所。 １９・Φ・第２のホトレジスト層。 ＩＧ２

Claims (1)

  1. 【特許請求の範囲】 １）支持フィルム（３）を備え、はんだ付け可能な材料
    から成る金属の導体路（５）がこ の支持フィルム上に設けられ、この導体路 （５）の一端上に接続面（６）が設けられ、またこの導
    体路（５）の他端上にはんだ材料により形成され外部配
    線とのはんだ付け結合に用いられる外部接続接点（７）
    が設けら れ、更にまた突起状の金属の接続接点（２）を有する半
    導体チップ（１）を備え、この チップの接続接点（２）が前記接続面（６）とはんだ付
    けされ、そのために接続面（６）にはんだ付け結合され
    る接続接点の少なくとも表面範囲がはんだ付け可能な材
    料から形成されるフィルムキャリヤ集積回路において、
    ａ）接続面（６）が電解析出されたはんだ材料を含み、 ｂ）接続面（６）にはんだ付けされている接続接点（２
    ）の表面範囲のはんだ付け可能な材料が、電解析出され
    たはんだ材料と共にはんだ付けの際に、共融相により限
    定された合金混合比における合金を形成し、この相の融
    点が外部接続接点（７）のはんだ材料の融点より少なく
    とも２０℃高く、しかしながら 半導体チップ（１）がはんだ付けの際に熱的に損傷され
    る温度以下であり、 ｃ）外部接続接点（７）がはんだ材料として同様に電解
    析出されたはんだ材料を含む ことを特徴とするフィルムキャリヤ集積回 路。 ２）支持フィルム（３）が主としてプラスチック、特に
    カプトンから成ることを特徴とする特許請求の範囲第１
    項記載のフィルムキャリヤ集積回路。 ３）金属の導体路（５）が外部接続接点（７）のすぐそ
    ばで、導体路（５）の長さに比べて小さい範囲（８）内
    において、同様に電解析出されたはんだ材料を含むこと
    を特徴とする特許請求の範囲第１項又は第２項記載のフ
    ィルムキャリヤ集積回路。 ４）電解析出されたはんだ材料としてスズが用いられる
    ことを特徴とする特許請求の範囲 第１項ないし第３項のいずれか１項に記載のフィルムキ
    ャリヤ集積回路。 ５）電解析出されたはんだ材料として鉛分が１０原子％
    以下の鉛スズ合金が用いられることを特徴とする特許請
    求の範囲第１項ないし第３項のいずれか１項に記載のフ
    ィルムキャリヤ集積回路。 ６）接続接点（２）のはんだ付け可能な材料が主として
    金であることを特徴とする特許請求の範囲第１項ないし
    第５項のいずれか１項に記載のフィルムキャリヤ集積回
    路。 ７）接続接点（２）のはんだ付け可能な材料が主として
    金銅合金又は金銀合金であることを特徴とする特許請求
    の範囲第１項ないし第５項のいずれか１項に記載のフィ
    ルムキャリヤ集積回路。 ８）接続面（６）のはんだ材料が外部接続接点（７）の
    はんだ材料と別の物であることを特徴とする特許請求の
    範囲第１項ないし第７項のいずれか１項に記載のフィル
    ムキャリヤ集積回路。 ９）外部接続接点（７）のはんだ材料の厚さが１μｍな
    いし１５μｍであることを特徴とする特許請求の範囲第
    １項ないし第８項のいずれか１項に記載のフィルムキャ
    リヤ集積回 路。 １０）接続面（６）のはんだ材料の厚さがはんだ付け前
    に１μｍない１５μｍであることを特徴とする特許請求
    の範囲第１項ないし第９項のいずれか１項に記載のフィ
    ルムキャリヤ集積回路。 １１）接続面（６）のはんだ材料の量が、はんだ材料と
    してスズを用いかつ接続接点（２）の材料として金を用
    いた場合に、はんだ付けにより形成される合金の合金混
    合比がスズ分２９．３原子％で、これは前記の共融相に
    相応することを特徴とする特許請求の範囲第１項ないし
    第１０項のいずれか１項に記載の フィルムキャリヤ集積回路。 １２）接続面（６）のはんだ材料を用いた半導体チップ
    （１）の接続接点（２）のはんだ付けにより生じる合金
    が、接続接点（２）の容積に関して小さい範囲（１０）
    だけに形成されていることを特徴とする特許請求の範囲 第１項ないし第１１項のいずれか１項に記載のフィルム
    キャリヤ集積回路。 １３）前記小さい範囲（１０）が半導体チップ（１）の
    接続接点（２）の容積の１／４ないし１／２０であるこ
    とを特徴とする特許請求の範囲第１２項記載のフィルム
    キャリヤ集積回路。 １４）支持フィルム（３）がその主面上に全面的にはん
    だ付け可能な材料から成る金属はく（１５）を張られて
    いるフィルムキャリヤ集積回路の製造方法において、次
    の製造段階、ａ）金属はく（１５）上に第１のホトレジ
    スト層（９）を全面的に塗り、 ｂ）接続面（６）、外部接続接点（７）及び場合によっ
    ては完成したフィルムキャリヤ集積回路の導体路（５）
    などのはんだ材料を含むべき場所（１６、１７、１８）
    が、ホトレジスト（９）を除去されるように第１のホト
    レジスト層（９）を形成し、 ｃ）ホトレジスト（９）を除去された場所 （１６、１７、１８）上にはんだ材料を電解析出し、そ
    の結果接続面（６）と外部接続接点（７）ができ上がり
    、 ｄ）残っている第１のホトレジスト層（９）を除去し、 ｅ）第２のホトレジスト層を全面に塗り、 ｆ）接続面（６）、外部接続接点（７）及び完成したフ
    ィルムキャリヤ集積回路の導体 路（５）の存在する場所が、ホトレジスト （１９）で覆われたままであるように第２のホトレジス
    ト層を形成し、 ｇ）第２のホトレジスト層を除去された面で金属はく（
    １５）をエッチングすることにより導体路（５）を形成
    し、 ｈ）残っている第２のホトレジスト層 （１９）を除去し、 ｉ）電解析出されたはんだ材料の融点より少なくとも２
    ０℃高く、しかしながら半導体 チップ（１）がまさに損傷されない値よりもなお低いよ
    うな温度で、半導体チップ（１）の突起状の接続接点（
    ２）を支持フィルム （３）の接続面（６）にはんだ付けし、その結果少なく
    ともはんだ付け結合が形成される範囲（１０）において
    、前記共融相の合金混合比に対応する合金混合比を有す
    る合金が形成される、 を採用することを特徴とするフィルムキャリヤ集積回路
    の製造方法。 １５）接続接点（２）のはんだ付け可能な材料として、
    また電解析出されるはんだ材料として、それらの合金が
    合金混合比に関係して少なくとも一つの共融相を有し、
    この相の融点が一方では外部接続接点（７）のはんだ材
    料の融点より少なくとも２０℃高く、他方で は半導体チップ（１）がまさに損傷を受けない温度より
    なお低いことを特徴とする特許請求の範囲第１４項記載
    の製造方法。 １６）はんだ材料としてスズが電解析出されることを特
    徴とする特許請求の範囲第１４項又は第１５項記載の製
    造方法。 １７）はんだ材料として鉛分が１０原子％以下の鉛スズ
    合金が電解析出されることを特徴とする特許請求の範囲
    第１４項又は第１５項記載の製造方法。 １８）支持フィルム（３）の材料として主としてプラス
    チック、特にカプトンが用いられることを特徴とする特
    許請求の範囲第１４項ないし第１７項のいずれか１項に
    記載の製造方法。 １９）金属の接続接点（２）が、接続面（６）とのはん
    だ付けを行われる側の少なくとも表面範囲において、主
    として金から成るように構成されることを特徴とする特
    許請求の範囲第１４項ないし第１８項のいずれか１項に
    記載の製造方法。 ２０）金属の接続接点（２）が、接続面（６）とのはん
    だ付けを行われる側の少なくとも表面範囲において、主
    として金銅合金又は金銀合金から成るように構成されて
    いることを 特徴とする特許請求の範囲第１４項ないし 第１８項のいずれか１項に記載の製造方法。 ２１）外部接続接点（７）のはんだ材料として、接続面
    （６）のはんだ材料とは異なるはんだ材料が電解析出さ
    れることを特徴とする特許請求の範囲第１４項ないし第
    ２０項のいずれか１項に記載の製造方法。 ２２）はんだ材料が１μｍないし１５μｍの厚さに析出
    されることを特徴とする特許請求の範囲第１４項ないし
    第２１項のいずれか１項に記載の製造方法。 ２３）はんだ材料が接続面（６）及び外部接続接点（７
    ）上にそれぞれ全面的に析出されることを特徴とする特
    許請求の範囲第１４項ないし第２２項のいずれか１項に
    記載の製造方法。 ２４）接続面（６）上に析出されるはんだ材料の量が、
    はんだ材料としてスズを用い接続接点（２）の材料とし
    て金を用いる場合に、両金属のはんだ付けにより生じる
    合金がスズ分２９．３原子％を含むように決められ、こ
    のことが前記の共融相に相応することを特徴とする特許
    請求の範囲第１４項ないし第２３項のいずれか１項に記
    載の製造方法。 ２５）接続面（６）上に析出されるはんだ材料の量が接
    続接点（２）のはんだ付け可能な材料の量に関して、両
    材料のはんだ付けにより生じる合金が前記共融相におけ
    るこれら材料の合金混合比に相応する合金混合比でもっ
    て接続接点（２）の各容積に関して小さい範囲（１０）
    の中だけに形成されるように、決 められることを特徴とする特許請求の範囲 第１４項ないし第２４項のいずれか１項に記載の製造方
    法。 ２６）小さい範囲（１０）が突起状の接続接点（２）の
    容積の１／４ないし１／２０であるように決められるこ
    とを特徴とする特許請求の範囲第２５項記載の製造方法
    。
JP61036466A 1985-02-25 1986-02-20 フイルムキヤリヤ集積回路とその製造方法 Pending JPS61196564A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3506581 1985-02-25
DE3506581.8 1985-02-25

Publications (1)

Publication Number Publication Date
JPS61196564A true JPS61196564A (ja) 1986-08-30

Family

ID=6263500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61036466A Pending JPS61196564A (ja) 1985-02-25 1986-02-20 フイルムキヤリヤ集積回路とその製造方法

Country Status (3)

Country Link
US (1) US4811170A (ja)
EP (1) EP0193127A1 (ja)
JP (1) JPS61196564A (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS642330A (en) * 1987-06-25 1989-01-06 Nippon Mining Co Ltd Film carrier and manufacture thereof
FR2629272B1 (fr) * 1988-03-22 1990-11-09 Bull Sa Support de circuit integre de haute densite et appareil d'etamage selectif des conducteurs du support
US4939570A (en) * 1988-07-25 1990-07-03 International Business Machines, Corp. High power, pluggable tape automated bonding package
US5010387A (en) * 1988-11-21 1991-04-23 Honeywell Inc. Solder bonding material
EP0370738A1 (en) * 1988-11-21 1990-05-30 Honeywell Inc. Solder bumped leadframe
US5161729A (en) * 1988-11-21 1992-11-10 Honeywell Inc. Package to semiconductor chip active interconnect site method
US5066614A (en) * 1988-11-21 1991-11-19 Honeywell Inc. Method of manufacturing a leadframe having conductive elements preformed with solder bumps
DE3912893A1 (de) * 1989-04-19 1990-10-25 Siemens Ag Als mikropack montierte halbleiteranordnung
JP2664878B2 (ja) * 1994-01-31 1997-10-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップパッケージおよびその製造方法
SE510861C2 (sv) * 1997-07-11 1999-06-28 Ericsson Telefon Ab L M Anordning och förfarande i elektroniksystem
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
JP2000349217A (ja) * 1999-06-09 2000-12-15 Matsushita Electric Ind Co Ltd 電子部品、この電子部品を実装した電子機器およびその製造方法
EP1176639B1 (de) * 2000-07-28 2007-06-20 Infineon Technologies AG Verfahren zur Kontaktierung eines Halbleiterbauelementes
JP4552671B2 (ja) * 2005-01-31 2010-09-29 ブラザー工業株式会社 基板接合体、インクジェットヘッド及びこれらの製造方法
CA2770505C (en) 2009-08-14 2015-07-21 Susanne Liebelt Abrasive articles including abrasive particles bonded to an elongated body
TWI466990B (zh) 2010-12-30 2015-01-01 Saint Gobain Abrasives Inc 磨料物品及形成方法
EP2755803A4 (en) * 2011-09-16 2015-12-30 Saint Gobain Abrasives Inc GRINDING MATERIAL AND METHOD FOR THE PRODUCTION THEREOF
KR20140075717A (ko) 2011-09-29 2014-06-19 생-고뱅 어브레이시브즈, 인코포레이티드 배리어층이 있는 신장 기재 몸체 결합 연마 입자를 포함하는 연마 물품, 및 이를 형성하는 방법
TW201404527A (zh) 2012-06-29 2014-02-01 Saint Gobain Abrasives Inc 研磨物品及形成方法
TW201402274A (zh) 2012-06-29 2014-01-16 Saint Gobain Abrasives Inc 研磨物品及形成方法
TWI474889B (zh) 2012-06-29 2015-03-01 Saint Gobain Abrasives Inc 研磨物品及形成方法
TW201441355A (zh) 2013-04-19 2014-11-01 Saint Gobain Abrasives Inc 研磨製品及其形成方法
TWI664057B (zh) 2015-06-29 2019-07-01 美商聖高拜磨料有限公司 研磨物品及形成方法
GB2595432A (en) * 2019-10-16 2021-12-01 Churchward Mark A switching assembly and use thereof in a handheld wireless device for remotely activating a remote controlled system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436818A (en) * 1965-12-13 1969-04-08 Ibm Method of fabricating a bonded joint
JPS557022B1 (ja) * 1968-05-10 1980-02-21
US3680198A (en) * 1970-10-07 1972-08-01 Fairchild Camera Instr Co Assembly method for attaching semiconductor devices
DE2414297C3 (de) * 1974-03-25 1980-01-17 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur teilautomatischen Herstellung von Zwischenträgern für Halbleiterbauelemente
JPS5826828B2 (ja) * 1978-04-26 1983-06-06 新光電気工業株式会社 テ−プキヤリアの製造方法
DE3343367A1 (de) * 1983-11-30 1985-06-05 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung

Also Published As

Publication number Publication date
EP0193127A1 (de) 1986-09-03
US4811170A (en) 1989-03-07

Similar Documents

Publication Publication Date Title
JPS61196564A (ja) フイルムキヤリヤ集積回路とその製造方法
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
US4530152A (en) Method for encapsulating semiconductor components using temporary substrates
JP3201957B2 (ja) 金属バンプ、金属バンプの製造方法、接続構造体
EP0210380A1 (en) Electronic circuit interconnection system
US5421081A (en) Method for producing electronic part mounting structure
CA2274404A1 (en) Bonding of semiconductor power devices
JPS61196546A (ja) フイルムキヤリヤ集積回路とその製造方法
JPH0529363A (ja) 配線基板
EP1179836A2 (en) A contact for indium semiconductor devices incorporating gold solders
JP2526434B2 (ja) 半導体装置及びその製造方法
JPH07118340B2 (ja) コネクタ・アセンブリ
JPH06232317A (ja) 多端子電子部品とその製造方法
JP2716355B2 (ja) 半導体装置の製造方法
JPH06177311A (ja) 樹脂封止型半導体装置
US6509207B1 (en) Soldering method and apparatus for a chip and electronic devices
JP2767978B2 (ja) はんだパッドの製造方法とはんだパッド
JPH05218268A (ja) 半導体装置
KR950008697B1 (ko) Tab 테이프
JPS60198761A (ja) ろう付け方法
JPH0341475Y2 (ja)
JP3351878B2 (ja) 半導体装置およびその製造方法
JPH01223755A (ja) 半導体装置用リードフレーム
KR20070015164A (ko) 반도체 부품의 외장 팔라듐 도금 구조 및 반도체 장치의제조 방법
JP2819321B2 (ja) 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法