JPS61242051A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61242051A
JPS61242051A JP8383685A JP8383685A JPS61242051A JP S61242051 A JPS61242051 A JP S61242051A JP 8383685 A JP8383685 A JP 8383685A JP 8383685 A JP8383685 A JP 8383685A JP S61242051 A JPS61242051 A JP S61242051A
Authority
JP
Japan
Prior art keywords
lead
lead frame
group
alloy
polyimide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8383685A
Other languages
English (en)
Other versions
JPH0812896B2 (ja
Inventor
Koji Nose
幸之 野世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP60083836A priority Critical patent/JPH0812896B2/ja
Publication of JPS61242051A publication Critical patent/JPS61242051A/ja
Publication of JPH0812896B2 publication Critical patent/JPH0812896B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はプラスチック用トランスファーモールド型パッ
ケージのリードフレームに関する。
従来の技術 従来の半導体装置搭載用リードフレームは、Ｆｅ−Ｎｉ
−Ｃｏ合金、Ｆｅ−Ｎｉ　合金、Ｃｕ系合金を、その材
料としていた。しかし、最近では、半導体装置を搭載し
たパッケージの高密度実装が要求されるなかで、材料の
改善は行われずに、寸法の縮小化に力点のおかれたパッ
ケージ設計に努力が注がれてきていた。従って寸法の小
型化は、必然的に金属性リードフレームの薄型指向へと
つながシ、その結果として半導体を搭載したパッケージ
のアクタ−リードの折り曲げ強度の低下や、アウターリ
ードフォーミング後のリード変形が問題になる。
発明が解決しようとする問題点 リードフレームの材料がＦｅ−Ｎｉ−Ｃｏ　　合金や、
Ｆｅ−Ｎｉ　　合金の場合、周囲のモールド材（エポキ
シ系樹脂）との熱膨張係数が、Ｆ　ｅ　−Ｎ　ｉ合金で
、４．４ｐｐｍ／Ｃ２樹脂で２５ｐｐｍ／°Ｃと、大き
く異なるために、熱衝撃や温度サイクル等の環境試験で
、樹脂とリードフレームの境界面が剥離を生じ、この種
の樹脂と金属の組合わせにおいて、高湿の雰囲気での使
用は、半導体装置の不良を誘発する主原因とされていた
。
樹脂封入の際細線長が長いとワイヤー形状が変形し、半
導体装置や、隣接するワイヤー間で接触するという問題
があった。
本発明は、従来例に見られた上述の問題を一挙に解決す
ると共に、広範囲の樹脂との組合わせが可能になる。
問題点を解決するだめの手段 本発明は要約すると、トランスファーモールドで成形す
る半導体パッケージに用いるリードフレームが、ポリイ
ミドシート、またはテープとその一方もしくは両方に金
属あるいは有機導電材料で形成された配線を施したリー
ドフレームである。
作　　用 ポリイミドテープまたはシート上に薄い金属あるいは導
電材料を電極リードとして形成したものは樹脂封止性が
よく、熱耐性にもすぐれている。
実施例 次に、本発明を実施例により詳しく述べる。
第１図は、本発明実施例のリードフレームで構成された
半導体パッケージの一例を全体外観斜視図で示す。
リードフレーム１は、耐熱性（３００″Ｃ以上）を有す
る厚さ０．０６〜Ｏ，ＳＷのポリイミド系テープ２と、
電気的導通を図るための厚さ０．０３〜０．２ｇ、のＣ
ｕまたはＣｕ系合金からなるリード３で形成されており
、これをトランスファーモールドでエポキシ系樹脂４に
より成形する。
パッケージ内部は、第２図の断面図のように、インナー
リード先端部５がバンプ付き構造をなしておシ、さらに
その表面は、０．５〜５．０μｍの厚みのＡｕメッキか
、無酸化銅の塊になっている。
このインナーリード先端部６を半導体装置７上のＡｌポ
ンディングパッド６に熱圧着または、サーモソニック法
で接続する。これら〜リードフレーム１はトランスファ
ーモールド法で樹脂成形を行うために、第３図の封止連
体形状図のように、所要の寸法に切断される。しかし、
−貫自動化ラインでは、定尺に切断する必要はない。
さらにテスティングは、テープ状のままでも、リード３
とポリイミドテープ２を一体のままか、リードフォーミ
ング後に行う。
組立工程における送シ方法は、ポリイミドテープの両端
に設けられた送り孔８を用いて行い、裏側は、リード３
と同じ金属材料で補強する。また、はんだ付けに適合で
きるように、リードフレーム基体のポリイミドシート２
の一部に、はんだ逃げ孔９をスリット状に設けておくと
よい。
発明の効果 従来のリードフレーム材料の主流をなす、Ｆｅ−Ｎ　ｔ
　−Ｃｏ合金やＦ　ｅ　−Ｎ　ｉ合金（４２７０イ）は
、エポキシ系樹脂との熱膨張係数の差が大きく、熱衝撃
試験や、温度サイクル試験等で、樹脂と金属の界面に剥
離を生じ、耐湿面で劣化を生じる。しかし、リードフレ
ームにＣｕ系のリードをラミネートシたポリイミド系テ
ープを用いることで、上記問題が緩和される。（下に各
材料の熱膨張係数を示す。） ４２７０イ　　　”　４　ｐｐｍ／’ＣＣｕ　　　　　
　　＝　１７　ｐｐｍ／’Ｃポリイミド　　３０〜４０
　ｐ　ｐｍ　／”Ｃエポキシ系　　　＝　２５　Ｐ　ｐ
ｍ／’Ｃまた、ポリイミド樹脂と、エポキシ系樹脂の接
着性は鉄系合金とエポキシ系樹脂の接着性と比較した場
合、はるかに優れている。
さらに、アクタ−リードは、ポリイミドテープにラミネ
ートされているため、薄型小型パッケージ等で問題にな
っている、リード断線やリード変形が皆無になる。
なお、アウターリードは、リードＩＯｕ箔とポリイミド
テープを薄塵化すれば、フレキシビリティ−の高いアウ
ターリードが実現でき、逆に両者て厚い材料を用いれば
、現状見られるような、機械的に強固なアウターリード
が実現できる。
【図面の簡単な説明】
第１図、第２図、第３図は本発明実施例装置の外観斜視
図、要部断面図、封止連体形状図である。 １・・・・・・リードフレーム、２・・・・・・ポリイ
ミド系テープ、３・・・・・・ＣｕまたはＣｕ系合金リ
ード、４・・・・・・エポキシ系樹脂、５・・・・・・
インナーリード先端部、６・・・・・・Ａｌポンディン
グパッド、７・・・・・・半導体装置、８・・・・・・
送シ孔、９・・・・・・ハンダ逃げ孔。

Claims (2)

    【特許請求の範囲】
  1. （１）ポリイミド系フィルム上に、半導体装置を接続す
    るためのＣｕ、Ｃｕ系合金または有機導電性材料を有す
    る配線パターンを施したシートもしくはテープからなる
    リードフレーム。
  2. （２）パターンリードがインナーリードと、アウターリ
    ードとで一体となっており、ポリイミドシートもしくは
    テープが、樹脂本体の内外に及んで存在することを特徴
    とする特許請求の範囲第１項に記載のリードフレーム。
JP60083836A 1985-04-19 1985-04-19 半導体装置 Expired - Lifetime JPH0812896B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60083836A JPH0812896B2 (ja) 1985-04-19 1985-04-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60083836A JPH0812896B2 (ja) 1985-04-19 1985-04-19 半導体装置

Publications (2)

Publication Number Publication Date
JPS61242051A true JPS61242051A (ja) 1986-10-28
JPH0812896B2 JPH0812896B2 (ja) 1996-02-07

Family

ID=13813785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60083836A Expired - Lifetime JPH0812896B2 (ja) 1985-04-19 1985-04-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH0812896B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260058A (ja) * 1987-04-16 1988-10-27 Nec Corp 半導体装置の製造方法
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
JPH02260447A (ja) * 1989-03-30 1990-10-23 Matsushita Electric Ind Co Ltd Ｉｃパッケージ
JPH02260445A (ja) * 1989-03-30 1990-10-23 Matsushita Electric Ind Co Ltd Ｉｃパッケージ
JP2009141030A (ja) * 2007-12-05 2009-06-25 Nichia Corp 発光装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61134045A (ja) * 1984-12-05 1986-06-21 Nec Corp 樹脂封止型半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61134045A (ja) * 1984-12-05 1986-06-21 Nec Corp 樹脂封止型半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260058A (ja) * 1987-04-16 1988-10-27 Nec Corp 半導体装置の製造方法
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
JPH02260447A (ja) * 1989-03-30 1990-10-23 Matsushita Electric Ind Co Ltd Ｉｃパッケージ
JPH02260445A (ja) * 1989-03-30 1990-10-23 Matsushita Electric Ind Co Ltd Ｉｃパッケージ
JP2009141030A (ja) * 2007-12-05 2009-06-25 Nichia Corp 発光装置

Also Published As

Publication number Publication date
JPH0812896B2 (ja) 1996-02-07

Similar Documents

Publication Publication Date Title
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
US6028356A (en) Plastic-packaged semiconductor integrated circuit
JPH11345915A (ja) スタックパッケ―ジ及びその製造方法
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
US6518653B1 (en) Lead frame and semiconductor device
JPS60167454A (ja) 半導体装置
JPS61242051A (ja) 半導体装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH01196153A (ja) 樹脂封止半導体装置
JPH0817870A (ja) 半導体装置
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2000124356A (ja) 半導体パッケ―ジ用部材，半導体パッケ―ジ及び半導体パッケ―ジ製造方法
JP3314574B2 (ja) 半導体装置の製造方法
JPH0846084A (ja) 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
JP2003017644A (ja) 樹脂封止型半導体装置の製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
JPS60116143A (ja) 半導体パツケージ
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JPS62263665A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP2743567B2 (ja) 樹脂封止型集積回路
JPH04100265A (ja) 樹脂封止型半導体装置
JPH06326227A (ja) 多層リードフレームの製造方法及び構造