JP2743567B2 - 樹脂封止型集積回路 - Google Patents
樹脂封止型集積回路Info
- Publication number
- JP2743567B2 JP2743567B2 JP2257800A JP25780090A JP2743567B2 JP 2743567 B2 JP2743567 B2 JP 2743567B2 JP 2257800 A JP2257800 A JP 2257800A JP 25780090 A JP25780090 A JP 25780090A JP 2743567 B2 JP2743567 B2 JP 2743567B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead frame
- solder plating
- lead
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はリードフレームに関し、特にインナリード先
端部に能動素子，受動素子及び回路基板等を半田付けし
て接続するリードフレームに関する。
端部に能動素子，受動素子及び回路基板等を半田付けし
て接続するリードフレームに関する。
従来のこの種のリードフレームは、第４図（ａ），
（ｂ）に示すように、金属材料（例えば、42％Ni−Fe合
金，銅合金等）で製造されたリードフレーム１の表面ま
たは裏面もしくは両面に、ある組成（例えば、Sn60％−
Pb40％,Sn5％−Pb95％等）の半田めっき層b3をインナリ
ード5,タイバー6,外部リード４等を１つのめっき範囲と
して選択的に形成する構造となっている。
（ｂ）に示すように、金属材料（例えば、42％Ni−Fe合
金，銅合金等）で製造されたリードフレーム１の表面ま
たは裏面もしくは両面に、ある組成（例えば、Sn60％−
Pb40％,Sn5％−Pb95％等）の半田めっき層b3をインナリ
ード5,タイバー6,外部リード４等を１つのめっき範囲と
して選択的に形成する構造となっている。
リードフレーム１は、一般的に、半導体集積回路装置
等で使用されている能動素子とインナリードとをワイヤ
ーボンディング法等によって電気的に接続されているも
のとは異なり、インナリード５先端部に能動素子，受動
素子，回路基板等を半田付けして半導体あるいは混成集
積回路装置を製造する時に用いられるものである。
等で使用されている能動素子とインナリードとをワイヤ
ーボンディング法等によって電気的に接続されているも
のとは異なり、インナリード５先端部に能動素子，受動
素子，回路基板等を半田付けして半導体あるいは混成集
積回路装置を製造する時に用いられるものである。
従って、選択的に貴金属（例えば、金，銀，パラジウ
ム）めっきは施されていない構造である。
ム）めっきは施されていない構造である。
この従来のリードフレームは、金属材料（例えば、厚
さ0.15mmの42％Ni−Fe合金，厚さ0.2mmの銅合金等）の
表面または裏面もしくは両面に１種類の半田めっき層
（例えば、組成Sn60％−Pb40％）が選択的に施されてい
る。この半田めっき層は、外部リードにも施されている
ため、組成構成については製品のセットへ実装条件に大
きく左右されている。
さ0.15mmの42％Ni−Fe合金，厚さ0.2mmの銅合金等）の
表面または裏面もしくは両面に１種類の半田めっき層
（例えば、組成Sn60％−Pb40％）が選択的に施されてい
る。この半田めっき層は、外部リードにも施されている
ため、組成構成については製品のセットへ実装条件に大
きく左右されている。
一般に、実装条件（例えば、半田ディップ法，半田リ
フロー法等）に於ける半田の温度については、内部搭載
素子の高機能化あるいはパッケージの大型化に伴い、低
温化傾向にある。従って、従来のリードフレームの構造
をとる限りSn,Pbの共晶温度以上のものは用いることが
不可能である。
フロー法等）に於ける半田の温度については、内部搭載
素子の高機能化あるいはパッケージの大型化に伴い、低
温化傾向にある。従って、従来のリードフレームの構造
をとる限りSn,Pbの共晶温度以上のものは用いることが
不可能である。
このため、インナリード先端部への能動素子，受動素
子，回路基板等の半田付後、外装樹脂にて封止する製品
に於いては、樹脂封止温度あるいは樹脂キュア温度（例
えば、トランスファモールド:160〜180℃，流動浸漬:15
0〜180℃，樹脂キュア:120〜180℃等）により接続部の
半田めっき層が再溶融するために接続の信頼性が劣化す
るという問題点がある。
子，回路基板等の半田付後、外装樹脂にて封止する製品
に於いては、樹脂封止温度あるいは樹脂キュア温度（例
えば、トランスファモールド:160〜180℃，流動浸漬:15
0〜180℃，樹脂キュア:120〜180℃等）により接続部の
半田めっき層が再溶融するために接続の信頼性が劣化す
るという問題点がある。
樹脂のキュア温度は、特性向上（例えば、ガラス転移
点温度150℃から175℃）のために高くなる方向である。
点温度150℃から175℃）のために高くなる方向である。
本発明の目的は、接続部の半田めっき層の再溶融によ
る接続の信頼性の劣化のない印刷配線板を提供すること
にある。
る接続の信頼性の劣化のない印刷配線板を提供すること
にある。
本発明の樹脂封止型集積回路装置は、回路基板に素子
を搭載しリードフレームのインナーリード先端部を前記
回路基板に接続し、前記回路基板および前記インナーリ
ード部を樹脂封止し、前記リードフレームのアウターリ
ード部を前記樹脂外へ導出した樹脂封止型集積回路装置
において、 前記リードフレームは前記インナーリード先端部に高
温半田めっきを、前記アウターリード部に低温半田めっ
きを施し、前記高温半田めっき層と前記低温半田めっき
層との中間にめっきをしない素材露出部を備えることに
より樹脂密着性を高めたリードフレームであることを特
徴としている。
を搭載しリードフレームのインナーリード先端部を前記
回路基板に接続し、前記回路基板および前記インナーリ
ード部を樹脂封止し、前記リードフレームのアウターリ
ード部を前記樹脂外へ導出した樹脂封止型集積回路装置
において、 前記リードフレームは前記インナーリード先端部に高
温半田めっきを、前記アウターリード部に低温半田めっ
きを施し、前記高温半田めっき層と前記低温半田めっき
層との中間にめっきをしない素材露出部を備えることに
より樹脂密着性を高めたリードフレームであることを特
徴としている。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ），（ｂ）は、本発明の一実施例の平面図
及びＡ−Ａ′線断面図、第２図（ａ），（ｂ）は第１図
のリードフレームに回路基板を接続した平面図及びＢ−
Ｂ′線断面図、第３図（ａ），（ｂ）は第１図のリード
フレームを用いた混成集積回路装置の平面図及び断面図
である。
及びＡ−Ａ′線断面図、第２図（ａ），（ｂ）は第１図
のリードフレームに回路基板を接続した平面図及びＢ−
Ｂ′線断面図、第３図（ａ），（ｂ）は第１図のリード
フレームを用いた混成集積回路装置の平面図及び断面図
である。
まず、第１図（ａ），（ｂ）に示すように、リードフ
レーム１のインナーリード５に半田めっき層a2を両面に
被覆する。半田めっき層a2は、通常、高半田めっき（例
えば、Sn5％−Pb95％，融点300〜315℃）が行われる。
このとき、半田めっき層a2の外周部外側にリードフレー
ム１の素材を露出させた半田めっき層a2のない素材露出
面７（例えば、範囲が0.2〜0.2mm）を設ける。
レーム１のインナーリード５に半田めっき層a2を両面に
被覆する。半田めっき層a2は、通常、高半田めっき（例
えば、Sn5％−Pb95％，融点300〜315℃）が行われる。
このとき、半田めっき層a2の外周部外側にリードフレー
ム１の素材を露出させた半田めっき層a2のない素材露出
面７（例えば、範囲が0.2〜0.2mm）を設ける。
更に、素材露出面７の外周外側に選択的に半田めっき
層b3を両面に形成する。半田めっき層b3の半田めっき
は、外部リード４については全面に、タイバー６および
その他の部分については必要に応じて実施する。半田め
っき層b3は、通常、低温半田めっき（例えば、Sn60％−
Pb40％，融点183〜189℃）が行われる。半田めっき層a2
と半田めっき層b3の半田めっき処理順位は、どちらが先
でもよい。
層b3を両面に形成する。半田めっき層b3の半田めっき
は、外部リード４については全面に、タイバー６および
その他の部分については必要に応じて実施する。半田め
っき層b3は、通常、低温半田めっき（例えば、Sn60％−
Pb40％，融点183〜189℃）が行われる。半田めっき層a2
と半田めっき層b3の半田めっき処理順位は、どちらが先
でもよい。
次に、第２図（ａ），（ｂ）に示すように、回路基板
８を半田付法により、第１図のリードフレーム１に接続
する。
８を半田付法により、第１図のリードフレーム１に接続
する。
次に、第３図（ａ），（ｂ）に示すように、回路基板
８上に搭載された受動素子9,能動素子10等を金属細線11
を用いて電気的に接続し回路形成を実施する。
８上に搭載された受動素子9,能動素子10等を金属細線11
を用いて電気的に接続し回路形成を実施する。
更に、外装樹脂12にて樹脂封止することにより、回路
基板８に受動素子9,能動素子10等を搭載した接続信頼度
の高い混成集積回路装置が得られる。
基板８に受動素子9,能動素子10等を搭載した接続信頼度
の高い混成集積回路装置が得られる。
以上説明したように本発明は、リードフレームの表
面，裏面あるいは両面にリードフレームの素材露出面を
隔てて融点に相違のある半田めっきを選択的に複数箇所
実施することにより、外装樹脂封止，樹脂キュア，ワイ
ヤーボンディング等の受動素子，能動素子等を搭載する
時の高温度による接続半田の再溶融による接続信頼度の
劣化防止と製品実装（半田リフロー，フロディッパー，
ディップその他）の容易化を兼ねそなえた効果を有す
る。
面，裏面あるいは両面にリードフレームの素材露出面を
隔てて融点に相違のある半田めっきを選択的に複数箇所
実施することにより、外装樹脂封止，樹脂キュア，ワイ
ヤーボンディング等の受動素子，能動素子等を搭載する
時の高温度による接続半田の再溶融による接続信頼度の
劣化防止と製品実装（半田リフロー，フロディッパー，
ディップその他）の容易化を兼ねそなえた効果を有す
る。
更に、高温半田めっき層と低温半田めっき層間にリー
ドフレームの素材露出面を確保しているため、外装樹脂
との密着性が良くなり、耐湿性の向上も可能となる効果
もある。
ドフレームの素材露出面を確保しているため、外装樹脂
との密着性が良くなり、耐湿性の向上も可能となる効果
もある。
第１図（ａ），（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ′線断面図、第２図（ａ），（ｂ）は第１図のリ
ードフレームに回路基板を接続した平面図及びＢ−Ｂ′
線断面図、第３図（ａ），（ｂ）は第１図のリードフレ
ームを用いた混成集積回路装置の平面図及び断面図、第
４図（ａ），（ｂ）は従来のリードフレームの一例の平
面図及びＣ−Ｃ′線断面図である。 １……リードフレーム、２……半田めっき層ａ、３……
半田めっき層ｂ、４……外部リード、５……インナーリ
ード、６……タイバー、７……素材露出面、８……回路
基板、９……受動素子、10……能動素子、11……金属細
線、12……外装樹脂。
Ａ−Ａ′線断面図、第２図（ａ），（ｂ）は第１図のリ
ードフレームに回路基板を接続した平面図及びＢ−Ｂ′
線断面図、第３図（ａ），（ｂ）は第１図のリードフレ
ームを用いた混成集積回路装置の平面図及び断面図、第
４図（ａ），（ｂ）は従来のリードフレームの一例の平
面図及びＣ−Ｃ′線断面図である。 １……リードフレーム、２……半田めっき層ａ、３……
半田めっき層ｂ、４……外部リード、５……インナーリ
ード、６……タイバー、７……素材露出面、８……回路
基板、９……受動素子、10……能動素子、11……金属細
線、12……外装樹脂。
Claims (1)
- 【請求項１】回路基板に素子を搭載しリードフレームの
インナーリード先端部を前記回路基板に接続し、前記回
路基板および前記インナーリード部を樹脂封止し、前記
リードフレームのアウターリード部を前記樹脂外へ導出
した樹脂封止型集積回路装置において、 前記リードフレームは前記インナーリード先端部に高温
半田めっきを、前記アウターリード部に低温半田めっき
を施し、前記高温半田めっき層と前記低温半田めっき層
との中間にめっきをしない素材露出部を備えることによ
り樹脂密着性を高めたリードフレームであることを特徴
とする樹脂封止型集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257800A JP2743567B2 (ja) | 1990-09-27 | 1990-09-27 | 樹脂封止型集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257800A JP2743567B2 (ja) | 1990-09-27 | 1990-09-27 | 樹脂封止型集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04134851A JPH04134851A (ja) | 1992-05-08 |
| JP2743567B2 true JP2743567B2 (ja) | 1998-04-22 |
Family
ID=17311285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2257800A Expired - Fee Related JP2743567B2 (ja) | 1990-09-27 | 1990-09-27 | 樹脂封止型集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2743567B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5662348A (en) * | 1979-10-26 | 1981-05-28 | Hitachi Ltd | Semiconductor device and production thereof |
| JPS647547A (en) * | 1987-06-29 | 1989-01-11 | Nec Corp | Resin-sealed semiconductor device |
-
1990
- 1990-09-27 JP JP2257800A patent/JP2743567B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04134851A (ja) | 1992-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI295846B (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
| TWI291756B (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| KR20080034081A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2009517869A (ja) | 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム | |
| JPS6050343B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPH0445985B2 (ja) | ||
| JP4045985B2 (ja) | 樹脂封止型電子装置 | |
| JP2743567B2 (ja) | 樹脂封止型集積回路 | |
| JP2622862B2 (ja) | リード付電子部品搭載用基板 | |
| JP2596542B2 (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JPS61242051A (ja) | 半導体装置 | |
| JPS60241241A (ja) | 半導体装置 | |
| JP3417292B2 (ja) | 半導体装置 | |
| JPH02121359A (ja) | 電子部品搭載用基板 | |
| JPS6050342B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 | |
| JP2503595B2 (ja) | 半導体リ―ドフレ―ム | |
| JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 | |
| JP2972679B2 (ja) | リードフレーム並びに樹脂封止型半導体装置及びその製造方法 | |
| JPS62105457A (ja) | 半導体装置 | |
| JPH05211261A (ja) | 半導体装置 | |
| JPH07147292A (ja) | 半導体装置の製造方法 | |
| JPH02250364A (ja) | リードフレーム及びその製造方法 | |
| JPS6196098A (ja) | 金メツキされた電子部品 | |
| JPH0286138A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |