JP2503595B2 - 半導体リ―ドフレ―ム - Google Patents
半導体リ―ドフレ―ムInfo
- Publication number
- JP2503595B2 JP2503595B2 JP63162015A JP16201588A JP2503595B2 JP 2503595 B2 JP2503595 B2 JP 2503595B2 JP 63162015 A JP63162015 A JP 63162015A JP 16201588 A JP16201588 A JP 16201588A JP 2503595 B2 JP2503595 B2 JP 2503595B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- plating layer
- lead frame
- tin
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体用リードフレームに関し、特に、リー
ドフレームの品質を向上して半導体装置の信頼性を向上
した半導体用リードフレームに関する。
ドフレームの品質を向上して半導体装置の信頼性を向上
した半導体用リードフレームに関する。
一般にICパッケージを製造する場合、素子固定部、イ
ンナーリード部、アウターリード部、外枠等よりなるリ
ードフレームを用いて行われている。これは第４図に示
すように、ICチップ固定部７上にICチップ16をチップボ
ンディングした後、ICチップ16とインナーリード５の先
端部６のAgめっき層12をAu、Al、Cu等の極細線15でワイ
ヤボンディングする。これは、次の理由による。即ち、
リードフレームは銅条（CA194、C505、リン青銅等）、
鉄条（42合金、コバール、ステンレス等）等の金属基体
から形成されており、この金属基体のままではAu線等の
ワイヤボンディングが困難もしくは不可能に近くなるた
め、ボンディングする部分のみにボンディング性の良い
貴金属（Ag層12）を部分的にめっきしている。このよう
に、ICチップ16とインナーリード５の先端部６がワイヤ
ボンディングされた後、第５図に示すように、プラスチ
ック樹脂18でモールドされる。この後、更に半導体装置
（ICパッケージ）をプリント基板等に取り付ける際の接
着性を付与するため、アウターリード部３を含む部分に
錫、半田（錫−鉛合金等）の完成品めっき層11が設けら
れ、最後に外枠部を切り落として完成品とする。
ンナーリード部、アウターリード部、外枠等よりなるリ
ードフレームを用いて行われている。これは第４図に示
すように、ICチップ固定部７上にICチップ16をチップボ
ンディングした後、ICチップ16とインナーリード５の先
端部６のAgめっき層12をAu、Al、Cu等の極細線15でワイ
ヤボンディングする。これは、次の理由による。即ち、
リードフレームは銅条（CA194、C505、リン青銅等）、
鉄条（42合金、コバール、ステンレス等）等の金属基体
から形成されており、この金属基体のままではAu線等の
ワイヤボンディングが困難もしくは不可能に近くなるた
め、ボンディングする部分のみにボンディング性の良い
貴金属（Ag層12）を部分的にめっきしている。このよう
に、ICチップ16とインナーリード５の先端部６がワイヤ
ボンディングされた後、第５図に示すように、プラスチ
ック樹脂18でモールドされる。この後、更に半導体装置
（ICパッケージ）をプリント基板等に取り付ける際の接
着性を付与するため、アウターリード部３を含む部分に
錫、半田（錫−鉛合金等）の完成品めっき層11が設けら
れ、最後に外枠部を切り落として完成品とする。
しかし、このICパッケージの製造方法ではプラスチッ
ク樹脂でモールドした後に行う完成品めっき工程の前処
理として、酸、アルカリ等を使用するため、樹脂と金属
リード材の隙間に酸等が侵入し、これによって塩の残留
等が発生する。また、溶融めっき時には200℃を越える
熱衝撃を与えるため、樹脂封止材にクラックが発生する
等の種々の問題が提起されている。このため、この完成
品めっき工程がICパッケージの信頼性を低下させる要因
となっている。また、組立て後、めっきメーカー等へ移
動するため、作業工程が複雑となり、コストアップの原
因となる。
ク樹脂でモールドした後に行う完成品めっき工程の前処
理として、酸、アルカリ等を使用するため、樹脂と金属
リード材の隙間に酸等が侵入し、これによって塩の残留
等が発生する。また、溶融めっき時には200℃を越える
熱衝撃を与えるため、樹脂封止材にクラックが発生する
等の種々の問題が提起されている。このため、この完成
品めっき工程がICパッケージの信頼性を低下させる要因
となっている。また、組立て後、めっきメーカー等へ移
動するため、作業工程が複雑となり、コストアップの原
因となる。
そこで、このような問題を解決するため、特開昭51-1
15775号広報に示されるものが提案されている。これは
ボンディング性の良い貴金属（Ag層12）を部分的に設け
たリードフレームに予めアウターリード部に錫−鉛合金
層を設けたものである。また、この他に特開昭58-52860
号公報に示されるように、アウタリード部の半田付け性
を向上するため、アウターリード部に鉛層と錫層の２層
を設ける方法も提案されている。
15775号広報に示されるものが提案されている。これは
ボンディング性の良い貴金属（Ag層12）を部分的に設け
たリードフレームに予めアウターリード部に錫−鉛合金
層を設けたものである。また、この他に特開昭58-52860
号公報に示されるように、アウタリード部の半田付け性
を向上するため、アウターリード部に鉛層と錫層の２層
を設ける方法も提案されている。
しかし、従来の半導体用リードフレームによると、以
下の問題点を有している。
下の問題点を有している。
（１）特開昭51-115775号の場合 ICの高集積化および高機能化に伴いICチップが大型化
しており、樹脂モールドエリアと半田めっきエリアの重
なりが狭くなっている。このため、半田めっきエリアの
位置精度の面から樹脂モールド外でリードフレーム素材
が露出することがあり、この露出面から鉄条の42合金あ
るいはCu合金材の腐食が発生する恐れがある。また、樹
脂モールドの前にめっき層を設けるため、金型に接する
部分にもめっき層が存在し、金型封止圧力と180℃に近
い熱によりこのめっき層が大きく変形し、モールド金型
内に半田が付着したり、ダムバー切断時に変形により生
じる半田バリが残るという問題もある。
しており、樹脂モールドエリアと半田めっきエリアの重
なりが狭くなっている。このため、半田めっきエリアの
位置精度の面から樹脂モールド外でリードフレーム素材
が露出することがあり、この露出面から鉄条の42合金あ
るいはCu合金材の腐食が発生する恐れがある。また、樹
脂モールドの前にめっき層を設けるため、金型に接する
部分にもめっき層が存在し、金型封止圧力と180℃に近
い熱によりこのめっき層が大きく変形し、モールド金型
内に半田が付着したり、ダムバー切断時に変形により生
じる半田バリが残るという問題もある。
（２）特開昭58-52860号の場合 アウターリード部に鉛と錫の２層を形成するが、イン
ナーリード部には貴金属めっきが施されていないため、
Au線を用いたICチップとインナーリード部の配線が困難
である。また、樹脂モールド近傍にはリードフレーム素
材が露出する欠点がある。
ナーリード部には貴金属めっきが施されていないため、
Au線を用いたICチップとインナーリード部の配線が困難
である。また、樹脂モールド近傍にはリードフレーム素
材が露出する欠点がある。
従って、本発明の目的は半田めっき層の変形を抑え、
金型への半田付着をなくして品質を向上することができ
る半導体用リードフレームを提供することである。
金型への半田付着をなくして品質を向上することができ
る半導体用リードフレームを提供することである。
本発明の他の目的は樹脂近傍でリードフレーム素材の
露出を防止し、半導体装置の信頼性を向上した半導体用
リードフレームを提供することである。
露出を防止し、半導体装置の信頼性を向上した半導体用
リードフレームを提供することである。
本発明は以上述べた目的を実現するため、金属基板上
に３μｍ以下の厚さで錫もしくは錫−鉛合金の第１層を
形成し、かつ、アウターリード部のみ厚さが３μｍを越
えるように更に錫もしくは錫−鉛合金の第２層を形成し
た半導体用リードフレームを提供する。
に３μｍ以下の厚さで錫もしくは錫−鉛合金の第１層を
形成し、かつ、アウターリード部のみ厚さが３μｍを越
えるように更に錫もしくは錫−鉛合金の第２層を形成し
た半導体用リードフレームを提供する。
即ち、本発明の半導体用リードフレームはリードフレ
ーム金属基板上に３μｍ以下の厚さで錫あるいは錫−鉛
合金等の薄い半田めっき層が設けられており、更に、薄
い半田めっき層上のアウターリード部のみに合計厚が３
μｍを越えるように錫あるいは錫−鉛合金の厚い半田め
っき層が設けられている。また、インナーリード先端部
にはボンディング性の良い貴金属めっき層（本実施例で
はAgめっき層）が設けられており、ICチップとインナー
リード部の配線を容易にしている。薄い半田めっき層の
厚さを３μｍ以下で設けることにより樹脂封止の際、モ
ールド金型による錫あるいは錫−鉛合金等の半田めっき
層の変形を抑えることができ、これによりモールド金型
への半田の付着および半田ばりの発生がなくなる。ま
た、インナーリード部にも半田めっき層が設けられてい
るため、樹脂封止の際、樹脂近傍でリードフレーム素材
が露出するのを防ぐことができる。厚い半田めっき層の
厚さを３μｍを越えるようにすると、組立工程での熱履
歴を経た後も良好な半田濡れ性を確保することができ
る。また、必要に応じて、金属基体に予め銅めっき層を
0.5μｍ程度設けてから薄い半田めっき層および厚い半
田めっき層を設けても良く、これによって金属基体と半
田めっき層の密着性を向上させることができる。
ーム金属基板上に３μｍ以下の厚さで錫あるいは錫−鉛
合金等の薄い半田めっき層が設けられており、更に、薄
い半田めっき層上のアウターリード部のみに合計厚が３
μｍを越えるように錫あるいは錫−鉛合金の厚い半田め
っき層が設けられている。また、インナーリード先端部
にはボンディング性の良い貴金属めっき層（本実施例で
はAgめっき層）が設けられており、ICチップとインナー
リード部の配線を容易にしている。薄い半田めっき層の
厚さを３μｍ以下で設けることにより樹脂封止の際、モ
ールド金型による錫あるいは錫−鉛合金等の半田めっき
層の変形を抑えることができ、これによりモールド金型
への半田の付着および半田ばりの発生がなくなる。ま
た、インナーリード部にも半田めっき層が設けられてい
るため、樹脂封止の際、樹脂近傍でリードフレーム素材
が露出するのを防ぐことができる。厚い半田めっき層の
厚さを３μｍを越えるようにすると、組立工程での熱履
歴を経た後も良好な半田濡れ性を確保することができ
る。また、必要に応じて、金属基体に予め銅めっき層を
0.5μｍ程度設けてから薄い半田めっき層および厚い半
田めっき層を設けても良く、これによって金属基体と半
田めっき層の密着性を向上させることができる。
以下、本発明の半導体用リードフレームを詳細に説明
する。
する。
第１図（ａ）、（ｂ）は本発明の一実施例を示し、42
合金を素材とした金属条をプレス加工によって打ち抜く
ことにより、リードフレーム外枠２、アウターリード部
３、ダムバー４、インナーリード部５、ICチップ固定部
７およびパイロットホール８を所定パターンで形成して
リードフレーム１用の金属基体とする。この金属基体上
には錫が70％混入した錫−鉛合金の薄い半田めっき層10
が２μｍの厚さで設けられており、更に、薄い半田めっ
き層10上のアウターリード部３のみに同じく錫が70％混
入した錫−鉛合金の厚い半田めっき層11が６μｍの厚さ
で設けられている。また、インナーリード先端部６には
Agめっき層12が６μｍの厚さで設けられており、ICチッ
プ（図示せず）との配線接続時にワイヤ接続が容易に行
えるようになっている。これは特にAgめっき層に限定す
るものではなく、ボンディング性の良い貴金属めっきで
あれば良く、Auめっき層でも良い。
合金を素材とした金属条をプレス加工によって打ち抜く
ことにより、リードフレーム外枠２、アウターリード部
３、ダムバー４、インナーリード部５、ICチップ固定部
７およびパイロットホール８を所定パターンで形成して
リードフレーム１用の金属基体とする。この金属基体上
には錫が70％混入した錫−鉛合金の薄い半田めっき層10
が２μｍの厚さで設けられており、更に、薄い半田めっ
き層10上のアウターリード部３のみに同じく錫が70％混
入した錫−鉛合金の厚い半田めっき層11が６μｍの厚さ
で設けられている。また、インナーリード先端部６には
Agめっき層12が６μｍの厚さで設けられており、ICチッ
プ（図示せず）との配線接続時にワイヤ接続が容易に行
えるようになっている。これは特にAgめっき層に限定す
るものではなく、ボンディング性の良い貴金属めっきで
あれば良く、Auめっき層でも良い。
第２図はこのリードフレームを用いてICパッケージに
組立てた状態を示し、ICチップ固定部７上にAgペースト
17を介してICチップ16が設けられており、このICチップ
16とインナーリード先端部６上のAgめっき層12とがAuワ
イヤ15によってワイヤボンディングされている。また、
厚い半田めっき層11の近くまでモールド樹脂18が施され
ており、ICチップ16等がその内部で樹脂封止されてい
る。外枠部２やダムバー４は樹脂封止の後、切断され
る。
組立てた状態を示し、ICチップ固定部７上にAgペースト
17を介してICチップ16が設けられており、このICチップ
16とインナーリード先端部６上のAgめっき層12とがAuワ
イヤ15によってワイヤボンディングされている。また、
厚い半田めっき層11の近くまでモールド樹脂18が施され
ており、ICチップ16等がその内部で樹脂封止されてい
る。外枠部２やダムバー４は樹脂封止の後、切断され
る。
このような半導体リードフレームはアウターリード部
３以外に３μｍ以下の厚さで薄い半田めっき層10が設け
られているため、樹脂封止の際、モールド金型の内部で
は薄い半田めっき層10の部分でリードフレーム１を支持
すれば良いので厚い半田めっき層11が変形することもな
く、これによって金型へのめっきの付着がなくなり、ま
た、半田バリの発生を防ぐことができる。また、アウタ
ーリード部３は厚さ３μｍを越えるように厚い半田めっ
き層11が設けられているため、組立工程での熱履歴を受
けても良好な半田濡れ性を確保することができる。この
ことは、後述する実験結果で明らかとなっている。更
に、インナーリード部５にも半田めっき層10が設けられ
ているため、樹脂近傍からリードフレーム素材が露出す
ることがない。
３以外に３μｍ以下の厚さで薄い半田めっき層10が設け
られているため、樹脂封止の際、モールド金型の内部で
は薄い半田めっき層10の部分でリードフレーム１を支持
すれば良いので厚い半田めっき層11が変形することもな
く、これによって金型へのめっきの付着がなくなり、ま
た、半田バリの発生を防ぐことができる。また、アウタ
ーリード部３は厚さ３μｍを越えるように厚い半田めっ
き層11が設けられているため、組立工程での熱履歴を受
けても良好な半田濡れ性を確保することができる。この
ことは、後述する実験結果で明らかとなっている。更
に、インナーリード部５にも半田めっき層10が設けられ
ているため、樹脂近傍からリードフレーム素材が露出す
ることがない。
第３図は本発明の第２の実施例を示し、プレス加工に
よって打ち抜いたリードフレーム１に所定の前処理を施
した後、シアン化銅めっき浴によって0.5μｍの銅めっ
き層13を設けたものであり、この後、厚さ２μｍの錫−
鉛合金の薄い半田めっき層10を設け、更にアウターリー
ド部３のみに厚さ６μｍの錫−鉛合金の厚い半田めっき
層11を設ける。この両半田めっき層10、11の形成前に銅
めっき層13を設けることによって薄い半田めっき層10と
金属基体との密着性を向上させることができる。
よって打ち抜いたリードフレーム１に所定の前処理を施
した後、シアン化銅めっき浴によって0.5μｍの銅めっ
き層13を設けたものであり、この後、厚さ２μｍの錫−
鉛合金の薄い半田めっき層10を設け、更にアウターリー
ド部３のみに厚さ６μｍの錫−鉛合金の厚い半田めっき
層11を設ける。この両半田めっき層10、11の形成前に銅
めっき層13を設けることによって薄い半田めっき層10と
金属基体との密着性を向上させることができる。
次表は以上述べた第１および第２の実施例および従来
の半導体用リードフレームの実験結果を示し、半田めっ
き厚と、モールド金型への半田付着およびパッケージ耐
湿性との関係を表す。
の半導体用リードフレームの実験結果を示し、半田めっ
き厚と、モールド金型への半田付着およびパッケージ耐
湿性との関係を表す。
以上の結果から明らかなように、従来例と比較して完
成品めっきを無くすことにより半導体の耐湿性を大幅に
向上することができることが判る。また、樹脂封止の
際、金型付着によるトラブルがなくなり、品質を向上さ
せることもできる。
成品めっきを無くすことにより半導体の耐湿性を大幅に
向上することができることが判る。また、樹脂封止の
際、金型付着によるトラブルがなくなり、品質を向上さ
せることもできる。
以上説明した通り、本発明の半導体用リードフレーム
によると、金属基板上に３μｍ以下の厚さで錫もしくは
錫−鉛合金の第１層を形成し、アウターリード部のみ厚
さが３μｍを越えるように更に錫もしくは錫−鉛合金の
第２層を形成したため、樹脂封止の際、モールド金型に
よる半田めっきの変形を抑え、モールド金型内への半田
付着をなくして品質を向上することができる。また、樹
脂近傍でリードフレーム素材の露出を防止し、半導体装
置の信頼性を向上することができる。
によると、金属基板上に３μｍ以下の厚さで錫もしくは
錫−鉛合金の第１層を形成し、アウターリード部のみ厚
さが３μｍを越えるように更に錫もしくは錫−鉛合金の
第２層を形成したため、樹脂封止の際、モールド金型に
よる半田めっきの変形を抑え、モールド金型内への半田
付着をなくして品質を向上することができる。また、樹
脂近傍でリードフレーム素材の露出を防止し、半導体装
置の信頼性を向上することができる。
第１図（ａ）、（ｂ）は本発明の一実施例を示し、
（ａ）はその平面図、（ｂ）は側面図、第２図は本発明
のリードフレームを用いた組立て状態を示す説明図、第
３図は本発明の第２の実施例を示す説明図、第４図およ
び第５図は従来の半導体用リードフレームを示す断面
図。 符号の説明 １……半導体用リードフレーム ２……リードフレーム外枠 ３……アウトリード部 ４……ダムバー ５……インナーリード部 ６……インナーリード先端部 ７……ICチップ固定部 ８……パイロットホール 10……薄い半田めっき層 11……厚い半田めっき層 12……Agめっき層 13……Cu下地めっき層 15……Auワイヤ、16……ICチップ 17……Agペースト、18……モールド樹脂
（ａ）はその平面図、（ｂ）は側面図、第２図は本発明
のリードフレームを用いた組立て状態を示す説明図、第
３図は本発明の第２の実施例を示す説明図、第４図およ
び第５図は従来の半導体用リードフレームを示す断面
図。 符号の説明 １……半導体用リードフレーム ２……リードフレーム外枠 ３……アウトリード部 ４……ダムバー ５……インナーリード部 ６……インナーリード先端部 ７……ICチップ固定部 ８……パイロットホール 10……薄い半田めっき層 11……厚い半田めっき層 12……Agめっき層 13……Cu下地めっき層 15……Auワイヤ、16……ICチップ 17……Agペースト、18……モールド樹脂
Claims (2)
- 【請求項１】打ち抜き加工により外枠、インナーリード
部、アウターリード部、および素子固定部等が形成され
た金属基板によって構成された半導体用リードフレーム
において、 前記金属基板の全面に３μｍ以下の厚さで形成された錫
もしくは錫−鉛合金の第１のめっき層と、前記アウター
リード部のみに前記第１層との合計層で３μｍを越える
厚さで形成された錫もしくは錫−鉛合金の第２のめっき
層を有することを特徴とする半導体用リードフレーム。 - 【請求項２】前記金属基板の全面に前記第１層の形成に
先立って銅めっき層が形成されている請求項第１項記載
の半導体用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63162015A JP2503595B2 (ja) | 1988-06-29 | 1988-06-29 | 半導体リ―ドフレ―ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63162015A JP2503595B2 (ja) | 1988-06-29 | 1988-06-29 | 半導体リ―ドフレ―ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0210859A JPH0210859A (ja) | 1990-01-16 |
| JP2503595B2 true JP2503595B2 (ja) | 1996-06-05 |
Family
ID=15746429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63162015A Expired - Lifetime JP2503595B2 (ja) | 1988-06-29 | 1988-06-29 | 半導体リ―ドフレ―ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503595B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH034554A (ja) * | 1989-06-01 | 1991-01-10 | Shinko Electric Ind Co Ltd | リードフレーム |
| JPH04165659A (ja) * | 1990-10-30 | 1992-06-11 | Nec Corp | 樹脂封止型半導体装置用リードフレーム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62105457A (ja) * | 1985-11-01 | 1987-05-15 | Hitachi Ltd | 半導体装置 |
-
1988
- 1988-06-29 JP JP63162015A patent/JP2503595B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0210859A (ja) | 1990-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194777B1 (en) | Leadframes with selective palladium plating | |
| US7368328B2 (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
| KR100381302B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US8039317B2 (en) | Aluminum leadframes for semiconductor QFN/SON devices | |
| US7872336B2 (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| US7309909B2 (en) | Leadframes for improved moisture reliability of semiconductor devices | |
| JP2001230360A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2009517869A (ja) | 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム | |
| US6608369B2 (en) | Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
| JP2989406B2 (ja) | 半導体装置用プリプレーテッドフレーム及びその製造方法 | |
| US20210265214A1 (en) | Methods and apparatus for an improved integrated circuit package | |
| JP2503595B2 (ja) | 半導体リ―ドフレ―ム | |
| JPH0590465A (ja) | 半導体装置 | |
| CN220358084U (zh) | 电子器件和引线框 | |
| JPH0216761A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JPH02222567A (ja) | リードフレーム | |
| JPS59149042A (ja) | 半導体用リ−ドフレ−ム | |
| KR100205331B1 (ko) | 리드 프레임 및 그 도금 방법 | |
| JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 | |
| JPH01223755A (ja) | 半導体装置用リードフレーム | |
| KR20070015164A (ko) | 반도체 부품의 외장 팔라듐 도금 구조 및 반도체 장치의제조 방법 | |
| JPH07147292A (ja) | 半導体装置の製造方法 | |
| JPH0689478B2 (ja) | 樹脂封止半導体装置の製造方法 | |
| JPS59144159A (ja) | プラスチツク封止型ｉｃ | |
| JPS60149155A (ja) | 半導体装置の製造方法およびそれに使用されるリ−ドフレ−ム |