JPH01223755A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH01223755A JPH01223755A JP5042788A JP5042788A JPH01223755A JP H01223755 A JPH01223755 A JP H01223755A JP 5042788 A JP5042788 A JP 5042788A JP 5042788 A JP5042788 A JP 5042788A JP H01223755 A JPH01223755 A JP H01223755A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- semiconductor device
- tin
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000007747 plating Methods 0.000 claims abstract description 45
- 229910000679 solder Inorganic materials 0.000 claims abstract description 28
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 abstract description 7
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 239000000956 alloy Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 6
- 238000000465 moulding Methods 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 229910000906 Bronze Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000010974 bronze Substances 0.000 description 4
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 150000003839 salts Chemical class 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置用リードフレーム、特に樹脂封止型
半導体装置に用いられるリードフレームに関する。
半導体装置に用いられるリードフレームに関する。
〈従来の技術〉
一般に、ＩＣやトランジスターなどの半導体装置を印刷
配線板に実装する場合、半導体装置のアウターリードを
印刷配線板の回路に半田付けして接続している。 この
ため半導体装置の半田付は性の良好なことは不可欠の要
件であり、これまでは、半導体集積回路素子を固定する
素子ボンディング、半導体集積回路素子とインナーリー
ドとを金属細線で結線するワイヤボンディングまたは半
導体集積回路素子を保護するための樹脂封止などの半導
体装置組立工程のあとに、アウターリードを外装めっき
する工程が必ず設けられていた。
配線板に実装する場合、半導体装置のアウターリードを
印刷配線板の回路に半田付けして接続している。 この
ため半導体装置の半田付は性の良好なことは不可欠の要
件であり、これまでは、半導体集積回路素子を固定する
素子ボンディング、半導体集積回路素子とインナーリー
ドとを金属細線で結線するワイヤボンディングまたは半
導体集積回路素子を保護するための樹脂封止などの半導
体装置組立工程のあとに、アウターリードを外装めっき
する工程が必ず設けられていた。
そして、この半導体装置に用いられる従来のリードフレ
ームは、第４図および第５図に示すようにほぼ中央部に
半導体集積回路素子１２を搭載する搭載台４と、その周
囲に該搭載台４に向って延出する複数のリード部３とを
有し、リード部３はさらに、前記半導体集積回路素子１
２とＡｕ細線等のボンディングワイヤ７（第５図）によ
り接続されるインナーリード６と外部回路と接続される
アウターリード９とを有する。
ームは、第４図および第５図に示すようにほぼ中央部に
半導体集積回路素子１２を搭載する搭載台４と、その周
囲に該搭載台４に向って延出する複数のリード部３とを
有し、リード部３はさらに、前記半導体集積回路素子１
２とＡｕ細線等のボンディングワイヤ７（第５図）によ
り接続されるインナーリード６と外部回路と接続される
アウターリード９とを有する。
このリードフレームは、一般に４２合金、コバールなど
の鉄系合金や、リン青銅、Ｃ５０５等の銅系合金等で作
られ、従来は、第４図に示すように、インナーリード６
と搭載台４上に、それぞれ直接Ａｇめっき層目を設けて
いた。
の鉄系合金や、リン青銅、Ｃ５０５等の銅系合金等で作
られ、従来は、第４図に示すように、インナーリード６
と搭載台４上に、それぞれ直接Ａｇめっき層目を設けて
いた。
しかしながらこのような方法の場合は、半導体装置とし
て完成してから、電気めっき法あるいは溶融めフき法に
よりアウターリード９に錫あるいは半田めっき層を設け
るが、電気めっき法の場合には、酸洗あるいは脱脂など
の前処理をするため腐食性の塩が残存し、また溶融めっ
き法の場合には、フラックスを用い、かつ２５０℃を越
えるヒートショックを与えるため、このような処理を受
けた半導体装置は樹脂とリードフレームとの間に残存す
る塩やヒートショックで拡大したクラックが信頼性を低
下させる原因になっていた。
て完成してから、電気めっき法あるいは溶融めフき法に
よりアウターリード９に錫あるいは半田めっき層を設け
るが、電気めっき法の場合には、酸洗あるいは脱脂など
の前処理をするため腐食性の塩が残存し、また溶融めっ
き法の場合には、フラックスを用い、かつ２５０℃を越
えるヒートショックを与えるため、このような処理を受
けた半導体装置は樹脂とリードフレームとの間に残存す
る塩やヒートショックで拡大したクラックが信頼性を低
下させる原因になっていた。
この対策として、予め半導体装置用リードフレームの搭
載台４および／またはインナーリード６を含まない部分
に、第６図に示すように錫または半田めっき層１０を設
ける方法が提案されている（例えば、特開昭５１−１１
５７７５号、特開昭５４−１２６４６７号および特開昭
５８−５２８６０号の各公報参照）。
載台４および／またはインナーリード６を含まない部分
に、第６図に示すように錫または半田めっき層１０を設
ける方法が提案されている（例えば、特開昭５１−１１
５７７５号、特開昭５４−１２６４６７号および特開昭
５８−５２８６０号の各公報参照）。
〈発明が解決しようとする課題〉
ところで、外枠部を含むアウターリードに設ける錫また
は半田めっきは、通常５μｍ以上の厚さが要求され、こ
のような厚めつきが外枠部に施されると、外枠部にある
リードフレーム搬送用および／または位置決め用に設け
たパイロットホールのサイズが規定値から外れ、半導体
装置の組立てを行う際の搬送、位置決めに支障を来すこ
とになり、製品不良の原因となる。
は半田めっきは、通常５μｍ以上の厚さが要求され、こ
のような厚めつきが外枠部に施されると、外枠部にある
リードフレーム搬送用および／または位置決め用に設け
たパイロットホールのサイズが規定値から外れ、半導体
装置の組立てを行う際の搬送、位置決めに支障を来すこ
とになり、製品不良の原因となる。
また、インナーリードを含む部分に錫あるいは半田めっ
きを施さないようにするため、基材が露出する境界の精
度などが問題となり、管理が難しいという欠点があった
。
きを施さないようにするため、基材が露出する境界の精
度などが問題となり、管理が難しいという欠点があった
。
本発明は、従来の上記欠点を除去することにより安価で
半田付は性のすぐれた、かつ信頼性の高い半導体装置を
構成するリードフレームを提供することを目的としてい
る。
半田付は性のすぐれた、かつ信頼性の高い半導体装置を
構成するリードフレームを提供することを目的としてい
る。
く課題を解決するための手段〉
上記目的を達成するために、本発明によれば、中央部に
半導体集積回路素子を搭載する搭載台と、その周囲に、
前記搭載台に向って延出する複数のリード部とを有する
リードフレームであって、該リードフレームを連結する
外枠部を除く部分で、少なくとも前記リード部の各アウ
ターリードの表面に錫または半田めっき層を設けて成る
ことを特徴とする半導体装置用リードフレームが）是供
される。
半導体集積回路素子を搭載する搭載台と、その周囲に、
前記搭載台に向って延出する複数のリード部とを有する
リードフレームであって、該リードフレームを連結する
外枠部を除く部分で、少なくとも前記リード部の各アウ
ターリードの表面に錫または半田めっき層を設けて成る
ことを特徴とする半導体装置用リードフレームが）是供
される。
そして、前記リード部のアウターリード上に設けられた
錫または半田めっき層の厚さを、アウターリード以外の
表面に設けられた錫または半田めフき層よりも厚くする
ことが好ましい。
錫または半田めっき層の厚さを、アウターリード以外の
表面に設けられた錫または半田めフき層よりも厚くする
ことが好ましい。
また、前記リード部のインナーリード先端部上にＡｇめ
っき層を設けることが好ましい。
っき層を設けることが好ましい。
さらに、前記録または半田めっき層および／またはＡｇ
めフき層の下層に下地として厚さ０．０５μｍ以上のＣ
ｕめっき層を設けることが好ましい。
めフき層の下層に下地として厚さ０．０５μｍ以上のＣ
ｕめっき層を設けることが好ましい。
以下に、本発明を添付の図面に示す好適実施例を参照し
ながらさらに詳細に説明する。 本発明は、その目的を
損わない限りこれらの図面に限定されるものではない。
ながらさらに詳細に説明する。 本発明は、その目的を
損わない限りこれらの図面に限定されるものではない。
第１図は本発明に係るリードフレームの一実施例を示す
平面図、第２図は第１図のＩＩ −ＩＩ線断面図、第３
図はこのリードフレームを用いた半導体装置の一例を示
す断面図である。
平面図、第２図は第１図のＩＩ −ＩＩ線断面図、第３
図はこのリードフレームを用いた半導体装置の一例を示
す断面図である。
リードフレーム１は、外枠部２、リード部３および搭載
台４を具える。
台４を具える。
外枠部２には、通常ワイヤボンド、モールドなどの位置
決めのため１個または２個以上のパイロットホール５が
穿設されている。
決めのため１個または２個以上のパイロットホール５が
穿設されている。
ソート部３は、インナーリード６、ボンディングワイヤ
７の接続部であるインナーリードのアイランド部８およ
びアウターリード９を有する。
７の接続部であるインナーリードのアイランド部８およ
びアウターリード９を有する。
リードフレーム１の外枠部２を除く部分で、少くとも前
記リード部３の各アウターリード９の表面には錫または
半田めっき層１０が設けられている。 この錫または半
田めっき層１０はリード部３の全面に設けてもよく、そ
の場合のめっき層の厚さは、アウターリード９では３μ
ｍ以上、その他の部分では３μｍ未満とするのがよい。
記リード部３の各アウターリード９の表面には錫または
半田めっき層１０が設けられている。 この錫または半
田めっき層１０はリード部３の全面に設けてもよく、そ
の場合のめっき層の厚さは、アウターリード９では３μ
ｍ以上、その他の部分では３μｍ未満とするのがよい。
このようにアウターリード９の錫または半田めっき
層１０の厚さを他の部分より厚くするのは、半導体装置
を組立てたときに、これを印刷配線板等へ半田付けする
際にぬれ性のよいことが必要であり、安定した半田付は
性を得るには通常３μｍ以上の厚さが必要であると言わ
れている。 一方、インナーリード６は車に基材が、樹
脂封止後に露出するのを防止できればよく、従ってこの
部分の錫または半田めっき層１０は基材をカバーする厚
さでよい。
層１０の厚さを他の部分より厚くするのは、半導体装置
を組立てたときに、これを印刷配線板等へ半田付けする
際にぬれ性のよいことが必要であり、安定した半田付は
性を得るには通常３μｍ以上の厚さが必要であると言わ
れている。 一方、インナーリード６は車に基材が、樹
脂封止後に露出するのを防止できればよく、従ってこの
部分の錫または半田めっき層１０は基材をカバーする厚
さでよい。
半田あるいは錫めっき層１０は、最初にリードフレーム
表面３全面に３μｍ未満の厚さで設ける。 ついで、ア
ウターリード９に相当する部分以外を機械的あるいはレ
ジストでマスクして半田あるいは錫めっきを行い厚めつ
きとする。
表面３全面に３μｍ未満の厚さで設ける。 ついで、ア
ウターリード９に相当する部分以外を機械的あるいはレ
ジストでマスクして半田あるいは錫めっきを行い厚めつ
きとする。
さらに、インナーリードのアイランド部８の表面にＡｇ
めフき層１１を７μｍ程度の厚さで設けることが好まし
い。
めフき層１１を７μｍ程度の厚さで設けることが好まし
い。
本発明のリードフレームｌは、第３図に示すように搭載
台４に半導体集積回路素子１２を搭載し、ボンディング
ワイヤ７を用いてインナーリードのアイランド部８およ
び回路素子１２にワイヤボンディングし、最後に樹脂１
３をモールドして半導体装置を組立て、外枠部２および
アウターリード９のダムバーを切断し、アウターリード
９を曲げ加工して用いることができる。
台４に半導体集積回路素子１２を搭載し、ボンディング
ワイヤ７を用いてインナーリードのアイランド部８およ
び回路素子１２にワイヤボンディングし、最後に樹脂１
３をモールドして半導体装置を組立て、外枠部２および
アウターリード９のダムバーを切断し、アウターリード
９を曲げ加工して用いることができる。
〈実施例〉
以下に本発明を実施例に基づき、具体的に説明する。
（実施例１）
４２合金材から成るリードフレームの外枠部を除く部分
に半田めっき層を、アウターリードでは８μｍ１その他
の部分では０．５μｍの厚さでそれぞれ設けた。 さら
にインナーリードのアイランド部にＡｇめっき層を７μ
ｍの厚さで設け、リードフレームを作製した。 こ
のリードフレームの搭載台にＩＣチップをチップボンド
し、Ａｕ線を用いてインナーリードのアイランド部およ
びＩＣチップにワイヤボンディングし、樹脂をモールド
して半導体装置を組立てた。 下記項目について評価し
た結果を第１表に示す。
に半田めっき層を、アウターリードでは８μｍ１その他
の部分では０．５μｍの厚さでそれぞれ設けた。 さら
にインナーリードのアイランド部にＡｇめっき層を７μ
ｍの厚さで設け、リードフレームを作製した。 こ
のリードフレームの搭載台にＩＣチップをチップボンド
し、Ａｕ線を用いてインナーリードのアイランド部およ
びＩＣチップにワイヤボンディングし、樹脂をモールド
して半導体装置を組立てた。 下記項目について評価し
た結果を第１表に示す。
■ 樹脂界面基材露出の有無
樹脂モールド後パリが発生して、完成品めフき後パリが
取れ、基材が露出し、耐食性と外観の面で問題となった
ものをＸ印とし、そうでなかフたものを○印とする。
また条件によっては露出する場合があるものをΔ印とす
る。
取れ、基材が露出し、耐食性と外観の面で問題となった
ものをＸ印とし、そうでなかフたものを○印とする。
また条件によっては露出する場合があるものをΔ印とす
る。
■ 半田削りカスの有無
パイロットホールに挿入する位置決めビンによって削り
カスが発生したものをｘ印とし、削りカスの無いものを
Ｏ印とする。
カスが発生したものをｘ印とし、削りカスの無いものを
Ｏ印とする。
■ リードフレーム曲りの有無
パイロットホールが半田めっきで狭くなり位置決めビン
が無理に挿入されて変形したものをＸ印とし、変形しな
かったものをＯ印とする。
が無理に挿入されて変形したものをＸ印とし、変形しな
かったものをＯ印とする。
■ パッケージ割れ
樹脂モールド後の半導体装置に一５５〜１５０℃のヒー
トサイクルを２００回行ってクラックを発生したものを
Ｘ印とし、発生しなかったものをＯ印とする。
トサイクルを２００回行ってクラックを発生したものを
Ｘ印とし、発生しなかったものをＯ印とする。
（実施例２）
リン青銅を材料として用いたほかは、実施例１と同様に
してリードフレームを作製し、実施例１と同様にして半
導体装置を組立てた。 評価結果を第１表に示す。
してリードフレームを作製し、実施例１と同様にして半
導体装置を組立てた。 評価結果を第１表に示す。
（比較例１）
４２合金材から成るリードフレームのインナーリードと
搭載台に直接Ａｇめつき層を５μｍの厚さで設け、リー
ドフレームを作製し、ワイヤボンディング後、樹脂モー
ルドし、アウターリードを外装めっきして半導体装置を
組立てた。 評価結果を第１表に示す。
搭載台に直接Ａｇめつき層を５μｍの厚さで設け、リー
ドフレームを作製し、ワイヤボンディング後、樹脂モー
ルドし、アウターリードを外装めっきして半導体装置を
組立てた。 評価結果を第１表に示す。
（比較例２）
リン青銅を材料として用いたほかは、比較例１と同様に
してリードフレームを作製し、半導体装置を組立てた。
してリードフレームを作製し、半導体装置を組立てた。
評価結果を第１表に示す。
（比較例３）
４２合金材から成るリードフレームのインナーリードと
搭載台にＡｇめつき層を５μｍの厚さで設け、ざらにア
ウターリードに第６図に示すように半田めっき層を設け
てリードフレームを作製し、半導体装置を組立てた。
評価結果を第１表に示す。
搭載台にＡｇめつき層を５μｍの厚さで設け、ざらにア
ウターリードに第６図に示すように半田めっき層を設け
てリードフレームを作製し、半導体装置を組立てた。
評価結果を第１表に示す。
この場合、樹脂モールドの際のモールドエリアのズレに
より基材表面が露出する場合がある。 これに対して本
実施例の場合は、外枠を除く全面に錫または半田めっき
をしているので、基材表面が露出することはない。
より基材表面が露出する場合がある。 これに対して本
実施例の場合は、外枠を除く全面に錫または半田めっき
をしているので、基材表面が露出することはない。
（比較例４）
リン青銅を材料として用いたほかは、比較例３と同様に
してリードフレームを作製し、半導体装置を組立てた。
してリードフレームを作製し、半導体装置を組立てた。
評価結果を第１表に示す。
この場合にも樹脂モールドの際のモールドエリアのズレ
により基材表面が露出する場合がある。
により基材表面が露出する場合がある。
〈発明の効果〉
以上詳述したように本発明に係るリードフレームが提供
されることにより、樹脂封止型半導体装置のアウターリ
ードの溶融めフきあるいは電気半田めっき工程を削除す
ることができ、半導体装置の信頼性を向上させると共に
経済的メリットも大きい。
されることにより、樹脂封止型半導体装置のアウターリ
ードの溶融めフきあるいは電気半田めっき工程を削除す
ることができ、半導体装置の信頼性を向上させると共に
経済的メリットも大きい。
第１図は、本発明に係るリードフレームの一実施例を示
す平面図である。 第２図は、第１図のＩＩ −ＩＩ線断面図である。 第３図は、本発明に係るリードフレームを用いた半導体
装置の一例を示す断面図である。 第４図は、従来例を示すリードフレームの断面図である
。 第５図は、従来例のリードフレームを用いた半導体装置
の断面図である。 第６図は、他の従来例を示すリードフレームの断面図で
ある。 符号の説明 １・・・リードフレーム、 ２・・・外枠部、３・・
・リード部、 ４・・・搭載台、５・・・パイ
ロットホール、６・・・インナーリード、７・・・ボン
ディングワイヤ、 ８・・・インナーリードのアイランド部、９・・・アウ
ターリード、 １０・・・錫または半田めっき層、 １１・・・Ａｇめっき層、 １２・・・半導体集積回路素子、 １３・・・樹脂
す平面図である。 第２図は、第１図のＩＩ −ＩＩ線断面図である。 第３図は、本発明に係るリードフレームを用いた半導体
装置の一例を示す断面図である。 第４図は、従来例を示すリードフレームの断面図である
。 第５図は、従来例のリードフレームを用いた半導体装置
の断面図である。 第６図は、他の従来例を示すリードフレームの断面図で
ある。 符号の説明 １・・・リードフレーム、 ２・・・外枠部、３・・
・リード部、 ４・・・搭載台、５・・・パイ
ロットホール、６・・・インナーリード、７・・・ボン
ディングワイヤ、 ８・・・インナーリードのアイランド部、９・・・アウ
ターリード、 １０・・・錫または半田めっき層、 １１・・・Ａｇめっき層、 １２・・・半導体集積回路素子、 １３・・・樹脂
Claims (4)
- （１）中央部に半導体集積回路素子を搭載する搭載台と
、その周囲に、前記搭載台に向って延出する複数のリー
ド部とを有するリードフレームであって、該リードフレ
ームを連結する外枠部を除く部分で、少なくとも前記リ
ード部の各アウターリードの表面に錫または半田めっき
層を設けて成ることを特徴とする半導体装置用リードフ
レーム。 - （２）前記リード部のアウターリード上に設けられた錫
または半田めっき層の厚さを、アウターリード以外の表
面に設けられた錫または半田めっき層よりも厚くした請
求項１に記載の半導体装置用リードフレーム。 - （３）前記リード部のインナーリード先端部上にＡｇめ
っき層を設けた請求項１または２に記載の半導体装置用
リードフレーム。 - （４）前記錫または半田めっき層および／ またはＡｇめっき層の下層に下地として厚さ０．０５μ
ｍ以上のＣｕめっき層を設けた請求項１ないし３のいず
れかに記載の半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5042788A JPH01223755A (ja) | 1988-03-03 | 1988-03-03 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5042788A JPH01223755A (ja) | 1988-03-03 | 1988-03-03 | 半導体装置用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01223755A true JPH01223755A (ja) | 1989-09-06 |
Family
ID=12858570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5042788A Pending JPH01223755A (ja) | 1988-03-03 | 1988-03-03 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01223755A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424578A (en) * | 1993-01-29 | 1995-06-13 | Sharp Kabushiki Kaisha | Lead frame for use in a semiconductor device and a semiconductor device using the same |
| JP2014042002A (ja) * | 2003-10-14 | 2014-03-06 | Olin Corp | 耐フレッチング性及び耐ウィスカー性の被覆装置及び方法 |
| EP4340020A1 (en) * | 2022-09-16 | 2024-03-20 | Nexperia B.V. | A method for manufacturing a semiconductor package assembly as well as a semiconductor package assembly obtained with this method |
-
1988
- 1988-03-03 JP JP5042788A patent/JPH01223755A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424578A (en) * | 1993-01-29 | 1995-06-13 | Sharp Kabushiki Kaisha | Lead frame for use in a semiconductor device and a semiconductor device using the same |
| JP2014042002A (ja) * | 2003-10-14 | 2014-03-06 | Olin Corp | 耐フレッチング性及び耐ウィスカー性の被覆装置及び方法 |
| EP4340020A1 (en) * | 2022-09-16 | 2024-03-20 | Nexperia B.V. | A method for manufacturing a semiconductor package assembly as well as a semiconductor package assembly obtained with this method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194777B1 (en) | Leadframes with selective palladium plating | |
| KR960002495B1 (ko) | 개량된 리드를 갖는 반도체장치 | |
| US5882955A (en) | Leadframe for integrated circuit package and method of manufacturing the same | |
| US5889317A (en) | Leadframe for integrated circuit package | |
| US5994767A (en) | Leadframe for integrated circuit package and method of manufacturing the same | |
| JP2008098478A (ja) | 半導体装置及びその製造方法 | |
| KR20000062950A (ko) | 금으로 점도금된 반도체 소자용 리드프레임 및 그 제조 방법 | |
| KR20000005939A (ko) | 반도체장치및그제조방법 | |
| JPS61196564A (ja) | フイルムキヤリヤ集積回路とその製造方法 | |
| KR20000062856A (ko) | 반도체 장치용 리드 프레임과 제조 방법 | |
| KR20050002601A (ko) | 반도체 패키지용 리드 프레임 | |
| JPH01223755A (ja) | 半導体装置用リードフレーム | |
| US20030164303A1 (en) | Method of metal electro-plating for IC package substrate | |
| US20070278629A1 (en) | Method and structure for improving the reliability of leadframe integrated circuit packages | |
| JP2503595B2 (ja) | 半導体リ―ドフレ―ム | |
| JPH02222567A (ja) | リードフレーム | |
| KR100203333B1 (ko) | 다층 도금 리드프레임 | |
| KR100231832B1 (ko) | 다중 도금층을 가진 반도체 리드프레임 | |
| KR19990030504A (ko) | 집적 회로 패키지용 리드프레임 및 그의 제조 방법 | |
| JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH0216761A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JPH06334090A (ja) | 樹脂封止型半導体装置のリード構造およびその製造方法 | |
| KR20070015164A (ko) | 반도체 부품의 외장 팔라듐 도금 구조 및 반도체 장치의제조 방법 | |
| JPH0362560A (ja) | はんだ付け適性仕上げを形成する方法 | |
| JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 |