KR20050002601A - 반도체 패키지용 리드 프레임 - Google Patents

반도체 패키지용 리드 프레임 Download PDF

Info

Publication number
KR20050002601A
KR20050002601A KR1020040049346A KR20040049346A KR20050002601A KR 20050002601 A KR20050002601 A KR 20050002601A KR 1020040049346 A KR1020040049346 A KR 1020040049346A KR 20040049346 A KR20040049346 A KR 20040049346A KR 20050002601 A KR20050002601 A KR 20050002601A
Authority
KR
South Korea
Prior art keywords
plating layer
lead frame
layer
plated
copper
Prior art date
Application number
KR1020040049346A
Other languages
English (en)
Inventor
세키가즈미츠
구레무네아키
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20050002601A publication Critical patent/KR20050002601A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

적어도 내측 리드부 및 외측 리드부를 구비한 반도체 장치용 리드 프레임으로서, 상기 리드 프레임은, 구리 또는 구리 합금으로 이루어지는 리드 프레임 기재(base material) 및 도금 하지층(under layer)을 통해서 전체 표면 또는 적어도 상기 내측 리드부 및 외측 리드부 상에 형성된 Pd 또는 Pd 합금 도금층을 포함하며, 상기 도금 하지층은 Ni 도금층 대신에 비강자성 금속으로 이루어진다. 비강자성 금속으로서 Ag, Sn, Au 또는 Zn 도금층을 사용하는 것이 바람직하다. 다르게는 Sn-Ag 또는 Sn-Zn 합금 도금층을 비강자성 금속으로서 사용하는 것이 바람직할 수도 있다.

Description

반도체 패키지용 리드 프레임{LEAD FRAME FOR SEMICONDUCTOR PACKAGES}
본 발명은 반도체 패키지용 리드 프레임에 관한 것으로, 보다 상세하게는 기재(base material)로서 구리 또는 구리 합금을 사용하는 반도체 패키지용 리드 프레임에 관한 것이다.
고속 신호를 취급하는 반도체 패키지용 리드 프레임은 전기적인 특성을 고려하여 기재로서 구리 또는 구리 합금을 사용하고 있다. 구리 또는 구리 합금을 사용하는 리드 프레임은 종종 배선의 접합성을 개선한다는 관점에서 은(silver)과 같은 귀금속으로 도금한 접합부를 구비하고 있었다(EP 1094519 A1 참조).
기재로서 구리 또는 구리 합금을 사용하고, 은과 같은 귀금속으로 부분적으로 도금한 리드 프레임의 경우, 종종 리드 프레임의 외측 리드(outer lead) 상에 땜납 필름(solder film)을 형성하여 외측 리드의 납땜성을 개선하였다.
그러나 최근에 들어서 환경 문제의 관점으로부터, 무연(Pb-free) 실장 또는 무연(no Pb) 접합이 주류가 되고 있다. 실장용으로 바람직하게 사용되는 반도체 패키지용 리드 프레임으로서, Pd 또는 Pd 합금으로 도금된 구리 또는 구리 합금을 기재로 제공하려는 요구가 증가하고 있다. Pd 또는 Pd 합금을 도금한 리드 프레임은 리드의 전체 표면을 Pd 또는 Pd 합금으로 도금한 것으로, 귀금속으로 리드 프레임을 부분적으로 도금하는 것과 같은 귀찮은 작업을 할 필요가 없으며, 배선 접합 특성 및 땜납의 젖음성 등이 양호하다는 장점이 있다.
다이 패드에 반도체 소자(element)를 다이 본딩할 때, 또는 반도체 소자의 전극을 내측 리드에 와이어 본딩할 때 또는 반도체 소자를 수지로 성형(mold)할 때 리드 프레임은 가열된다. 그러나 이와 같은 가열로 인해서, 기재 내의 구리(copper)가 리드 프레임의 표면으로 열확산하게 되고, 이렇게 확산된 구리가 산화되어 보드(board) 상에 실제로 장착할 때 땜납의 젖음성이 크게 저하된다. 따라서 현재 주류인 Pd 리드 프레임 내의 구리의 확산을 방지하여 Pd 층의 부착을 개선하고 또한 내열성과 내식성을 개선하기 위해서는, 구리 기판(substrate)의 표면을 Ni로 도금하고, 이후에 Pd로 도금하고, 그 이후에 Au 플래시(flash) 도금을 실시한다. Au 플래시 도금은 Pd 층의 표면 상에 얇은 Au 층을 형성하기 위한 것으로, Pd 층을 보호하고, Pd 층의 산화를 방지하고, Pd 층의 납땜 특성을 유지하는 작용을 한다.
도 3은 반도체 패키지용 리드 프레임으로서 바람직하게 사용되는 리드 프레임의 평면도이다. 리드 프레임(20)은 외측 리드부(22)와, 내측 리드부(24) 및 IC와 같은 반도체 소자(도시하지 않음)가 실장되어질 소자 실장부를 획정하는 다이 패드부(26)를 가지고 있다. 이들 부분은 지지 바(support bar)(28) 및 댐 바(dam bar)(32)에 의해서 레일(30, 30)에 접속되어 있다.
반도체 장치의 제조 공정에 있어서, 기재로서 기본적으로 구리 또는 구리 합금을 사용한 리드 프레임(20)은 이하에서 상세하게 설명되는 금속층으로 도금되어진다. 이후에 다이 부착 또는 다이 본딩 단계에 의해서 다이 패드(26) 상에 반도체 소자 또는 칩(도시하지 않음)을 실장하고, 와이어 본딩 단계에 의해서 와이어(도시하지 않음)에 의해 내측 리드(24)에 반도체 소자의 전극을 전기적으로 접속하며, 이후에 반도체 소자와, 내측 리드(24) 및 와이어를 수지(도시하지 않음)로 밀봉하여 반도체 장치를 얻는다.
이렇게 해서 얻은 반도체 장치는 외측 리드(22)를 사용하는 재유동(reflow)단계에 의해서 임의의 회로 또는 배선 기판(도시하지 않음) 상에 실장될 수 있게 된다.
도 4는 Pd 도금 층의 하부에 형성된 Ni 도금층을 가진 종래 기술에 따른 리드 프레임의 도금 구조를 도시한 것으로, 여기에서 도면 부호 10은 구리 또는 구리 합금의 기재를, 도면 부호 11은 Ni 도금층을, 도면 부호 14는 Pd 도금층을, 16은 Au 플래시 도금층을 나타낸다. Ni 도금층(11)의 두께는 0.2 내지 2.0 ㎛이고, Pd 도금층(14)의 두께는 0.001 내지 0.10 ㎛이며, Au 도금층(16)의 두께는 0.001 내지 0.03 ㎛이다.
그러나 최근에 들어서, 반도체 패키지를 더욱 더 고도로 집적하여 높은 고주파에서 동작하도록 하는 경향으로 되었다. 따라서 1.0 GHz를 초과하는 주파수에서 동작하는 반도체 패키지에 있어서, 중간층인 Ni 도금층이 구리 또는 구리 합금을 기재로 형성된 리드 프레임 상에 Pd 또는 Pd 합금으로 도금된 강자성 재료이기 때문에 반도체 소자가 오동작할가능성이 있다. 즉 고주파수에서 동작하는 반도체 소자에 대해서, 패키지 내의 Ni과 같은 강자성 재료가 존재하면 그 자계에 의해서 신호 동작이 방해를 받을 수 있다.
따라서 본 발명의 목적은 고주파에서 동작하고, 강자성 재료에 의한 자계(magnetic field)에 의해서 영향을 받지 않으면서 고주파 영역에서 사용할 수 있는 반도체 소자를 장착한 반도체 패키지용 리드 프레임을 제공하는 것이다.
도 1은 본 발명에 따른 도금 구조를 나타내는 단면도.
도 2는 본 발명에 따른 리드 프레임의 도금 구조의 다른 실시예를 나타내는 단면도.
도 3은 반도체 장치용 리드 프레임의 평면도.
도 4는 종래 기술에서 공지된 리드 프레임의 도금 구조를 나타내는 단면도.
*도면의 주요 부분에 대한 부호의 설명*
10 : 구리 또는 구리 합금 기재
12 : 하지 도금층
12a : 제 1 하지 도금층
12b : 제 2 하지 도금층
14 : Pd 도금층
16 : Au 도금층
본 발명에 따르면, 적어도 내측 리드부 및 외측 리드부를 구비한 반도체 장치용 리드 프레임으로서, 상기 리드 프레임은, 구리 또는 구리 합금으로 이루어지는 리드 프레임 기재(base material) 및 도금 하지층(under layer)을 통해서 전체 표면 또는 적어도 상기 내측 리드부 및 외측 리드부 상에 형성된 Pd 또는 Pd 합금 도금층을 포함하며, 상기 도금 하지층은 Ni 도금층 대신에 비강자성 금속으로 이루어지는 것을 특징으로 하는 리드 프레임이 제공된다.
비강자성 금속으로 이루어진 도금 하지층은 Ag, Sn, Au 및 Zn 도금층의 군(group)으로부터 선택되는 하나이다.
비강자성 금속으로 이루어진 도금 하지층은 Sn-Ag 및 Sn-Zn 합금 도금층의 군(group)으로부터 선택되는 하나이다.
도금 하지층은 제 1 비강자성 금속으로 이루어진 제 1 도금 하지층 및 상기 제 1 비강자성 금속과는 다른 제 2 비강자성 금속으로 이루어진 제 2 도금 하지층을 포함한다.
제 1 도금 하지층 및 상기 제 2 도금 하지층은 Sn 도금층과 Ag 도금층, Ag 도금층과 Sn 도금층, Ag 도금층과 Au 도금층, 및 Sn 도금층과 Au 도금층의 군(group)으로부터 선택된 하나의 조합이다.
<<실시예>>
이하 첨부한 도면을 참고하여 본 발명의 유리한 실시예에 대하여 상세하게 설명하기로 한다.
본 발명에 따른 반도체 패키지용 리드 프레임은 구리 또는 구리 합금을 기재로 하여 형성되며, 전체 표면 또는 표면의 일부, 즉 적어도 내측 리드부 또는 외측 리드부가 Pd 또는 Pd 합금으로 도금되어 있다. 본 발명에 따른 반도체 패키지용 리드 프레임은, 그 구조면에 있어서, 구리 또는 구리 합금 기재가 비강자성 금속으로 도금되어 있으며, 또한 하지층(underlying layer)으로서 비강자성 금속 도금층인 Pd 또는 Pd 합금으로 도금된다.
여기에서 Fe, Co 또는 Ni와 같은 강자성 금속은 자계에 의해서 강력하게 영향을 받아 자화되고, 자계가 제거된 이후에도 자화 상태가 유지되는 금속이다. 강자성 금속의 자화율은 다음과 같다.
Fe: 217.6 Gcm3/g
Co: 161.85 Gcm3/g
Ni: 55.07 Gcm3/g
이와는 반대로 본 발명에 따라 Ni 도금층 대신에 하지층으로서 사용하기에 적합한 비강자성 금속의 자화율은 다음과 같다.
Ag: -0.192 Gcm3/g
Au: -0.142 Gcm3/g
Sn: -0.25 Gcm3/g
Zn: -0.174 Gcm3/g
기타 주요 금속의 자화율은 다음과 같다.
Al: 0.61 Gcm3/g
Cu: -0.086 Gcm3/g
Pd: 5.15 Gcm3/g
Cr: 3.5 Gcm3/g
Cd: -0.175 Gcm3/g
<제 1 실시예>
도 1은 본 발명에 따른 반도체 패키지용 리드 프레임을 나타낸 도면으로, 구리 또는 구리 합금 기재의 표면 상에 도금된 층(layer)의 구조를 도시하고 있다.
도 1에 있어서, 도면 부호 10은 구리 또는 구리 합금 기재를, 도면 부호 12는 비강자성 금속의 하지 도금층을, 도면 부호 14는 Pd 도금층을, 도면 부호 16은 Au 도금층을 나타내고 있다. 본 실시예에 있어서, Ag 층은 비강자성 금속으로 형성한 하지 도금층(12)으로서 도금되어 있다. 하지 도금층(12)과, Pd 도금층(14) 및 Au 도금층(16)은 모두 기재(10)의 전체 표면 상에 형성되어 있다.
본 실시예에 있어서, 도금층의 두께는 다음과 같다.
하지 도금층(Ag 도금층): 0.0003 내지 5 ㎛, 바람직하게는 0.1 내지 2 ㎛.
Pd 도금층: 0.001 내지 0.10 ㎛, 바람직하게는 0.01 내지 0.03 ㎛.
Au 도금층: 0.001 내지 0.03 ㎛, 바람직하게는 0.003 내지 0.005 ㎛.
기재(10)로서 사용되는 구리 또는 구리 합금으로는, 강자성 금속을 포함하지 않는, 예를 들어 순수 구리(순동), 구리 주석 합금 또는 구리 아연 합금을 사용해도 좋다.
본 실시예에 따라서 구성된 반도체 패키지용 리드 프레임에 따르면, Pd 도금층 아래에 Ni 도금층을 가진 종래 기술의 리드 프레임에서와 마찬가지로 기재(10)와 Pd 도금층(14) 사이에서 양호한 부착을 얻을 수 있게 되며, 따라서 필요한 내열성 및 내식성을 얻을 수 있게 된다. Pd 도금층(14)의 작용 및 효과에 기인하여, 양호한 납땜 특성을 추가적으로 얻을 수 있게 된다. 특히 본 실시예의 반도체 패키지는 반도체 패키지 자체에 의해서 초래되는 고주파 영역에서의 자계에 의한 반도체 소자의 동작 장애를 방지하는 도금층 내의 강자성 금속을 전혀 포함하고 있지 않다. 또한 본 실시예의 반도체 패키지용 리드 프레임은 도금 제어가 양호하다는 장점을 제공한다.
<제 2 실시예>
제 2 실시예에 따른 반도체 패키지용 리드 프레임은 구리 또는 구리 합금으로 형성한 기재(10)의 표면 상에 하지 도금층(12)으로서 Sn층이 도금되어 있다는 것을 특징으로 하고 있다. 도금층의 두께는 이하와 같다.
하지 도금층(Sn 도금층): 0.0003 ㎛ 내지 10 ㎛, 바람직하게는 0.1 내지 0.5 ㎛.
Pd 도금층: 0.001 내지 0.10 ㎛, 바람직하게는 0.01 내지 0.04 ㎛.
Au 도금층: 0.001 내지 0.03 ㎛, 바람직하게는 0.003 내지 0.005 ㎛.
본 실시예의 반도체 패키지용 리드 프레임 또한 하지층으로서 Ni 도금층을 가지는 종래 기술이 리드 프레임에서와 동일하게 내열성과 내식성을 얻을 수 있게 된다. 또한 생산 비용도 하지 도금층으로서 Ni층이 도금되는 경우와 마찬가지로 된다.
<제 3 실시예>
제 3 실시예에 따른 반도체 패키지용 리드 프레임은 구리 또는 구리 합금으로 형성한 기재(10)의 표면 상에 하지 도금층(12)으로서 Au층이 도금되어 있다는 것을 특징으로 하고 있다. 도금층의 두께는 이하와 같다.
하지 도금층(Au 도금층): 0.0003 ㎛ 내지 10 ㎛, 바람직하게는 1 내지 3 ㎛.
Pd 도금층: 0.001 내지 0.10 ㎛, 바람직하게는 0.01 내지 0.03 ㎛.
Au 도금층: 0.001 내지 0.03 ㎛, 바람직하게는 0.003 내지 0.005 ㎛.
본 실시예의 하지층으로서 Au 도금층을 가지는 반도체 패키지용 리드 프레임은 Pd 도금층 및 기재 내의 구리 사이에 양호한 접착성을 얻을 수 있다는 장점이 있다.
<제 4 실시예>
제 4 실시예에 따른 반도체 패키지용 리드 프레임은 구리 또는 구리 합금으로 형성한 기재(10)의 표면 상에 하지 도금층(12)으로서 Zn층이 도금되어 있다는 것을 특징으로 하고 있다. 도금층의 두께는 이하와 같다.
하지 도금층(Zn 도금층): 0.0003 ㎛ 내지 5 ㎛, 바람직하게는 0.1 내지 0.5 ㎛.
Pd 도금층: 0.001 내지 0.10 ㎛, 바람직하게는 0.005 내지 0.03 ㎛.
Au 도금층: 0.001 내지 0.03 ㎛, 바람직하게는 0.003 내지 0.005 ㎛.
본 실시예의 반도체 패키지용 리드 프레임은 하지층으로서 Ni가 도금된 경우에 얻어진 것들에 비해서 내열성과 내식성이 우수하였다. 생산 비용 역시 억제된다는 장점이 있다.
<제 5 실시예>
제 5 실시예에 따른 반도체 패키지용 리드 프레임은 구리 또는 구리 합금으로 형성된 기재(10)의 표면 상에 형성된 하지 도금층(12)이, 도 2에 나타낸 바와 같이, 비강자성 금속으로 형성된 제 1 하지 도금층(12a) 및 제 2 하지 도금층(12b)을 포함하는 2 층 구조를 가지고 있다.
본 실시예에 있어서, Sn은 제 1 하지 도금층(12a)으로서 도금되어 있고, Ag는 제 2 하지 도금층(12b)으로서 도금되어 있다. 도금층의 두께는 이하와 같다.
제 1 하지 도금층(Sn 도금층): 0.0003 ㎛ 내지 5 ㎛, 바람직하게는 0.1 내지 0.5 ㎛.
제 2 하지 도금층(Ag 도금층): 0.0003 내지 5 ㎛, 바람직하게는 0.5 내지 1 ㎛.
Pd 도금층: 0.001 내지 0.10 ㎛, 바람직하게는 0.005 내지 0.03 ㎛.
Au 도금층: 0.001 내지 0.03 ㎛, 바람직하게는 0.003 내지 0.005 ㎛.
본 실시예의 반도체 패키지용 리드 프레임은 개선된 내열성과 내식성을 나타내며, Pd 도금층 및 기재 내의 구리 사이에 양호한 접착성을 얻을 수 있다는 장점이 있다.
<제 6 실시예>
제 6 실시예에 따른 반도체 패키지용 리드 프레임은 하지 도금층(12)이 제 1 하지 도금층(12a)으로서 Ag 도금층과 제 2 하지 도금층(12b)으로서 Sn 도금층의 2 층 구조를 가지고 있다. 도금층의 두께는 이하와 같다.
제 1 하지 도금층(Ag 도금층): 0.0003 ㎛ 내지 5 ㎛, 바람직하게는 0.5 내지 1 ㎛.
제 2 하지 도금층(Sn 도금층): 0.0003 내지 10 ㎛, 바람직하게는 0.1 내지 0.5 ㎛.
Pd 도금층: 0.001 내지 0.10 ㎛, 바람직하게는 0.01 내지 0.04 ㎛.
Au 도금층: 0.001 내지 0.03 ㎛, 바람직하게는 0.003 내지 0.005 ㎛.
본 실시예의 반도체 패키지용 리드 프레임은 개선된 내열성과 내식성을 나타내며, Pd 도금층 및 기재 내의 구리 사이에 개선된 접착을 얻을 수 있다.
<제 7 실시예>
제 7 실시예에 따른 반도체 패키지용 리드 프레임은 하지 도금층(12)이 제 1 하지 도금층(12a)으로서 Ag 도금층과 제 2 하지 도금층(12b)으로서 Au 도금층의 2 층 구조를 가지고 있다. 도금층의 두께는 이하와 같다.
제 1 하지 도금층(Ag 도금층): 0.0003 ㎛ 내지 5 ㎛, 바람직하게는 1.0 내지 1.5 ㎛.
제 2 하지 도금층(Au 도금층): 0.0003 내지 10 ㎛, 바람직하게는 0.005 내지0.01 ㎛.
Pd 도금층: 0.001 내지 0.10 ㎛, 바람직하게는 0.01 내지 0.04 ㎛.
Au 도금층: 0.001 내지 0.03 ㎛, 바람직하게는 0.003 내지 0.005 ㎛.
본 실시예의 반도체 패키지용 리드 프레임은 개선된 내열성과 내식성을 나타낸다.
<제 8 실시예>
제 8 실시예에 따른 반도체 패키지용 리드 프레임은 하지 도금층(12)이 제 1 하지 도금층(12a)으로서 Sn 도금층과 제 2 하지 도금층(12b)으로서 Au 도금층의 2 층 구조를 가지고 있다. 도금층의 두께는 이하와 같다.
제 1 하지 도금층(Sn 도금층): 0.0003 ㎛ 내지 10 ㎛, 바람직하게는 0.5 내지 1 ㎛.
제 2 하지 도금층(Au 도금층): 0.0003 내지 10 ㎛, 바람직하게는 0.005 내지 0.01 ㎛.
Pd 도금층: 0.001 내지 0.10 ㎛, 바람직하게는 0.05 내지 0.03 ㎛.
Au 도금층: 0.001 내지 0.03 ㎛, 바람직하게는 0.003 내지 0.005 ㎛.
본 실시예의 반도체 패키지용 리드 프레임은 개선된 내열성과 내식성을 나타내며, 하지 도금층과, Pd 도금층 및 기재 내의 구리 사이의 접착성을 개선시킬 수 있다.
<제 9 실시예>
제 9 실시예에 따른 반도체 패키지용 리드 프레임은 Sn 및 Au의 합금으로 형성된 Sn/Au 도금층인 하지 도금층(12)이 구리 또는 구리 합금으로 형성된 기재(10)의 표면 상에 형성되어 있다는 것을 특징으로 하고 있다. 도금층의 두께는 이하와 같다.
하지 도금층(Sn/Au 도금층): 0.0003 ㎛ 내지 5 ㎛, 바람직하게는 0.5 내지 1 ㎛.
Pd 도금층: 0.001 내지 0.10 ㎛, 바람직하게는 0.005 내지 0.03 ㎛.
Au 도금층: 0.001 내지 0.03 ㎛, 바람직하게는 0.003 내지 0.005 ㎛.
본 실시예의 반도체 패키지용 리드 프레임은 개선된 내열성과 내식성을 나타내며, 하지 도금층과, Pd 도금층 및 기재 내의 구리 사이의 접착성을 개선시킬 수 있다.
<제 10 실시예>
제 10 실시예에 따른 반도체 패키지용 리드 프레임은 Sn 및 Zn의 합금으로 형성된 Sn/Zn 도금층인 하지 도금층(12)이 구리 또는 구리 합금으로 형성된 기재(10)의 표면 상에 형성되어 있다는 것을 특징으로 하고 있다. 도금층의 두께는 이하와 같다.
하지 도금층(Sn/Zn 도금층): 0.0003 ㎛ 내지 5 ㎛, 바람직하게는 0.5 내지 1 ㎛.
Pd 도금층: 0.001 내지 0.10 ㎛, 바람직하게는 0.005 내지 0.03 ㎛.
Au 도금층: 0.001 내지 0.03 ㎛, 바람직하게는 0.003 내지 0.005 ㎛.
본 실시예의 반도체 패키지용 리드 프레임은 개선된 내열성과 내식성을 나타낸다.
Pd 도금층 아래에 형성된 Ni 도금층을 가진 종래 기술의 리드 프레임에서와 마찬가지로, 가열되는 경우, 상술한 제 2 실시예 내지 제 10 실시예의 반도체 패키지용 리드 프레임은 하지 도금층(12)에 의해서 리드 프레임의 표면 내로의 구리 또는 구리 합금의 확산을 방지하므로, 기재(10) 및 Pd 도금층(14) 사이에서 개선된 접착성을 나타내어 Pd 도금층(14)에 의해 내열성과 땜납의 젖음성을 유지할 수 있게 된다. 따라서 무연 실장을 가능하게 하는 리드 프레임이 제공된다.
상술한 실시예의 리드 프레임에 있어서, 리드 프레임의 기재 내에 또는 도금층 내에 Ni 등과 같은 강자성 금속은 사용되지 않았다. 따라서 본 발명의 리드 프레임은 1 GHz와 같은 고주파 영역에서 사용되는 반도체 소자를 실장하는데 유리하게 사용될 수 있다.
상술한 바와 같은 본 발명에 따른 반도체 패키지용 리드 프레임에 있어서, 리드 프레임의 기재 또는 기재의 표면 상에 도금된 층의 어디에든 Ni 등과 같은 강자성 금속은 전혀 사용되지 않았다. 따라서 본 발명의 리드 프레임은 고주파 영역에서 사용되는 반도체 소자를 실장하는데 바람직하게 사용될 수 있다. 또한 기재의 전체 표면 상에 Pd층이 도금되어 있기 때문에, 필요한 납땜 특성과, 내열성 및 내식성을 제공하는 것이 용이하게 된다.
본 기술 분야에서 통상의 지식을 가진 자라면, 상술한 발명의 상세한 설명이 본 발명의 바람직한 실시예 또는 예의 일부에 관한 것임을 알 것이며, 본 발명의 정신 및 범위로부터 이탈하지 않고도 본 발명에 대해 다양한 변형 및 변경을 가할수 있다는 점을 알 것이다.
이상 본 발명에 따르면, 고주파에서 동작하고, 강자성 재료에 의한 자계의 영향을 받지 않고도 고주파 영역에서 사용할 수 있는 반도체 소자를 장착한 반도체 패키지용 리드 프레임이 제공된다.

Claims (5)

  1. 적어도 내측 리드부 및 외측 리드부를 구비한 반도체 패키지용 리드 프레임으로서,
    상기 리드 프레임은,
    구리 또는 구리 합금으로 이루어지는 리드 프레임 기재(base material), 및
    도금 하지층(under layer)을 통해서 전체 표면 또는 적어도 상기 내측 리드부 및 외측 리드부 상에 형성된 Pd 또는 Pd 합금 도금층을 포함하며,
    상기 도금 하지층은 Ni 도금층 대신에 비강자성 금속으로 이루어지는 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  2. 제 1 항에 있어서,
    비강자성 금속으로 이루어진 상기 도금 하지층은 Ag, Sn, Au 및 Zn 도금층의 군(group)으로부터 선택되는 하나인 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  3. 제 1 항에 있어서,
    비강자성 금속으로 이루어진 상기 도금 하지층은 Sn-Ag 및 Sn-Zn 합금 도금층의 군(group)으로부터 선택되는 하나인 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  4. 제 1 항에 있어서,
    상기 도금 하지층은 제 1 비강자성 금속으로 이루어진 제 1 도금 하지층 및 상기 제 1 비강자성 금속과는 다른 제 2 비강자성 금속으로 이루어진 제 2 도금 하지층을 포함하는 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  5. 제 4 항에 있어서,
    상기 제 1 도금 하지층 및 상기 제 2 도금 하지층은 Sn 도금층과 Ag 도금층, Ag 도금층과 Sn 도금층, Ag 도금층과 Au 도금층, 및 Sn 도금층과 Au 도금층의 군(group)으로부터 선택된 하나의 조합인 것을 특징으로 하는 반도체 패키지용 리드 프레임.
KR1020040049346A 2003-06-30 2004-06-29 반도체 패키지용 리드 프레임 KR20050002601A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00186421 2003-06-30
JP2003186421A JP2005019922A (ja) 2003-06-30 2003-06-30 半導体パッケージ用リードフレーム

Publications (1)

Publication Number Publication Date
KR20050002601A true KR20050002601A (ko) 2005-01-07

Family

ID=33535439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049346A KR20050002601A (ko) 2003-06-30 2004-06-29 반도체 패키지용 리드 프레임

Country Status (5)

Country Link
US (1) US20040262719A1 (ko)
JP (1) JP2005019922A (ko)
KR (1) KR20050002601A (ko)
CN (1) CN1577825A (ko)
TW (1) TW200504989A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691337B1 (ko) * 2005-06-24 2007-03-12 주식회사 아큐텍반도체기술 국부 도금을 이용한 반도체 장치 제조용 리드 프레임
KR100691338B1 (ko) * 2005-04-12 2007-03-12 주식회사 아큐텍반도체기술 반도체장치 제조용 리드프레임
KR20090109289A (ko) * 2008-04-15 2009-10-20 이규한 씨에스피용 반도체 실장기판
KR20120121799A (ko) * 2011-04-27 2012-11-06 엘지이노텍 주식회사 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7507605B2 (en) * 2004-12-30 2009-03-24 Texas Instruments Incorporated Low cost lead-free preplated leadframe having improved adhesion and solderability
CN101238762B (zh) * 2005-08-19 2010-12-22 英特尔公司 其上具有磁层的表面安装部件以及形成该部件的方法
JP4820616B2 (ja) * 2005-10-20 2011-11-24 パナソニック株式会社 リードフレーム
KR100725026B1 (ko) * 2005-11-14 2007-06-07 주식회사 아큐텍반도체기술 반도체장치용 리드프레임
US7462926B2 (en) * 2005-12-01 2008-12-09 Asm Assembly Automation Ltd. Leadframe comprising tin plating or an intermetallic layer formed therefrom
JP5612355B2 (ja) * 2009-07-15 2014-10-22 株式会社Ｋａｎｚａｃｃ メッキ構造及び電気材料の製造方法
CN104527157A (zh) * 2014-12-31 2015-04-22 北京北冶功能材料有限公司 一种集成电路引线框架用复合材料及其制备方法
US20180053714A1 (en) * 2016-08-18 2018-02-22 Rohm And Haas Electronic Materials Llc Multi-layer electrical contact element

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087712A (en) * 1997-12-26 2000-07-11 Samsung Aerospace Industries, Ltd. Lead frame containing leads plated with tin alloy for increased wettability and method for plating the leads
US6203931B1 (en) * 1999-02-05 2001-03-20 Industrial Technology Research Institute Lead frame material and process for manufacturing the same
WO2000062341A1 (fr) * 1999-04-08 2000-10-19 Shinko Electric Industries Co., Ltd. Grille de connexion pour dispositif semi-conducteur

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691338B1 (ko) * 2005-04-12 2007-03-12 주식회사 아큐텍반도체기술 반도체장치 제조용 리드프레임
KR100691337B1 (ko) * 2005-06-24 2007-03-12 주식회사 아큐텍반도체기술 국부 도금을 이용한 반도체 장치 제조용 리드 프레임
KR20090109289A (ko) * 2008-04-15 2009-10-20 이규한 씨에스피용 반도체 실장기판
KR20120121799A (ko) * 2011-04-27 2012-11-06 엘지이노텍 주식회사 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
JP2005019922A (ja) 2005-01-20
US20040262719A1 (en) 2004-12-30
TW200504989A (en) 2005-02-01
CN1577825A (zh) 2005-02-09

Similar Documents

Publication Publication Date Title
US6194777B1 (en) Leadframes with selective palladium plating
US7939378B2 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
US6713852B2 (en) Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
US20110201159A1 (en) Semiconductor package and manufacturing method thereof
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US7148085B2 (en) Gold spot plated leadframes for semiconductor devices and method of fabrication
US6583500B1 (en) Thin tin preplated semiconductor leadframes
JP2003297995A (ja) エッチングされたプロファイルを有する事前めっき済みの型抜きされた小外形無リードリードフレーム
JP2006222406A (ja) 半導体装置
JP2006303492A (ja) 半導体パッケージ用のリードフレーム
US6376901B1 (en) Palladium-spot leadframes for solder plated semiconductor devices and method of fabrication
US6706561B2 (en) Method for fabricating preplated nickel/palladium and tin leadframes
KR20050002601A (ko) 반도체 패키지용 리드 프레임
JP2009054690A (ja) リードフレーム構造体
US6545344B2 (en) Semiconductor leadframes plated with lead-free solder and minimum palladium
US20020047186A1 (en) Semiconductor leadframes comprising silver plating
EP1037277B1 (en) Lead frame and method of fabricating a lead frame
US8125060B2 (en) Electronic component with layered frame
US5935719A (en) Lead-free, nickel-free and cyanide-free plating finish for semiconductor leadframes
JP2002064173A (ja) 半導体の外形の小さなノーリード・リードフレームの予備めっき
JP2004200239A (ja) 電子部品
JP3757539B2 (ja) 半導体装置用ステム
KR100203333B1 (ko) 다층 도금 리드프레임
KR100269238B1 (ko) 류테늄도금리드프레임
KR20070015164A (ko) 반도체 부품의 외장 팔라듐 도금 구조 및 반도체 장치의제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid