JPS62105457A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62105457A JPS62105457A JP60243977A JP24397785A JPS62105457A JP S62105457 A JPS62105457 A JP S62105457A JP 60243977 A JP60243977 A JP 60243977A JP 24397785 A JP24397785 A JP 24397785A JP S62105457 A JPS62105457 A JP S62105457A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- plating
- alloy
- lead frame
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置に関し、特に、リードフレームの表
面処理技術の改良およびワイヤボンディング技術の改良
に関する。
面処理技術の改良およびワイヤボンディング技術の改良
に関する。
樹脂封止型半導体装量の製法例の一例は次の通シである
。
。
すなわち、当該装置は、リードフレームのタブ上に半導
体素子を固着し、該素子の電極とリードフレームのリー
ドとの間をコネクタワイヤによυワイヤボンディングし
、樹脂封止を行ない、樹脂封止部外部のリードを表面処
理するという主要工程を経て得ることができる。
体素子を固着し、該素子の電極とリードフレームのリー
ドとの間をコネクタワイヤによυワイヤボンディングし
、樹脂封止を行ない、樹脂封止部外部のリードを表面処
理するという主要工程を経て得ることができる。
すなわち、従来の農法の一般的な例は、そのロイヤボイ
ング性を向上させるために、そのボンディング部に部分
的にAgまたはAuメッキを施したリードフレームに上
記のごとく半導体素子を固着し、ワイヤボンディングを
行ない、樹脂封止後に、実装時の半田付は性の向上など
のために、樹脂封止部外部のアウターリードに完成品処
理として半田コートを行っている。
ング性を向上させるために、そのボンディング部に部分
的にAgまたはAuメッキを施したリードフレームに上
記のごとく半導体素子を固着し、ワイヤボンディングを
行ない、樹脂封止後に、実装時の半田付は性の向上など
のために、樹脂封止部外部のアウターリードに完成品処
理として半田コートを行っている。
このように、従来工程ではワイヤボンディング性の向上
のためにリードフレームに部分AgまたはAuメッキを
施すことが必要であり、これに加えてさらに、完成品処
理としての半田メッキ工程を一工程設けており、工程数
が全体に多くなり、コスト高となるなどという難点があ
る。
のためにリードフレームに部分AgまたはAuメッキを
施すことが必要であり、これに加えてさらに、完成品処
理としての半田メッキ工程を一工程設けており、工程数
が全体に多くなり、コスト高となるなどという難点があ
る。
かかるワイヤボンディングにおけるコネクタワイヤとし
ては従来からAu線が主として使用されてきたが、Au
線は高価であるため、それに代ってA7線やAg線を使
用することが提案され、銅線を使用することも提案され
ている(特開昭58−35949号、同59−2855
3号、同59−52843号公報など)。
ては従来からAu線が主として使用されてきたが、Au
線は高価であるため、それに代ってA7線やAg線を使
用することが提案され、銅線を使用することも提案され
ている(特開昭58−35949号、同59−2855
3号、同59−52843号公報など)。
本発明の目的はかかる背景技術の下、工程数を低減し、
コストの低減を図ることのできる半導体装置製造技術を
提供することにある。
コストの低減を図ることのできる半導体装置製造技術を
提供することにある。
本発明の他の目的は低温でのボンディングが可能なワイ
ヤボンディング技術を提供することにある。
ヤボンディング技術を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
す々わち、本発明では、予じめリードフレームの表面全
体にPb−Sn系合金メッキを施しておき、当該リード
フレーム上に半導体素子を固着させ、CLIワイヤの一
端部を当該素子の各電極と接続するとともに、上記のご
とくリードフレーム表面にPb−Sn系合金メッキが施
されているのでこのメッキを利用してCuワイヤの他端
部を接続し、かかるワイヤボンディング後に、樹脂封止
を行うようにした。
体にPb−Sn系合金メッキを施しておき、当該リード
フレーム上に半導体素子を固着させ、CLIワイヤの一
端部を当該素子の各電極と接続するとともに、上記のご
とくリードフレーム表面にPb−Sn系合金メッキが施
されているのでこのメッキを利用してCuワイヤの他端
部を接続し、かかるワイヤボンディング後に、樹脂封止
を行うようにした。
これにより、予じめリードフレーム表面全体にPb−f
3n系合金メッキが施されており、すなわち、リードフ
レームのインナーリード部のみならずアウターリード部
にもメッキが施されているので、従来の完成品処理とし
て半田コート工程が不要となり、また、当該インナーリ
ード部においては上記メッキを利用してCuワイヤとの
Cu−Sn合金形成によるボンディングが可能で、した
がって、従来のAgやAuによる部分メッキも不要とな
り、マた、ワイヤボンディングに際してはかかるメッキ
による合金形成により低温での超音波プロセスが可能と
なり、しかもCuワイヤの使用によりAu線などを使用
する場合に比してコストも低減できる。
3n系合金メッキが施されており、すなわち、リードフ
レームのインナーリード部のみならずアウターリード部
にもメッキが施されているので、従来の完成品処理とし
て半田コート工程が不要となり、また、当該インナーリ
ード部においては上記メッキを利用してCuワイヤとの
Cu−Sn合金形成によるボンディングが可能で、した
がって、従来のAgやAuによる部分メッキも不要とな
り、マた、ワイヤボンディングに際してはかかるメッキ
による合金形成により低温での超音波プロセスが可能と
なり、しかもCuワイヤの使用によりAu線などを使用
する場合に比してコストも低減できる。
次に、本発明を、実施例を示す図面に基づいて説明する
。
。
第1図は本発明による半導体装置の一例断面図を、第2
図はリードフレームの一例平面図を、第3図は同樹脂封
止後の平面図、!4図は本発明半導体装置の側面図を示
す。
図はリードフレームの一例平面図を、第3図は同樹脂封
止後の平面図、!4図は本発明半導体装置の側面図を示
す。
本発明では予じめリードフレームの表面にPb−Sn系
合金メッキを施しておく。当該メッキは半田メッキであ
ってもよ(、Pb−Sn以外のPb−Sn−8b%Pb
−Sn−Cd%Zn−Cdなどの軟ろうであってもよい
。Pb−f3n3nはその成分比率により溶融温度が異
なシ、例えばPb50%−5n5o%oPb−Sn合金
は200℃である。
合金メッキを施しておく。当該メッキは半田メッキであ
ってもよ(、Pb−Sn以外のPb−Sn−8b%Pb
−Sn−Cd%Zn−Cdなどの軟ろうであってもよい
。Pb−f3n3nはその成分比率により溶融温度が異
なシ、例えばPb50%−5n5o%oPb−Sn合金
は200℃である。
本発明では当該メッキに代えて半田槽中にIJ−ドフレ
ームをディグツブして、当該リードフレーム表面に半田
層を形成17てもよい。
ームをディグツブして、当該リードフレーム表面に半田
層を形成17てもよい。
Pbとf3n各金属をメッキにより順次節して、Pbと
79nより成る二層メッキを施してもよく、Cuとの合
金のし易さなどから表層をSn金属層とするのが好まし
い。Snlを表層とする限シ三層板上の金属層としても
よく、例えば5n−Pb−Niとより成る三層構造の金
属層としてもよい。
79nより成る二層メッキを施してもよく、Cuとの合
金のし易さなどから表層をSn金属層とするのが好まし
い。Snlを表層とする限シ三層板上の金属層としても
よく、例えば5n−Pb−Niとより成る三層構造の金
属層としてもよい。
また、例えばSnメッキによるSn単独層でもよい。
リードフレームu、Fe−Ni系合金やCu系合金など
より成る、公知の各種のものが使用でき、例えばリード
フレーム1は第2図に例示するような、半導体素子を搭
載する搭載部(タブ)2と該タブの周辺に複数配設され
たリード3と該タブを支持しているタブ吊、D IJ−
ド4と樹脂封止の際に樹脂の流れをとめるダム5と枠6
とを備えて成る。
より成る、公知の各種のものが使用でき、例えばリード
フレーム1は第2図に例示するような、半導体素子を搭
載する搭載部(タブ)2と該タブの周辺に複数配設され
たリード3と該タブを支持しているタブ吊、D IJ−
ド4と樹脂封止の際に樹脂の流れをとめるダム5と枠6
とを備えて成る。
上記の如きPb−Snメッキ層などの金属層(以下単に
Pb−Sn合金メッキという)7が被覆されたリードフ
レーム1のタブ2上に半導体素子(チップ)8を銀入す
エボキシ樹脂から成るような接合材料9により固着する
。なお接合材料9を介在させずに当該金属層7に直接当
該素子8をマウントし、固着させてもよい。
Pb−Sn合金メッキという)7が被覆されたリードフ
レーム1のタブ2上に半導体素子(チップ)8を銀入す
エボキシ樹脂から成るような接合材料9により固着する
。なお接合材料9を介在させずに当該金属層7に直接当
該素子8をマウントし、固着させてもよい。
第1図にも示すように、当該素子8とリード3とをコネ
クタワイヤ10により結線する。コネクタワイヤ10は
、Cu線より成り、Cuを主体としたCLI系合金より
構成されていてもよい。
クタワイヤ10により結線する。コネクタワイヤ10は
、Cu線より成り、Cuを主体としたCLI系合金より
構成されていてもよい。
当該CLIワイヤ10のボール状にされた一端部を半導
体素子8のAAから成るようなポンディングパッド電極
11とボンディング(以下これを第1のボンディングと
いう)する。ボンティングは、金属層の融点以下の温度
で行なわれる。
体素子8のAAから成るようなポンディングパッド電極
11とボンディング(以下これを第1のボンディングと
いう)する。ボンティングは、金属層の融点以下の温度
で行なわれる。
本発明ではり−ド3のインナーリード部12にもp b
−Sn合金メッキ7が施されているので、Cuワイヤ
10の他端部を、例えばCu−Sn共晶合金の形成によ
り、当該インナーリード部12にボンディング(以下こ
れを第2のボンディングという)する。
−Sn合金メッキ7が施されているので、Cuワイヤ
10の他端部を、例えばCu−Sn共晶合金の形成によ
り、当該インナーリード部12にボンディング(以下こ
れを第2のボンディングという)する。
これら第1および第2のボンディングは熱圧着のみによ
るボンディング法によってもよい。しかしながら、本発
明では半導体チップ8のA7からなるようなポンディン
グパッド電極とCuワイヤとのボンディング性を良好処
させるために比較的高い熱圧着温度が必要とされる点、
Pb−Sn合金メッキ7の溶融温度が低い(例えばPb
:5n−1:1での溶融温度は200°C)点、及びC
LIとSnとがCu−Sn共晶合金を形成し易い点が考
慮される。メッキ7の融点以下の比較的低温での良好な
ボンディングを可能とするように、本実施例によると超
音波振動の印加が併用される。なお、ポールボンディン
グの際にはP b / 8 nの酸化を防止すべく、不
活性ガス吹付などによる不活性ガス雰囲気中・で行・う
のがよ−い。
るボンディング法によってもよい。しかしながら、本発
明では半導体チップ8のA7からなるようなポンディン
グパッド電極とCuワイヤとのボンディング性を良好処
させるために比較的高い熱圧着温度が必要とされる点、
Pb−Sn合金メッキ7の溶融温度が低い(例えばPb
:5n−1:1での溶融温度は200°C)点、及びC
LIとSnとがCu−Sn共晶合金を形成し易い点が考
慮される。メッキ7の融点以下の比較的低温での良好な
ボンディングを可能とするように、本実施例によると超
音波振動の印加が併用される。なお、ポールボンディン
グの際にはP b / 8 nの酸化を防止すべく、不
活性ガス吹付などによる不活性ガス雰囲気中・で行・う
のがよ−い。
かかるワイヤボンディング後、トランスファーモールド
法などにより第3図に示すように樹脂封止を行なう。第
3図にて、13は当該樹脂封止部であり、例えばエポキ
シ樹脂により構成されている。
法などにより第3図に示すように樹脂封止を行なう。第
3図にて、13は当該樹脂封止部であり、例えばエポキ
シ樹脂により構成されている。
封止後にリードフレーム1の所定箇所を切断して個々の
リード3を分離形成しくリードカット)、さらに、該リ
ード3を所定方向に折り曲げする(リードフォーミング
)。
リード3を分離形成しくリードカット)、さらに、該リ
ード3を所定方向に折り曲げする(リードフォーミング
)。
本発明では予じめリードフレーム表面にPb−Sn合金
メッキが施されアウターリード部14にも当該メッキが
施されているので、従来行ってきた完成品処理としての
核アウターリード部14の半田コートを必要とし々い。
メッキが施されアウターリード部14にも当該メッキが
施されているので、従来行ってきた完成品処理としての
核アウターリード部14の半田コートを必要とし々い。
かくて、本発明によりアウターリード部14のみならず
インナーリード部12にもPb−Sn合金メッキ7が施
されている々ど同じCuワイヤ1゜を使用してあっても
従来のものとは構造上具なる半導体装置が得られる。
インナーリード部12にもPb−Sn合金メッキ7が施
されている々ど同じCuワイヤ1゜を使用してあっても
従来のものとは構造上具なる半導体装置が得られる。
(1)本発明によれは予じめリードフレーム表面にp
b −Sn合金メッキを施しであるので、従来の完成品
処理としての半田コートを不要とすることができる。ま
た、このメッキによりCuワイヤとノホンディングが可
能なので、従来のボンディング性を向上させるための部
分Ag又はALJメ沙キ、を必要としない。したがって
、工程数を低減でき、上記AgやAuメッキを不要とす
る々どからコストも低減できる。なおs A g +A
uワイヤを使用する場合、それ自体高価であるととも
に、それがp b −S n合金属にボンディングされ
ると、半導体装置の加熱によってPb−8u合金属に食
われてしまう難点を持つ。
b −Sn合金メッキを施しであるので、従来の完成品
処理としての半田コートを不要とすることができる。ま
た、このメッキによりCuワイヤとノホンディングが可
能なので、従来のボンディング性を向上させるための部
分Ag又はALJメ沙キ、を必要としない。したがって
、工程数を低減でき、上記AgやAuメッキを不要とす
る々どからコストも低減できる。なおs A g +A
uワイヤを使用する場合、それ自体高価であるととも
に、それがp b −S n合金属にボンディングされ
ると、半導体装置の加熱によってPb−8u合金属に食
われてしまう難点を持つ。
Cuワイヤ使用の場合、CLIワイヤのPb−3n合金
属による侵食は、Cu5n合金によって実質的に停止さ
れる。従って良好にボンディング状態が維持される。
属による侵食は、Cu5n合金によって実質的に停止さ
れる。従って良好にボンディング状態が維持される。
(2)本発明によればCuワイヤの使用をも可能とし、
従来のAu線線用用比してコストを低減できる。また、
本発明によればインナーリード部へもPb−f3n3n
メッキを施し、Cuワイヤとのボンディングを可能とす
るもので、Cuワイヤの使用の可能性をも一歩前進させ
ることができる。
従来のAu線線用用比してコストを低減できる。また、
本発明によればインナーリード部へもPb−f3n3n
メッキを施し、Cuワイヤとのボンディングを可能とす
るもので、Cuワイヤの使用の可能性をも一歩前進させ
ることができる。
(3) 本発明によればリードフレームに予じめPb
−Sn合金メッキが施されているので、Cuワイヤをボ
ンディングする際、て低温でのプロセスを可能とするこ
とができた。
−Sn合金メッキが施されているので、Cuワイヤをボ
ンディングする際、て低温でのプロセスを可能とするこ
とができた。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。必要ならば、Cuワイ
ヤが接合されるり−aυ 部、14・・・アウターリード部。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。必要ならば、Cuワイ
ヤが接合されるり−aυ 部、14・・・アウターリード部。
ド部に、Pb−3n系金属メツキの他に、 Nr−Sn
、、 Ag 、Au 、A1等の金属層が形成されても
良い。この場合は、Pb−Sn系金属メツキは、レジン
の外部に露出するリード部分に選択的に形成されても良
い。
、、 Ag 、Au 、A1等の金属層が形成されても
良い。この場合は、Pb−Sn系金属メツキは、レジン
の外部に露出するリード部分に選択的に形成されても良
い。
本発明はデーアルインラインパッケージ(DILP)の
みならずフラットパックパッケージ(PPP)などプラ
スチックパッケージ全般に適用できる。
みならずフラットパックパッケージ(PPP)などプラ
スチックパッケージ全般に適用できる。
第1図は本発明の実施例を示す要部断面図、第2図はリ
ードフレームの一例平面図、第3図は同樹脂封止後の平
面図、@4図は本発明の実施例の側面図である。 1・・・リードフレーム、2・・・タブ、3・・・リー
ド、4・・・タブ吊シリード、5・・・ダム、6・・・
枠、7・・・Pb−Sn合金メッキ、8・・・半導体素
子、9・・・接合材料、10・・・Cuワイヤ、11・
・・半導体素子の電極、12・・・インナーリード部、
13・・・樹脂封止代理人 4P皿+ 71、 川
騰 川第 2 図 第 3 図 第 4 図 ノR
ードフレームの一例平面図、第3図は同樹脂封止後の平
面図、@4図は本発明の実施例の側面図である。 1・・・リードフレーム、2・・・タブ、3・・・リー
ド、4・・・タブ吊シリード、5・・・ダム、6・・・
枠、7・・・Pb−Sn合金メッキ、8・・・半導体素
子、9・・・接合材料、10・・・Cuワイヤ、11・
・・半導体素子の電極、12・・・インナーリード部、
13・・・樹脂封止代理人 4P皿+ 71、 川
騰 川第 2 図 第 3 図 第 4 図 ノR
Claims (1)
- 【特許請求の範囲】 1、予じめその表面に半田層あるいはSnとPbとから
なる二層構造の金属層あるいはSn単独層あるいは表面
にSn層を有する少なくとも三層構造の金属層を形成し
て成るリードフレームのタブ上に半導体素子を固着させ
、銅あるいは銅系合金ワイヤの一端部を前記リードフレ
ームの各リードと接続し、一方、当該ワイヤの他端部を
前記素子の各電極と接続し、樹脂封止して成ることを特
徴とする半導体装置。 2、半田層の形成がPb−Sn系合金より成る半田メッ
キすることにより行われて成る、特許請求の範囲第1項
記載の半導体装置。 3、二層構造の金属層の形成が、リードフレームの表面
に第1段階としてPbをメッキし、第二段階として該P
bメッキ層の上にSnをメッキすることにより行われて
成る、特許請求の範囲第1項記載の半導体装置。 4、半導体装置のリードフレームのリードが、樹脂封止
部外部のみならず、当該封止部内部にもPb−Sn系合
金より成る半田メッキが施されており、該半田メッキが
施されたリードフレームのインナーリード部に銅ワイヤ
が接続されて成る、特許請求の範囲第1項記載の半導体
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60243977A JPS62105457A (ja) | 1985-11-01 | 1985-11-01 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60243977A JPS62105457A (ja) | 1985-11-01 | 1985-11-01 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62105457A true JPS62105457A (ja) | 1987-05-15 |
Family
ID=17111864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60243977A Pending JPS62105457A (ja) | 1985-11-01 | 1985-11-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62105457A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0210859A (ja) * | 1988-06-29 | 1990-01-16 | Hitachi Cable Ltd | 半導体リードフレーム |
US6087712A (en) * | 1997-12-26 | 2000-07-11 | Samsung Aerospace Industries, Ltd. | Lead frame containing leads plated with tin alloy for increased wettability and method for plating the leads |
KR100585583B1 (ko) * | 1998-07-23 | 2006-07-25 | 삼성테크윈 주식회사 | 반도체 팩키지 및 그 제조방법 |
-
1985
- 1985-11-01 JP JP60243977A patent/JPS62105457A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0210859A (ja) * | 1988-06-29 | 1990-01-16 | Hitachi Cable Ltd | 半導体リードフレーム |
US6087712A (en) * | 1997-12-26 | 2000-07-11 | Samsung Aerospace Industries, Ltd. | Lead frame containing leads plated with tin alloy for increased wettability and method for plating the leads |
KR100585583B1 (ko) * | 1998-07-23 | 2006-07-25 | 삼성테크윈 주식회사 | 반도체 팩키지 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5530284A (en) | Semiconductor leadframe structure compatible with differing bond wire materials | |
US7368328B2 (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
US6506625B1 (en) | Semiconductor package having stacked dice and leadframes and method of fabrication | |
US8039317B2 (en) | Aluminum leadframes for semiconductor QFN/SON devices | |
US8138026B2 (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
US9059185B2 (en) | Copper leadframe finish for copper wire bonding | |
US7788800B2 (en) | Method for fabricating a leadframe | |
KR20080034081A (ko) | 반도체 장치 및 그 제조 방법 | |
US7952198B2 (en) | BGA package with leads on chip | |
JP2000269398A (ja) | 半導体デバイスのアルミニウム製リードフレームおよび製造方法 | |
JPS62105457A (ja) | 半導体装置 | |
JPH1074879A (ja) | 半導体装置用リードフレーム | |
JPS6342859B2 (ja) | ||
JP2002064173A (ja) | 半導体の外形の小さなノーリード・リードフレームの予備めっき | |
JPS62287657A (ja) | 半導体装置 | |
JPS61139050A (ja) | リ−ドフレ−ム | |
JPS6232622B2 (ja) | ||
JPH11145369A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
JPH04155949A (ja) | 樹脂封止型半導体装置 | |
JPH0284744A (ja) | 半導体装置の製造方法 | |
JP2743567B2 (ja) | 樹脂封止型集積回路 | |
JPH0558259B2 (ja) | ||
JPH02110982A (ja) | 半導体装置の製造方法 | |
JPH04171858A (ja) | 半導体装置 |