JPH1074879A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH1074879A JPH1074879A JP24930496A JP24930496A JPH1074879A JP H1074879 A JPH1074879 A JP H1074879A JP 24930496 A JP24930496 A JP 24930496A JP 24930496 A JP24930496 A JP 24930496A JP H1074879 A JPH1074879 A JP H1074879A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- semiconductor device
- lead frame
- plating
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
Abstract
(57)【要約】
【課題】 ワイヤ及び外部配線基板の端子との接合性、
製品の品質及び長期信頼性を損なうことなく、Ｐｄ、Ａ
ｕ、Ａｇの材料を使用量を極力少なくして安価な半導体
装置用リードフレームを提供する。 【解決手段】 複数の内部リード１４と、内部リード１
４にそれぞれ連接される外部リード１５とを有し、所要
領域には金属めっき層が設けられた半導体装置用リード
フレーム１０において、金属めっき層が、素材の全面に
形成されたＮｉめっきからなる下地めっき層１７と、内
端子部２０の表面にＰｄ又はＰｄ合金の第１の部分めっ
き層１８を介して設けられた厚みが０．００１〜０．１
のＡｕ又はＡｇめっき層２７と、外端子部２５の全部に
Ｐｄ又はＰｄ合金の第２の部分めっき層２６を介して形
成された厚みが０．００１〜０．１μｍのＡｕ又はＡｇ
めっき層２７とからなる。
製品の品質及び長期信頼性を損なうことなく、Ｐｄ、Ａ
ｕ、Ａｇの材料を使用量を極力少なくして安価な半導体
装置用リードフレームを提供する。 【解決手段】 複数の内部リード１４と、内部リード１
４にそれぞれ連接される外部リード１５とを有し、所要
領域には金属めっき層が設けられた半導体装置用リード
フレーム１０において、金属めっき層が、素材の全面に
形成されたＮｉめっきからなる下地めっき層１７と、内
端子部２０の表面にＰｄ又はＰｄ合金の第１の部分めっ
き層１８を介して設けられた厚みが０．００１〜０．１
のＡｕ又はＡｇめっき層２７と、外端子部２５の全部に
Ｐｄ又はＰｄ合金の第２の部分めっき層２６を介して形
成された厚みが０．００１〜０．１μｍのＡｕ又はＡｇ
めっき層２７とからなる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置用リード
フレームに係り、更に詳細にはリードフレームの表面に
金（Ａｕ）及び銀（Ａｇ）の極薄部分めっきを施した半
導体装置用リードフレームに関する。
フレームに係り、更に詳細にはリードフレームの表面に
金（Ａｕ）及び銀（Ａｇ）の極薄部分めっきを施した半
導体装置用リードフレームに関する。
【０００２】
【従来の技術】半導体装置用リードフレームは、Ｃｕ系
合金又はＦｅ系合金などの金属素材からなる条材からプ
レス加工又はエッチング加工によって不要部分を除去
し、中央に半導体素子搭載部と、その周囲に配置され、
半導体素子に連結される金属細線のワイヤ接続領域をそ
れぞれ有する内部リードと、該内部リードにそれぞれ連
結され、外部基板に半田によって接続される外部接続領
域を有する外部リードとを形成していた。前記プレス加
工等によって形成されたリードフレーム素材をそのまま
使用すると、耐蝕性、ワイヤボンディング性、及び半田
濡れ性が極めて悪いので、表面にＮｉめっきなどの下地
層を形成した後、内部リードのワイヤ接続領域に１．０
から２．０ミクロンのＡｕ又はＡｇめっき層を形成し、
樹脂封止部から露出した外部リードに半田層を設けたも
のが一般的である。近年、経済性の観点から高価なＡ
ｕ、Ａｇの使用量を削減するために、Ｐｄめっき層や前
記Ａｕ、Ａｇめっき層の厚さを薄くすることが試みら
れ、このような技術として、特開昭５９−１６８６５９
号公報には、内部リード及び外部リードの最上層に、Ｐ
ｄ又はＰｄ合金のめっき層を設けた半導体装置用リード
フレームが開示されている。ところが、前記Ｐｄ又はＰ
ｄ合金のめっき層が半導体装置の組立工程中の加熱処理
によって酸化し、半田濡れ性が低下する問題があり、こ
のような問題を解決するために、前記Ｐｄ又はＰｄ合金
のめっき層上にＡｕ又はＡｇの薄層を設けた半導体装置
用リードフレームが特開平４−１１５５５８号公報にお
いて開示されている。
合金又はＦｅ系合金などの金属素材からなる条材からプ
レス加工又はエッチング加工によって不要部分を除去
し、中央に半導体素子搭載部と、その周囲に配置され、
半導体素子に連結される金属細線のワイヤ接続領域をそ
れぞれ有する内部リードと、該内部リードにそれぞれ連
結され、外部基板に半田によって接続される外部接続領
域を有する外部リードとを形成していた。前記プレス加
工等によって形成されたリードフレーム素材をそのまま
使用すると、耐蝕性、ワイヤボンディング性、及び半田
濡れ性が極めて悪いので、表面にＮｉめっきなどの下地
層を形成した後、内部リードのワイヤ接続領域に１．０
から２．０ミクロンのＡｕ又はＡｇめっき層を形成し、
樹脂封止部から露出した外部リードに半田層を設けたも
のが一般的である。近年、経済性の観点から高価なＡ
ｕ、Ａｇの使用量を削減するために、Ｐｄめっき層や前
記Ａｕ、Ａｇめっき層の厚さを薄くすることが試みら
れ、このような技術として、特開昭５９−１６８６５９
号公報には、内部リード及び外部リードの最上層に、Ｐ
ｄ又はＰｄ合金のめっき層を設けた半導体装置用リード
フレームが開示されている。ところが、前記Ｐｄ又はＰ
ｄ合金のめっき層が半導体装置の組立工程中の加熱処理
によって酸化し、半田濡れ性が低下する問題があり、こ
のような問題を解決するために、前記Ｐｄ又はＰｄ合金
のめっき層上にＡｕ又はＡｇの薄層を設けた半導体装置
用リードフレームが特開平４−１１５５５８号公報にお
いて開示されている。
【０００３】
【発明が解決しようとする課題】しかしながら、前記公
報記載の技術においては、リードフレーム素材の全面に
Ｎｉめっきをした後、更にＰｄ又はＰｄ合金めっきを
し、その上の外部リード上の全面にＡｕめっき等をして
いるので、無駄なめっきの部分が多く、結果として製造
コストがかかるという問題があった。また、必要以上に
Ａｕ、Ａｇめっき層を薄くすると半導体装置の組立工程
における酸化雰囲気での加熱により、該酸化雰囲気中の
酸素が表面の極薄めっき層を透過して、ＮｉやＰｄ等の
下地層の表面を酸化させる現象が生じ、この結果として
前記Ａｕ、Ａｇめっき層と前記下地層との密着性が低下
し、前記Ａｕ、Ａｇめっき層の剥離やブリスターなどが
生じる問題があった。本発明はかかる事情に鑑みてなさ
れたもので、ワイヤ及び外部配線基板の端子との接合
性、製品の品質及び長期信頼性を損なうことなく、Ｐ
ｄ、Ａｕ、Ａｇの材料を使用量を極力少なくして安価な
半導体装置用リードフレームを提供することを目的とす
る。
報記載の技術においては、リードフレーム素材の全面に
Ｎｉめっきをした後、更にＰｄ又はＰｄ合金めっきを
し、その上の外部リード上の全面にＡｕめっき等をして
いるので、無駄なめっきの部分が多く、結果として製造
コストがかかるという問題があった。また、必要以上に
Ａｕ、Ａｇめっき層を薄くすると半導体装置の組立工程
における酸化雰囲気での加熱により、該酸化雰囲気中の
酸素が表面の極薄めっき層を透過して、ＮｉやＰｄ等の
下地層の表面を酸化させる現象が生じ、この結果として
前記Ａｕ、Ａｇめっき層と前記下地層との密着性が低下
し、前記Ａｕ、Ａｇめっき層の剥離やブリスターなどが
生じる問題があった。本発明はかかる事情に鑑みてなさ
れたもので、ワイヤ及び外部配線基板の端子との接合
性、製品の品質及び長期信頼性を損なうことなく、Ｐ
ｄ、Ａｕ、Ａｇの材料を使用量を極力少なくして安価な
半導体装置用リードフレームを提供することを目的とす
る。
【０００４】
【課題を解決するための手段】前記目的に沿う請求項１
記載の半導体装置用リードフレームは、中央の半導体素
子搭載部と、該半導体素子搭載部の周囲に配置され前記
半導体素子搭載部に搭載された半導体素子と金属細線で
連結される内端子部を内側に備えた複数の内部リード
と、該内部リードにそれぞれ連接され、組立にあっては
外部配線基板の端子に接続される外端子部を備えた外部
リードとを有し、所要領域には金属めっき層が設けられ
た半導体装置用リードフレームにおいて、前記金属めっ
き層が、素材の全面に形成されたＮｉめっきからなる下
地めっき層と、前記内端子部の表面にＰｄ又はＰｄ合金
の第１の部分めっき層を介して設けられた厚みが０．０
０１〜０．１のＡｕ又はＡｇめっき層と、前記外端子部
の全部にＰｄ又はＰｄ合金の第２の部分めっき層を介し
て形成された厚みが０．００１〜０．１μｍのＡｕ又は
Ａｇめっき層とからなっている。請求項２記載の半導体
装置用リードフレームは、中央の半導体素子搭載部と、
該半導体素子搭載部の周囲に配置され前記半導体素子搭
載部に搭載された半導体素子と金属細線で連結される内
端子部を内側に備えた複数の内部リードと、該内部リー
ドにそれぞれ連接され、組立にあっては外部配線基板の
端子に接続される外端子部を備えた外部リードとを有
し、所要領域には金属めっき層が設けられ、最終的に樹
脂封止されて半導体装置を構成する半導体装置用リード
フレームにおいて、前記金属めっき層が、前記内端子部
及び前記外端子部を含む前記樹脂封止部分から外側に露
出する素材面に形成されたＮｉめっきからなる下地めっ
き層と、前記内端子部の表面にＰｄ又はＰｄ合金の第１
の部分めっき層を介して設けられた厚みが０．００１〜
０．１μｍのＡｕ又はＡｇめっき層と、前記外端子部の
全部にＰｄ又はＰｄ合金の第２の部分めっき層を介して
形成された厚みが０．００１〜０．１μｍのＡｕ又はＡ
ｇめっき層とからなる。請求項３記載の半導体装置用リ
ードフレームは、請求項２記載の半導体装置用リードフ
レームにおいて、前記Ｎｉめっきからなる下地めっき層
が形成されていない部分には、酸化皮膜層が形成されて
いる。そして、請求項４記載の半導体装置用リードフレ
ームは、請求項１又は２記載の半導体装置用リードフレ
ームにおいて、前記Ｎｉめっきからなる下地めっき層の
厚みは０．１〜１μｍとなっている。
記載の半導体装置用リードフレームは、中央の半導体素
子搭載部と、該半導体素子搭載部の周囲に配置され前記
半導体素子搭載部に搭載された半導体素子と金属細線で
連結される内端子部を内側に備えた複数の内部リード
と、該内部リードにそれぞれ連接され、組立にあっては
外部配線基板の端子に接続される外端子部を備えた外部
リードとを有し、所要領域には金属めっき層が設けられ
た半導体装置用リードフレームにおいて、前記金属めっ
き層が、素材の全面に形成されたＮｉめっきからなる下
地めっき層と、前記内端子部の表面にＰｄ又はＰｄ合金
の第１の部分めっき層を介して設けられた厚みが０．０
０１〜０．１のＡｕ又はＡｇめっき層と、前記外端子部
の全部にＰｄ又はＰｄ合金の第２の部分めっき層を介し
て形成された厚みが０．００１〜０．１μｍのＡｕ又は
Ａｇめっき層とからなっている。請求項２記載の半導体
装置用リードフレームは、中央の半導体素子搭載部と、
該半導体素子搭載部の周囲に配置され前記半導体素子搭
載部に搭載された半導体素子と金属細線で連結される内
端子部を内側に備えた複数の内部リードと、該内部リー
ドにそれぞれ連接され、組立にあっては外部配線基板の
端子に接続される外端子部を備えた外部リードとを有
し、所要領域には金属めっき層が設けられ、最終的に樹
脂封止されて半導体装置を構成する半導体装置用リード
フレームにおいて、前記金属めっき層が、前記内端子部
及び前記外端子部を含む前記樹脂封止部分から外側に露
出する素材面に形成されたＮｉめっきからなる下地めっ
き層と、前記内端子部の表面にＰｄ又はＰｄ合金の第１
の部分めっき層を介して設けられた厚みが０．００１〜
０．１μｍのＡｕ又はＡｇめっき層と、前記外端子部の
全部にＰｄ又はＰｄ合金の第２の部分めっき層を介して
形成された厚みが０．００１〜０．１μｍのＡｕ又はＡ
ｇめっき層とからなる。請求項３記載の半導体装置用リ
ードフレームは、請求項２記載の半導体装置用リードフ
レームにおいて、前記Ｎｉめっきからなる下地めっき層
が形成されていない部分には、酸化皮膜層が形成されて
いる。そして、請求項４記載の半導体装置用リードフレ
ームは、請求項１又は２記載の半導体装置用リードフレ
ームにおいて、前記Ｎｉめっきからなる下地めっき層の
厚みは０．１〜１μｍとなっている。
【０００５】請求項１記載の半導体装置用リードフレー
ムにおいては、リードフレーム素材の全面にＮｉめっき
層を設け、請求項２記載の半導体装置用リードフレーム
においては、内端子部及び外端子部を含む樹脂封止部分
から外側に露出する素材面にはＮｉめっき層が形成され
ているので、素材のＣｕ、Ｆｅ等の含有金属がその上に
めっきされるＰｄめっき層、Ａｕめっき層又はＡｇめっ
き層に熱によって拡散するのを防止する。そして、樹脂
封止部分から露出する部分に形成されたＮｉめっき層に
よって耐蝕性を向上させる。更に、ワイヤ接続領域とな
る内端子部の表面及び外部配線基板と接続される外端子
部の全周にＰｄ又はＰｄ合金めっき層が形成されるが、
表面にはＡｕめっき層又はＡｇめっき層が形成されてい
るので、加熱しても酸化されることがなく、清浄な面を
維持する。従って、内端子部においてはワイヤボンディ
ング性が良く、外端子部においては半田濡れ性が良い。
ここで、Ｐｄ又はＰｄ合金めっき層は部分めっき層とな
っているが、その他の部分にもＰｄ又はＰｄ合金めっき
層を形成し、結果として全面にＰｄ又はＰｄ合金めっき
層を形成してもよい。
ムにおいては、リードフレーム素材の全面にＮｉめっき
層を設け、請求項２記載の半導体装置用リードフレーム
においては、内端子部及び外端子部を含む樹脂封止部分
から外側に露出する素材面にはＮｉめっき層が形成され
ているので、素材のＣｕ、Ｆｅ等の含有金属がその上に
めっきされるＰｄめっき層、Ａｕめっき層又はＡｇめっ
き層に熱によって拡散するのを防止する。そして、樹脂
封止部分から露出する部分に形成されたＮｉめっき層に
よって耐蝕性を向上させる。更に、ワイヤ接続領域とな
る内端子部の表面及び外部配線基板と接続される外端子
部の全周にＰｄ又はＰｄ合金めっき層が形成されるが、
表面にはＡｕめっき層又はＡｇめっき層が形成されてい
るので、加熱しても酸化されることがなく、清浄な面を
維持する。従って、内端子部においてはワイヤボンディ
ング性が良く、外端子部においては半田濡れ性が良い。
ここで、Ｐｄ又はＰｄ合金めっき層は部分めっき層とな
っているが、その他の部分にもＰｄ又はＰｄ合金めっき
層を形成し、結果として全面にＰｄ又はＰｄ合金めっき
層を形成してもよい。
【０００６】ここで、内端子部のＡｕ又はＡｇめっき層
の厚みは０．００１〜０．１μｍとしているが、０．０
０１μｍより薄い場合には、ワイヤボンディング処理中
にめっきが剥離する恐れがあり、０．１μｍより厚い場
合には材料自体が高価となり過ぎるからである。ここ
で、内端子部にＡｇめっきをすると内部リードの間隔が
狭い場合にはマイグレーションを起こして回路が短絡す
る恐れもあるので、Ａｕめっきをするのが好ましい。一
方、外端子部には０．００１〜０．１μｍの薄いＡｕ又
はＡｇめっきをしているが、薄くても内端子部のように
物理的衝撃は加わらないからであるが、０．００１μｍ
未満と余り薄い場合には、加熱炉に入れた場合に酸素が
下層のＰｄ又はＰｄ合金めっき層に侵入し、０．１μｍ
を超えて厚くすると材料費がかかるからである。なお、
Ａｕ又はＡｇの薄めっきの方法としては、めっき液を通
常のめっき液の濃度より薄めて行えば簡単にできる。
の厚みは０．００１〜０．１μｍとしているが、０．０
０１μｍより薄い場合には、ワイヤボンディング処理中
にめっきが剥離する恐れがあり、０．１μｍより厚い場
合には材料自体が高価となり過ぎるからである。ここ
で、内端子部にＡｇめっきをすると内部リードの間隔が
狭い場合にはマイグレーションを起こして回路が短絡す
る恐れもあるので、Ａｕめっきをするのが好ましい。一
方、外端子部には０．００１〜０．１μｍの薄いＡｕ又
はＡｇめっきをしているが、薄くても内端子部のように
物理的衝撃は加わらないからであるが、０．００１μｍ
未満と余り薄い場合には、加熱炉に入れた場合に酸素が
下層のＰｄ又はＰｄ合金めっき層に侵入し、０．１μｍ
を超えて厚くすると材料費がかかるからである。なお、
Ａｕ又はＡｇの薄めっきの方法としては、めっき液を通
常のめっき液の濃度より薄めて行えば簡単にできる。
【０００７】特に、請求項２、３記載の半導体装置用リ
ードフレームにおいては、内端子部及び外端子部を含む
樹脂封止部分から外側に露出する素材面、即ち、Ｎｉめ
っきからなる下地めっき層が必要な部分以外は、Ｎｉめ
っき層が形成されていない。従って、この部分は炉に入
れると酸化して表面に酸化膜が形成される。これによっ
て、封止樹脂との接合性が向上する。請求項４記載の半
導体装置用リードフレームにおいては、Ｎｉめっきから
なる下地めっき層の厚みを０．１〜１μｍとしているの
で、リードフレーム素材であるＦｅ、Ｃｕの熱拡散を防
止できる。ここで、Ｎｉめっき層の厚みを０．１〜１μ
ｍとしているが、Ｎｉめっき層が０．１μｍ未満と薄い
場合にはＣｕ、Ｆｅの熱拡散防止効果が十分でなく、１
μｍを超える厚めっきをしても物理的効果が少ないから
である。
ードフレームにおいては、内端子部及び外端子部を含む
樹脂封止部分から外側に露出する素材面、即ち、Ｎｉめ
っきからなる下地めっき層が必要な部分以外は、Ｎｉめ
っき層が形成されていない。従って、この部分は炉に入
れると酸化して表面に酸化膜が形成される。これによっ
て、封止樹脂との接合性が向上する。請求項４記載の半
導体装置用リードフレームにおいては、Ｎｉめっきから
なる下地めっき層の厚みを０．１〜１μｍとしているの
で、リードフレーム素材であるＦｅ、Ｃｕの熱拡散を防
止できる。ここで、Ｎｉめっき層の厚みを０．１〜１μ
ｍとしているが、Ｎｉめっき層が０．１μｍ未満と薄い
場合にはＣｕ、Ｆｅの熱拡散防止効果が十分でなく、１
μｍを超える厚めっきをしても物理的効果が少ないから
である。
【０００８】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１は本発明の第１の実施
の形態に係る半導体装置用リードフレームを使用した半
導体装置の部分断面図、図２は同半導体装置用リードフ
レームの断面図、図３は同半導体装置用リードフレーム
の平面図、図４は第２の実施の形態に係る半導体装置用
リードフレームの断面図、図５は同半導体装置用リード
フレームの使用状態の断面図である。
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１は本発明の第１の実施
の形態に係る半導体装置用リードフレームを使用した半
導体装置の部分断面図、図２は同半導体装置用リードフ
レームの断面図、図３は同半導体装置用リードフレーム
の平面図、図４は第２の実施の形態に係る半導体装置用
リードフレームの断面図、図５は同半導体装置用リード
フレームの使用状態の断面図である。
【０００９】まず、半導体装置用リードフレーム１０の
概要について説明すると、Ｃｕ又はＦｅ合金からなる条
材から、プレス加工又はエッチング加工によって、図３
に示すリードフレーム素材１１を製造する。このリード
フレーム素材１１には、周囲を４本の支持リード１２を
介して支持された半導体素子搭載部１３を備えている。
半導体素子搭載部１３の周囲には複数の内部リード１４
が放射状に設けられ、その外側に内部リード１４に連接
する外部リード１５が設けられている。そして、隣り合
う内部リード１４と外部リード１５の連接部分はタイバ
ー１６によって一時連接されている。このリードフレー
ム素材１１の全周面には、周知の電解めっき法又は無電
解めっき法によって、図２に示すように厚みが０．１〜
１μｍのＮｉめっきからなる下地めっき層１７が形成さ
れている。
概要について説明すると、Ｃｕ又はＦｅ合金からなる条
材から、プレス加工又はエッチング加工によって、図３
に示すリードフレーム素材１１を製造する。このリード
フレーム素材１１には、周囲を４本の支持リード１２を
介して支持された半導体素子搭載部１３を備えている。
半導体素子搭載部１３の周囲には複数の内部リード１４
が放射状に設けられ、その外側に内部リード１４に連接
する外部リード１５が設けられている。そして、隣り合
う内部リード１４と外部リード１５の連接部分はタイバ
ー１６によって一時連接されている。このリードフレー
ム素材１１の全周面には、周知の電解めっき法又は無電
解めっき法によって、図２に示すように厚みが０．１〜
１μｍのＮｉめっきからなる下地めっき層１７が形成さ
れている。
【００１０】そして、下地めっき層１７が形成された内
部リード１４の内側部分の表面（即ち、上面）には、図
２に示すように、Ｐｄ又はＰｄ合金めっきからなる第１
の部分めっき層１８を介してＡｕめっき層１９が設けら
れて、内端子部２０が形成されている。この内端子部２
０は、図１に示すように、中央の半導体素子搭載部１３
に搭載された半導体素子２１のパッド部２２に一端が接
合された金属細線（ワイヤ）２３のワイヤボンディング
部となるので、Ａｕめっき層１９は０．００１〜０．１
μｍ（更に、好ましくは０．０１〜０．１μｍ）となっ
ている。このＡｕめっき層１９の下部に配置された第１
の部分めっき層１８の厚みは０．１〜１μｍ程度（好ま
しくは、０．２〜０．６μｍ）となっている。なお、Ｐ
ｄ合金めっき層の場合には、例えば、Ｐｄ−Ｎｉ合金、
Ｐｄ−Ｃｏ合金、Ｐｄ−Ａｇ合金等があるが、何れの場
合も合金の主成分はＰｄである。
部リード１４の内側部分の表面（即ち、上面）には、図
２に示すように、Ｐｄ又はＰｄ合金めっきからなる第１
の部分めっき層１８を介してＡｕめっき層１９が設けら
れて、内端子部２０が形成されている。この内端子部２
０は、図１に示すように、中央の半導体素子搭載部１３
に搭載された半導体素子２１のパッド部２２に一端が接
合された金属細線（ワイヤ）２３のワイヤボンディング
部となるので、Ａｕめっき層１９は０．００１〜０．１
μｍ（更に、好ましくは０．０１〜０．１μｍ）となっ
ている。このＡｕめっき層１９の下部に配置された第１
の部分めっき層１８の厚みは０．１〜１μｍ程度（好ま
しくは、０．２〜０．６μｍ）となっている。なお、Ｐ
ｄ合金めっき層の場合には、例えば、Ｐｄ−Ｎｉ合金、
Ｐｄ−Ｃｏ合金、Ｐｄ−Ａｇ合金等があるが、何れの場
合も合金の主成分はＰｄである。
【００１１】また、外部リード１５の外側部分は外部配
線基板２４と接続される外端子部２５を構成するので、
下地めっき層１７の上にＰｄ又はＰｄ合金めっきからな
る第２の部分めっき層２６を介して、極薄のＡｇめっき
層２７が形成されている。このＡｇめっき層２７の厚み
は０．００１〜０．１μｍとなって、第２の部分めっき
層２６の厚みは０．１〜１μｍ程度（好ましくは、０．
２〜０．６μｍ）となっている。これによって、加熱に
よる内側のＰｄ又はＰｄ合金めっき層の酸化を防止でき
ると共に、第２の部分めっき層２６によって、Ａｇめっ
き層２７の厚みを必要最小限に薄くしている。ここで、
前記内端子部２０の場合には、内部リード１４の上面の
みにＡｕめっき層１９を形成したが、外端子部２５の場
合には外部リード１５の表裏を含む全面にＡｇめっき層
２７を形成している。これは、外端子部２５は半田が全
面的に付着するからであり、内端子部２０の場合は表面
がワイヤボンディングを形成するので、裏面（下面）は
特に必要がないからである。
線基板２４と接続される外端子部２５を構成するので、
下地めっき層１７の上にＰｄ又はＰｄ合金めっきからな
る第２の部分めっき層２６を介して、極薄のＡｇめっき
層２７が形成されている。このＡｇめっき層２７の厚み
は０．００１〜０．１μｍとなって、第２の部分めっき
層２６の厚みは０．１〜１μｍ程度（好ましくは、０．
２〜０．６μｍ）となっている。これによって、加熱に
よる内側のＰｄ又はＰｄ合金めっき層の酸化を防止でき
ると共に、第２の部分めっき層２６によって、Ａｇめっ
き層２７の厚みを必要最小限に薄くしている。ここで、
前記内端子部２０の場合には、内部リード１４の上面の
みにＡｕめっき層１９を形成したが、外端子部２５の場
合には外部リード１５の表裏を含む全面にＡｇめっき層
２７を形成している。これは、外端子部２５は半田が全
面的に付着するからであり、内端子部２０の場合は表面
がワイヤボンディングを形成するので、裏面（下面）は
特に必要がないからである。
【００１２】以上の処理によって、金属めっき層の形成
が終了するので、図１に示すように、半導体素子搭載部
１３に半導体素子２１を接合した後、ワイヤボンディン
グを行い、エポキシ樹脂等からなる封止樹脂２８によっ
て樹脂封止を行って、タイバー１６の切断を含むプレス
加工を行って、半導体装置２９が完成する。前記実施の
形態においては、内部リード１４の内端子部２０に第１
の部分めっき層１８を介してＡｕめっき層１９を形成し
たが、Ａｕめっき層１９の代わりに同じ厚みのＡｇめっ
き層を形成することも可能である。また、外部リード１
５の外端子部２５に第２の部分めっき層２６を介してＡ
ｇめっき層２７を形成したが、Ａｇめっき層２７の代わ
りに同じ厚みのＡｕめっき層を形成することも可能であ
る。
が終了するので、図１に示すように、半導体素子搭載部
１３に半導体素子２１を接合した後、ワイヤボンディン
グを行い、エポキシ樹脂等からなる封止樹脂２８によっ
て樹脂封止を行って、タイバー１６の切断を含むプレス
加工を行って、半導体装置２９が完成する。前記実施の
形態においては、内部リード１４の内端子部２０に第１
の部分めっき層１８を介してＡｕめっき層１９を形成し
たが、Ａｕめっき層１９の代わりに同じ厚みのＡｇめっ
き層を形成することも可能である。また、外部リード１
５の外端子部２５に第２の部分めっき層２６を介してＡ
ｇめっき層２７を形成したが、Ａｇめっき層２７の代わ
りに同じ厚みのＡｕめっき層を形成することも可能であ
る。
【００１３】続いて、図４、図５を参照しながら、本発
明の第２の実施の形態に係る半導体装置用リードフレー
ム３０について説明するが、前記実施の形態に係る半導
体装置用リードフレーム１０と同一の構成要素について
は同一の番号を付してその詳しい説明を省略する。この
半導体装置用リードフレーム３０においては、Ｎｉめっ
きからなる下地めっき層３１が、内端子部２０と、外端
子部２５を含む樹脂封止部分から外側に露出するリード
フレーム素材１１面に形成されている。即ち、図５に示
すように、外部リード１５の樹脂封止境界部分３２から
０．５〜２ｍｍ奥側から、内端子部２０まではリードフ
レーム素材１１が露出している。この部分は加熱によっ
て図示しない極めて薄い酸化皮膜層が形成されるが、こ
の酸化皮膜層の形成によって、樹脂との馴染みが良くな
り、接合強度が増加するという利点がある。特に、リー
ドフレーム素材１１が銅系の金属の場合は、酸化銅が形
成されるのでより樹脂との馴染みが良くなる。なお、こ
の非下地めっき部分３３を加熱して積極的に酸素を吹付
け、酸化皮膜層を形成することもできる。
明の第２の実施の形態に係る半導体装置用リードフレー
ム３０について説明するが、前記実施の形態に係る半導
体装置用リードフレーム１０と同一の構成要素について
は同一の番号を付してその詳しい説明を省略する。この
半導体装置用リードフレーム３０においては、Ｎｉめっ
きからなる下地めっき層３１が、内端子部２０と、外端
子部２５を含む樹脂封止部分から外側に露出するリード
フレーム素材１１面に形成されている。即ち、図５に示
すように、外部リード１５の樹脂封止境界部分３２から
０．５〜２ｍｍ奥側から、内端子部２０まではリードフ
レーム素材１１が露出している。この部分は加熱によっ
て図示しない極めて薄い酸化皮膜層が形成されるが、こ
の酸化皮膜層の形成によって、樹脂との馴染みが良くな
り、接合強度が増加するという利点がある。特に、リー
ドフレーム素材１１が銅系の金属の場合は、酸化銅が形
成されるのでより樹脂との馴染みが良くなる。なお、こ
の非下地めっき部分３３を加熱して積極的に酸素を吹付
け、酸化皮膜層を形成することもできる。
【００１４】
【発明の効果】請求項１〜４記載の半導体装置用リード
フレームにおいては、内端子部、外端子部及び露出する
部分にはＮｉめっきで下地めっきをしているので、その
部分の腐食が防止されると共に、上側のめっき層にリー
ドフレーム素材のＣｕ、Ｆｅ等が熱拡散するのを防止す
ることができる。そして、内端子部の表面にはＡｕ又は
Ａｇめっきが、外端子部の全周にはＡｕ又はＡｇめっき
が最適の厚みでなされているので、中間に配置されてい
るＰｄ又はＰｄ合金めっき層の加熱時の酸化を防止でき
る。そして、内端子部の表面にはＡｕ又はＡｇめっきが
なされているので、ワイヤボンディング性が良く、外端
子部にはＡｕ又はＡｇめっきがなされているので更に、
半田濡れ性がよい。特に、請求項２及び３記載の半導体
装置用リードフレームにおいては、リードフレーム素材
の樹脂封止部分に酸化皮膜を形成するようにしたので、
封止樹脂との馴染みが良く、強固のパッケージを構成で
きる。請求項４記載の半導体装置用リードフレームにお
いては、Ｎｉめっきからなる下地めっき層の厚みは０．
１〜１μｍ程度であるので、リードフレーム素材からＣ
ｕやＦｅが上層のＰｄ又はＰｄ合金めっき層に拡散する
のを効率的に防止できる。
フレームにおいては、内端子部、外端子部及び露出する
部分にはＮｉめっきで下地めっきをしているので、その
部分の腐食が防止されると共に、上側のめっき層にリー
ドフレーム素材のＣｕ、Ｆｅ等が熱拡散するのを防止す
ることができる。そして、内端子部の表面にはＡｕ又は
Ａｇめっきが、外端子部の全周にはＡｕ又はＡｇめっき
が最適の厚みでなされているので、中間に配置されてい
るＰｄ又はＰｄ合金めっき層の加熱時の酸化を防止でき
る。そして、内端子部の表面にはＡｕ又はＡｇめっきが
なされているので、ワイヤボンディング性が良く、外端
子部にはＡｕ又はＡｇめっきがなされているので更に、
半田濡れ性がよい。特に、請求項２及び３記載の半導体
装置用リードフレームにおいては、リードフレーム素材
の樹脂封止部分に酸化皮膜を形成するようにしたので、
封止樹脂との馴染みが良く、強固のパッケージを構成で
きる。請求項４記載の半導体装置用リードフレームにお
いては、Ｎｉめっきからなる下地めっき層の厚みは０．
１〜１μｍ程度であるので、リードフレーム素材からＣ
ｕやＦｅが上層のＰｄ又はＰｄ合金めっき層に拡散する
のを効率的に防止できる。
【図１】本発明の第１の実施の形態に係る半導体装置用
リードフレームを使用した半導体装置の部分断面図であ
る。
リードフレームを使用した半導体装置の部分断面図であ
る。
【図２】同半導体装置用リードフレームの断面図であ
る。
る。
【図３】同半導体装置用リードフレームの平面図であ
る。
る。
【図４】第２の実施の形態に係る半導体装置用リードフ
レームの断面図である。
レームの断面図である。
【図５】同半導体装置用リードフレームの使用状態の断
面図である。
面図である。
１０ 半導体装置用リードフレーム １１ リードフ
レーム素材 １２ 支持リード １３ 半導体素
子搭載部 １４ 内部リード １５ 外部リー
ド １６ タイバー １７ 下地めっ
き層 １８ 第１の部分めっき層 １９ Ａｕめっ
き層 ２０ 内端子部 ２１ 半導体素
子 ２２ パッド部 ２３ 金属細線 ２４ 外部配線基板 ２５ 外端子部 ２６ 第２の部分めっき層 ２７ Ａｇめっ
き層 ２８ 封止樹脂 ２９ 半導体装
置 ３０ 半導体装置用リードフレーム ３１ 下地めっ
き層 ３２ 樹脂封止境界部分 ３３ 非下地め
っき部分
レーム素材 １２ 支持リード １３ 半導体素
子搭載部 １４ 内部リード １５ 外部リー
ド １６ タイバー １７ 下地めっ
き層 １８ 第１の部分めっき層 １９ Ａｕめっ
き層 ２０ 内端子部 ２１ 半導体素
子 ２２ パッド部 ２３ 金属細線 ２４ 外部配線基板 ２５ 外端子部 ２６ 第２の部分めっき層 ２７ Ａｇめっ
き層 ２８ 封止樹脂 ２９ 半導体装
置 ３０ 半導体装置用リードフレーム ３１ 下地めっ
き層 ３２ 樹脂封止境界部分 ３３ 非下地め
っき部分
Claims (4)
- 【請求項１】 中央の半導体素子搭載部と、該半導体素
子搭載部の周囲に配置され前記半導体素子搭載部に搭載
された半導体素子と金属細線で連結される内端子部を内
側に備えた複数の内部リードと、該内部リードにそれぞ
れ連接され、組立にあっては外部配線基板の端子に接続
される外端子部を備えた外部リードとを有し、所要領域
には金属めっき層が設けられた半導体装置用リードフレ
ームにおいて、 前記金属めっき層が、素材の全面に形成されたＮｉめっ
きからなる下地めっき層と、前記内端子部の表面にＰｄ
又はＰｄ合金の第１の部分めっき層を介して設けられた
厚みが０．００１〜０．１のＡｕ又はＡｇめっき層と、
前記外端子部の全部にＰｄ又はＰｄ合金の第２の部分め
っき層を介して形成された厚みが０．００１〜０．１μ
ｍのＡｕ又はＡｇめっき層とからなることを特徴とする
半導体装置用リードフレーム。 - 【請求項２】 中央の半導体素子搭載部と、該半導体素
子搭載部の周囲に配置され前記半導体素子搭載部に搭載
された半導体素子と金属細線で連結される内端子部を内
側に備えた複数の内部リードと、該内部リードにそれぞ
れ連接され、組立にあっては外部配線基板の端子に接続
される外端子部を備えた外部リードとを有し、所要領域
には金属めっき層が設けられ、最終的に樹脂封止されて
半導体装置を構成する半導体装置用リードフレームにお
いて、 前記金属めっき層が、前記内端子部及び前記外端子部を
含む前記樹脂封止部分から外側に露出する素材面に形成
されたＮｉめっきからなる下地めっき層と、前記内端子
部の表面にＰｄ又はＰｄ合金の第１の部分めっき層を介
して設けられた厚みが０．００１〜０．１μｍのＡｕ又
はＡｇめっき層と、前記外端子部の全部にＰｄ又はＰｄ
合金の第２の部分めっき層を介して形成された厚みが
０．００１〜０．１μｍのＡｕ又はＡｇめっき層とから
なることを特徴とする半導体装置用リードフレーム。 - 【請求項３】 前記Ｎｉめっきからなる下地めっき層が
形成されていない部分には、酸化皮膜層が形成されてい
る請求項２記載の半導体装置用リードフレーム。 - 【請求項４】 前記Ｎｉめっきからなる下地めっき層の
厚みは０．１〜１μｍである請求項１又は２記載の半導
体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24930496A JPH1074879A (ja) | 1996-08-30 | 1996-08-30 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24930496A JPH1074879A (ja) | 1996-08-30 | 1996-08-30 | 半導体装置用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1074879A true JPH1074879A (ja) | 1998-03-17 |
Family
ID=17190999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24930496A Pending JPH1074879A (ja) | 1996-08-30 | 1996-08-30 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1074879A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133845A (ja) * | 1998-10-23 | 2000-05-12 | Rohm Co Ltd | 半導体発光素子 |
| JP2003078097A (ja) * | 2001-06-19 | 2003-03-14 | Sumitomo Metal Mining Co Ltd | リードフレーム及びその製造方法 |
| KR100548011B1 (ko) * | 1998-06-10 | 2006-03-23 | 삼성테크윈 주식회사 | 반도체 리드 프레임 |
| JP2006269903A (ja) * | 2005-03-25 | 2006-10-05 | Shinko Electric Ind Co Ltd | 半導体装置用リードフレーム |
| US7843700B2 (en) | 2004-04-14 | 2010-11-30 | Denso Corporation | Semiconductor device |
| US8283759B2 (en) | 2005-10-20 | 2012-10-09 | Panasonic Corporation | Lead frame having outer leads coated with a four layer plating |
| JP2012209396A (ja) * | 2011-03-29 | 2012-10-25 | Shinko Electric Ind Co Ltd | リードフレーム及び半導体装置 |
| KR20140041219A (ko) * | 2012-09-27 | 2014-04-04 | 엘지이노텍 주식회사 | 회로기판, 이를 이용한 반도체 패키지 및 그 제조방법 |
| CN104078437A (zh) * | 2013-03-26 | 2014-10-01 | 新光电气工业株式会社 | 引线框架及半导体装置 |
-
1996
- 1996-08-30 JP JP24930496A patent/JPH1074879A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100548011B1 (ko) * | 1998-06-10 | 2006-03-23 | 삼성테크윈 주식회사 | 반도체 리드 프레임 |
| JP2000133845A (ja) * | 1998-10-23 | 2000-05-12 | Rohm Co Ltd | 半導体発光素子 |
| JP2003078097A (ja) * | 2001-06-19 | 2003-03-14 | Sumitomo Metal Mining Co Ltd | リードフレーム及びその製造方法 |
| US7843700B2 (en) | 2004-04-14 | 2010-11-30 | Denso Corporation | Semiconductor device |
| US8179688B2 (en) | 2004-04-14 | 2012-05-15 | Denso Corporation | Semiconductor device |
| KR101224935B1 (ko) * | 2005-03-25 | 2013-01-22 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 장치용 리드프레임 |
| JP2006269903A (ja) * | 2005-03-25 | 2006-10-05 | Shinko Electric Ind Co Ltd | 半導体装置用リードフレーム |
| US8283759B2 (en) | 2005-10-20 | 2012-10-09 | Panasonic Corporation | Lead frame having outer leads coated with a four layer plating |
| JP2012209396A (ja) * | 2011-03-29 | 2012-10-25 | Shinko Electric Ind Co Ltd | リードフレーム及び半導体装置 |
| KR20140041219A (ko) * | 2012-09-27 | 2014-04-04 | 엘지이노텍 주식회사 | 회로기판, 이를 이용한 반도체 패키지 및 그 제조방법 |
| CN104078437A (zh) * | 2013-03-26 | 2014-10-01 | 新光电气工业株式会社 | 引线框架及半导体装置 |
| JP2014192222A (ja) * | 2013-03-26 | 2014-10-06 | Shinko Electric Ind Co Ltd | リードフレーム及び半導体装置 |
| US9466556B2 (en) | 2013-03-26 | 2016-10-11 | Shinko Electric Industries Co., Ltd. | Lead frame and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4736236A (en) | Tape bonding material and structure for electronic circuit fabrication | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| JPH11340409A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| US6518653B1 (en) | Lead frame and semiconductor device | |
| JP3550875B2 (ja) | リードフレームとこれを用いた半導体装置 | |
| EP1037277B1 (en) | Lead frame and method of fabricating a lead frame | |
| US6087712A (en) | Lead frame containing leads plated with tin alloy for increased wettability and method for plating the leads | |
| JPH1074879A (ja) | 半導体装置用リードフレーム | |
| KR100702956B1 (ko) | 반도체 팩키지용 리드프레임 및 그 제조 방법 | |
| US20040262719A1 (en) | Lead frame for semiconductor packages | |
| JPS6050343B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JP2858197B2 (ja) | 半導体装置用リードフレーム | |
| EP0074378A1 (en) | Semiconductor device including plateless package | |
| KR20050083325A (ko) | 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법 | |
| JPH10313087A (ja) | 電子部品用リード材 | |
| JPS62287657A (ja) | 半導体装置 | |
| TWI436465B (zh) | 銲線接合結構、銲線接合方法及半導體封裝構造的製造方法 | |
| JPH04137552A (ja) | リードフレーム | |
| JPS6050342B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPH08316641A (ja) | 一括接続法による多層配線基板 | |
| JPS6232622B2 (ja) | ||
| JPH0674496B2 (ja) | リードフレーム材料の製造方法 | |
| JPS62105457A (ja) | 半導体装置 | |
| JP2972679B2 (ja) | リードフレーム並びに樹脂封止型半導体装置及びその製造方法 | |
| JPH11186483A (ja) | 半導体装置用リードフレーム |