KR100585583B1 - 반도체 팩키지 및 그 제조방법 - Google Patents

반도체 팩키지 및 그 제조방법 Download PDF

Info

Publication number
KR100585583B1
KR100585583B1 KR1019980029730A KR19980029730A KR100585583B1 KR 100585583 B1 KR100585583 B1 KR 100585583B1 KR 1019980029730 A KR1019980029730 A KR 1019980029730A KR 19980029730 A KR19980029730 A KR 19980029730A KR 100585583 B1 KR100585583 B1 KR 100585583B1
Authority
KR
South Korea
Prior art keywords
lead frame
heat sink
semiconductor chip
layer
lead
Prior art date
Application number
KR1019980029730A
Other languages
English (en)
Other versions
KR20000009372A (ko
Inventor
이정웅
박세철
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1019980029730A priority Critical patent/KR100585583B1/ko
Publication of KR20000009372A publication Critical patent/KR20000009372A/ko
Application granted granted Critical
Publication of KR100585583B1 publication Critical patent/KR100585583B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명에 따르면, 반도체 칩, 상기 반도체 칩을 표면에 탑재한 히트 싱크, 상기 히트 싱크에 대하여 설치되며 표면 전체에 걸쳐 선 도금층이 형성된 리이드 프레임, 상기 히트 싱크와 상기 리이드 프레임을 상호 접착시키는 열가소성 양면 테이프, 상기 반도체 칩의 전극과 상기 리이드 프레임을 연결하는 골드 와이어 및, 상기 반도체 칩과 리이드 프레임의 이너 리이드 부분을 감싸는 몰드를 구비하는 반도체 팩키지 및, 그 제조 방법이 제공된다. 본 발명에 따른 반도체 팩키지 및 그에 의한 반도체 팩키지 제조 방법은 히트 싱크와 리이드 프레임간의 부착용 접착층에 대한 별도의 공정이 필요없이 상대적으로 빠른 시간내에 제조되는 장점이 있다.

Description

반도체 팩키지 및 그 제조 방법{Semiconductor package and method therefor}
본 발명은 반도체 팩키지 및, 그 제조 방법에 관한 것으로서, 보다 상세하게는 히트 싱크를 구비한 반도체 팩키지 및, 그 제조 방법에 관한 것이다.
일반적으로 반도체 팩키지는 반도체 칩과, 상기 반도체 칩을 지지함과 동시에 상기 반도체 칩의 전기 회로를 외부에 연결시키는 리이드 프레임과, 상기 반도체 칩의 전극과 리이드 프레임을 연결하는 골드 와이어와, 상기 반도체 칩과 리이드 프레임의 일부분인 이너 리이드 부분을 감싸는 몰드등을 구비한다. 위에 부가하여, 반도체 팩키지에는 반도체 칩에서 발생되는 열을 흡수하여 방출할 수 있는 히트 싱크(heat sink) 또는 히트 라디에이터(heat radiator)가 포함되기도 한다.
도 1에는 히트 싱크를 구비하는 DPH (die pad on heat sink) 형태의 반도체 팩키지에 대한 개략적인 단면도가 도시되어 있다.
도면을 참조하면, 반도체 칩(11)은 히트 싱크(12)의 상부에 설치된다. 히트 싱크(12) 위에는 반도체 칩(11)의 측부에 리이드(13)의 일측부가 접착 테이프(14)를 통해서 접착된다. 즉, 히트 싱크(12)는 반도체 칩(11)과 각 리이드 프레임(13)의 일 측부와 서로 지지된다. 반도체 칩(11)의 전극은 리이드(13)에 대하여 골드 와이어(16)를 통해서 연결된다. 반도체 칩(11), 히트 싱크(12), 리이드(13)의 단부, 테이프(14) 및 골드 와이어(16)등은 몰드(15)에 의해서 감싸인다. 여기에서 리이드 프레임(13)의 통상의 기본 소재는 구리이며, 리이드 프레임(13)과 히트 싱크(12)를 접착시키는 테이프는 열경화성 양면 테이프이다.
위와 같은 반도체 팩키지를 제작하는 방법을 도 2를 참조하여 설명하면 다음과 같다.
우선 구리 재료를 이용하여 리이드 프레임을 제작한다(단계 21). 리이드 프레임(13)은 구리 재료인 소재를 펀치로 스탬핑 하거나 화학적 에칭 방식으로 부식시킴으로써 소정 형상으로 제작된다. 이처럼 소재를 구리로 제한하는 것은 구리가 칩에서 발생하는 열을 효과적으로 배출시킬 수 있고, 전기적 전도성기 때문이다.
다음에 은으로 이너 리이드의 단부를 부분 도금한다(단계 22). 이러한 은도금은 와이어 본딩시에 작업성을 향상시키기 위한 것이다. 즉, 골드 와이어(16)로 칩(11)의 전극과 리이드 프레임(13)의 단부를 연결하는 와이어 본딩 작업을 수행할때 골드 와이어(16)가 리이드 프레임(13)에 잘 부착될 수 있도록 은(Ag)을 이용하여 리이드 프레임(13)의 해당 부분을 국부적으로 도금하는 것이다.
도금이 완료되면 리이드 프레임(13)에 테이프(14)를 접착하는 테이핑 작업을 수행한다(단계 23). 테이프(14)는 리이드 프레임(13)과 히트 싱크(12)와의 접착을 위한 것이다.
다음에 히트 싱크(12)를 테이프(14)를 통해 리이드 프레임(13)에 접착한다(단계 24). 여기에서 테이프를 부착시킬때는 열경화성 테이프의 접착제를 녹이기 위하여 열을 가하여야 한다. 이때 가열되는 온도는 섭씨 100 내지 150도 이하의 온도로 제한되는데, 이는 리이드 프레임(13)의 소재인 구리가 섭씨 150도 이상에서는 산화되기 때문이다.
다음에 열경화 테이프를 경화시키는 공정이 수행된다(단계 25). 열경화성 테이프 자체의 재질은 연성을 가지므로, 이처럼 연화된 테이프가 부착된 상태로 추후 공정인 와이어 본딩 작업을 하게 되면 본딩 에러가 발생할 수 있다. 즉, 후공정(단계 26)에서, 히트 싱크(12)에 부착된 칩(11)에 대하여 와이어 본딩을 수행할 때에는, 열경화 테이프에 의한 히트 싱크 접착 온도인 섭씨 150 도보다 높은 섭씨 210도 내지 230도에서 수행되므로, 와이어 본딩 장치의 캐피러리가 리이드 프레임 부위를 가격할때 테이프층이 충분한 반발력을 제공하지 못하게 되며, 그렇게 되면 와이어 본딩 에러가 발생하는 것이다. 따라서 와이어 본딩에 필요한 정도의 경도를 갖추기 위해서는 테이프를 열경화시켜야만 한다. 열경화 작업은 질소가 충전된 오븐에서, 1 시간 동안 섭씨 200도에서 온도를 유지하고, 다음에 6시간 동안 오븐에서 서서히 냉각이 이루어져야만 한다. 이와 같이 일단 열경화 처리를 거치고 나면 테이프는 경화가 되어 일정값 이상의 경도를 유지하게 되며, 와이어 본딩 작업에서 필요로 하는 정도의 반발력을 제공할 수 있다.
위와 같은 반도체 팩키지 제조 방법에서는 다음과 같은 문제점이 있다.
위에서 설명한 바와 같이, 테이프(14)로써 히트 싱크(12)와 리이드 프레임(13)을 상호 접착하는 작업을 수행하기 위한 온도는 섭씨 150도 이하로 제한되어야 하는데, 이는 리이드 프레임 소재인 구리의 표면 산화를 방지하기 위한 것이다. 구리의 산화는 리드 프레임에 있어서 몰드 접착성, 납땜성, 와이어 본딩등에 치명적이므로 온도 제한이 불가피하다. 그런데, 이처럼 구리의 산화를 방지하기 위하여 접착 가열 온도를 상대적으로 낮은 온도로 제한하면, 이후에 테이프(14)를 경화시키기 위한 추가 공정을 필요로 한다. 위에서 설명한 바와 같이 테이프의 경화 공정은 오랜 시간을 가열해야 하므로, 양산성이 떨어지는 단점이 있으며, 각 공정에 적합한 오븐 경화 공정 조건을 설정하는데도 많은 시간을 필요로 하여 그에 따른 오븐 장치가 구비되어야 하므로 생산 원가의 증가 및 생산성이 저하되는 문제점이 있다.
본 발명은 위와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 개량된 반도체 팩키지 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 전체 제조 공정이 단순화됨으로써 시간이 절약되는 반도체 팩키지 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따르면, 반도체 칩, 상기 반도체 칩을 표면에 탑재한 히트 싱크, 상기 히트 싱크에 대하여 설치되며 표면 전체에 산화 방지를 위한 선도금층이 형성된 리이드 프레임, 상기 히트 싱크와 상기 리이드 프레임을 상호 접착시킬 수 있는 열가소성 접착층, 상기 반도체 칩의 전극과 상기 리이드 프레임을 연결하는 골드 와이어 및, 상기 반도체 칩과 리이드 프레임의 이너 리이드 부분에 대하여 몰드가 형성된 반도체 팩키지가 제공된다.
본 발명의 일 특징에 따르면, 상기 열가소성 접착층은 필름 형태의 재료 양측면에 접착제가 도포된 것이며, 상기 접착제는 섭씨 200도 이상의 범위에서 용융되어 접착성을 가지고 경화된다.
본 발명의 다른 특징에 따르면, 상기 선도금층은 리이드 프레임 소재의 표면에 니켈 또는 니켈 도금층을 형성하고 그 도금층 위에 팔라듐 또는 팔라듐 합금에 의한 도금층을 형성한 것이다.
또한 본 발명에 따르면, 스탬핑 또는 에칭에 의해 리이드 프레임을 형성하는 단계, 상기 리이드 프레임의 전면에 걸쳐 산화 방지를 위한 선 도금층을 형성하는 단계, 상기 리이드 프레임의 표면에 열가소성 접착층을 접착하는 단계, 상기 열가소성 접착층에 대하여 히트 싱크를 접착함으로써 상기 리이드 프레임과 상기 히트 싱크를 상호 부착하는 단계 및, 반도체 칩과 리이드 프레임을 골드 와이어로 몰딩하는 와이어 본딩과 상기 반도체 칩과 리이드 프레임의 일부를 몰딩하는 후공정 단계를 구비하는 반도체 팩키지의 제조 방법이 제공된다.
본 발명의 다른 특징에 따르면, 상기 열가소성 접착층에 대하여 상기 리이드 프레임 또는 히트 싱크를 접착하는 것은 상기 열가소성 접착층이 섭씨 200도 내지 250도로 가열됨으로써 이루어지며, 그 이하의 온도에서는 상기 열가소성 접착층의 접착성이 존재하지 않는다.
본 발명의 다른 특징에 따르면, 상기 선도금층은 리이드 프레임 소재의 표면에 니켈 또는 니켈 도금층을 형성하고 그 도금층 위에 팔라듐 또는 팔라듐 합금에 의한 도금층을 형성한 것이다.
이하 본 발명을 첨부된 도면에 도시된 일 실시예를 참고로 보다 상세히 설명하기로 한다.
본 발명의 제조 방법은 도 3에서 개략적인 플로우 차트로 도시되어 있다. 도면을 참조하면, 본 발명에 따른 반도체 팩키지 제조 방법은 리이드 프레임 형성 단계(31), 리이드 프레임의 전체 표면에 대하여 니켈 또는 니켈 합금 도금층을 형성하고 그 도금층 위에 팔라듐 또는 팔라듐 합금을 도금하는 PPF 도금 단계(32), 리이드 프레임의 이너 리드에 열가소성 테이프를 접착하는 테이핑 단계(33), 리이드 프레임에 접착된 테이프상에 히트 싱크를 접착하는 단계(34) 및, 히트 싱크상에 접착제를 도포하고 칩을 탑재하여 수초간 고온에서 경화 처리하고, 상기 리이드 프레임과 반도체 칩의 전극을 골드 와이어로 연결하는 와이어 본딩과 반도체 칩과 리이드 프레임의 일부를 몰딩하는 후공정 단계(35)를 구비한다.
리이드 프레임(13)의 형성은 위에서 설명한 바와 같이 스탬핑이나 에칭에 의해서 수행된다. 즉, 펀치를 이용하여 구리 소재를 타발하는 스탬핑 작업이나, 화학적 부식에 의한 에칭에 의해 리이드 프레임(13)이 제작된다.
다음에 리이드 프레임의 전면에 걸쳐 공지의 PPF 도금을 수행한다. 종래 기술에서, 와이어 본딩 작업시의 본딩성을 향상시키기 위하여 골드 와이어가 본딩되는 부위에만 은으로 도금하는 경우와는 달리, 본 발명에서는 리이드 프레임(13)의 전면에 걸쳐 PPF 도금을 수행한다. 공지된 바와 같이, PPF 도금은 니켈, 니켈 합금, 팔라듐 또는 팔라듐 합금 재료로써 전류 파형 변조 정류기를 이용하여 리이드 프레임(13)의 전체 면적을 도금하는 것이다. 예를 들면, 구리 재료의 표면에 니켈을 전면 도금하고, 그 상층부에 팔라듐 또는 팔라듐 합금을 도금하는 방법이다.
위와 같이 리이프 프레임의 전면에 PPF 도금을 수행하면, 리이드 프레임 소재인 구리는 섭씨 350도 이상으로 가열된 히터 블록의 열을 전달받아도 표면이 산화되지 아니한다. 이는 PPF 도금에 의한 팔라듐의 용융 온도가 섭씨 1400도이기 때문이다. 즉, 팔라듐 도금층이 리이드 프레임의 원소재인 구리의 표면을 보호하는 기능을 하므로, 구리는 섭씨 350도 이상으로 가열된 히터 블록의 열을 전달받아도 수초간 변색되거나 산화됨이 없이 원상태를 유지할 수 있다. 따라서 산화 방지를 위한 선도금층은 팔라듐과 같이 고온에서 리이드 프레임 소재의 산화 및 확산을 방지하며, 이러한 선도금층은 리이드 프레임과 히트 싱크를 접착시키기 위한 접착층을 형성하기 이전에 형성된다.
도금이 완료되면 리이드 프레임(13)의 표면에 접착층을 형성하게 되는데, 이러한 접착층의 형성은 양면 테이프를 이용하여 이루어진다. 즉, 테이프를 접착시키는 테이핑 작업을 수행한다 (단계 33). 테이프는 필름 형태인 기판 재료의 양측 표면에 열가소성 접착제가 도포된 것이며, 이러한 양면 테이프를 이용하여 테이핑을 수행한다. 테이핑은 테이핑 장치에 의해 타발된 소정 형상의 테이프가 리드 프레임(13)의 표면에 안착됨으로써 이루어진다. 열가소성 테이프는 히터 블록(미도시)을 통해서 열을 전달함으로써 그 표면에 도포된 접착제가 융융된다. 실제 작업시에, 열가소성 테이프에 도포된 열가소성 접착제가 용융 되려면 히터 블록의 온도를 섭씨 300도 내지 350도 온도 범위에서 설정하여, 접착제가 받는 온도가 섭씨 200도 내지 250도 범위가 되어야 한다. 이러한 온도 범위에서만 접착이 가능하다. 또한 그 이하의 온도 범위, 예를 들면 와이어 본딩시 설정되는 히터 블록의 온도가 섭씨 210도 내지 230도의 온도 범위에서는 접착제에 전달되는 온도가 섭씨 200도 미만이므로 접착제가 용융되지 아니한다.
다음에 히트 싱크(12)를 테이프(14)에 부착한다(단계 34). 위에 설명한 바와 같이, 테이핑 작업과 히트 싱크의 부착 작업시에는 열가소성 테이프의 접착제를 용융시키기 위하여 섭씨 200도 내지 250도로 가열시키기 위하여 히터 블록이 300 내지 350도로 가열되어야 하는데, 이는 리이드 프레임의 구리 재료를 산화시킬 수 있는 온도임에도 불구하고, 단계32에서 형성된 PPF 도금층 때문에 구리 재료의 산화가 방지될 수 있다는 점을 주목하여야 한다. 즉, 열가소성 테이프를 사용하기 위한 전제 조건으로서 리이드 프레임의 표면에서 공정 온도에 따른 리드 프레임 소재의 산호 및 열적 물성치의 변화 방지를 위해서 리드 프레임의 전면에 소재의 산화를 방지하기 위한 PPF 도금이 수행되어야만 하는 것이다.
히트 싱크 접착(34)이 완료된 이후에는 후공정(35)에서 종래와 같이 칩(11)의 부착과 와이어 본딩 작업이 수행된다. 와이어 본딩 작업은 위에서 설명한 바와 같이 히터 블록을 섭씨 210도 내지 230도로 가열하여 수행되어야 하는데, 이러한 가열 온도가 열가소성 테이프 상의 접착제층에 전달되었을때는 섭씨 200도 미만이므로 접착제를 용융시키지 아니하며, 따라서 와이어 본더의 캐피러리(미도시)가 리이드 프레임(13)의 표면을 가격할때 충분한 반발력을 제공할 수 있다. 이후에 패키지 형성을 위한 몰딩 공정이 이어진다.
본 발명에 따른 반도체 팩키지 및 그에 의한 반도체 팩키지 제조 방법은 히트 싱크 부착용 접착 테이프에 대한 별도의 경화 작용이 필요없이 상대적으로 빠른 시간내에 제조될 수 있다는 장점이 있으며, 또한 와이어 본딩시에 본딩 에러가 방지될 수 있다는 장점이 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예지적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
도 1은 반도체 팩키지에 대한 개략적인 단면도.
도 2는 종래 기술에 따른 반도체 팩키지 제조 방법을 설명하는 플로우 차트.
도 3은 본 발명에 따른 반도체 팩키지 제조 방법을 설명하는 플로우 차트.
< 도면의 주요 부호에 대한 간단한 설명>
11. 칩 12. 히트 싱크
13. 리이드 프레임 14. 테이프
15. 몰드 16. 골드 와이어

Claims (2)

  1. 반도체 칩,
    상기 반도체 칩을 표면에 탑재한 히트 싱크,
    상기 히트 싱크에 대하여 설치되며 표면 전체에 산화 방지를 위한 선도금층이 형성된 리이드 프레임,
    상기 히트 싱크와 상기 리이드 프레임을 상호 접착시킬 수 있는 열가소성 접착층,
    상기 반도체 칩의 전극과 상기 리이드 프레임을 연결하는 골드 와이어 및,
    상기 반도체 칩과 리이드 프레임의 이너 리이드 부분에 대하여 형성된 몰드를 구비하고,
    상기 열가소성 접착층은 필름 형태의 재료 양측면에 접착제가 도포된 것이며, 상기 접착제는 섭씨 200도 내지 250 도 범위에서 용융되어 접착성을 가지고 경화되고,
    상기 선도금층은 리이드 프레임 소재의 표면에 니켈 또는 니켈 도금층을 형성하고 그 도금층 위에 팔라듐 또는 팔라듐 합금에 의한 도금층을 형성한 것을 특징으로 하는 반도체 팩키지.
  2. 스탬핑 또는 에칭에 의해 리이드 프레임을 형성하는 단계,
    상기 리이드 프레임의 전면에 걸쳐 산화 방지를 위한 선 도금층을 형성하는 단계,
    상기 리이드 프레임의 표면에 열가소성 접착층을 접착하는 단계,
    상기 열가소성 접착층에 대하여 히트 싱크를 접착함으로써 상기 리이드 프레임과 상기 히트 싱크를 상호 부착하는 단계 및,
    반도체 칩과 리이드 프레임을 골드 와이어로 몰딩하는 와이어 본딩과 상기 반도체 칩과 리이드 프레임의 일부를 몰딩하는 후공정 단계를 구비하고,
    상기 열가소성 접착층에 대하여 상기 리이드 프레임과 히트 싱크를 접착하는 단계는 필름의 형태의 재료의 양측면에 접착제가 도포된 것을 이용하여 상기 열가소성 접착층이 섭씨 200 도 내지 250 도로 가열됨으로써 이루어지며, 그 이하의 온도에서는 상기 열가소성 접착층의 접착성이 존재하지 않으며,
    상기 선도금층은 리이드 프레임 소재의 표면에 니켈 또는 니켈 도금층을 형성하고 그 도금층 위에 팔라듐 또는 팔라듐 합금에 의한 도금층을 형성한 것을 특징으로 하는 반도체 팩키지의 제조 방법.
KR1019980029730A 1998-07-23 1998-07-23 반도체 팩키지 및 그 제조방법 KR100585583B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980029730A KR100585583B1 (ko) 1998-07-23 1998-07-23 반도체 팩키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980029730A KR100585583B1 (ko) 1998-07-23 1998-07-23 반도체 팩키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000009372A KR20000009372A (ko) 2000-02-15
KR100585583B1 true KR100585583B1 (ko) 2006-07-25

Family

ID=19545021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980029730A KR100585583B1 (ko) 1998-07-23 1998-07-23 반도체 팩키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100585583B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62105457A (ja) * 1985-11-01 1987-05-15 Hitachi Ltd 半導体装置
JPH08111491A (ja) * 1994-10-12 1996-04-30 Toshiba Corp 半導体装置
KR970063698A (ko) * 1996-02-28 1997-09-12 이대원 방열판이 구비된 반도체 리드 프레임
KR980012326A (ko) * 1996-07-15 1998-04-30 이대원 반도체 팩키지
KR19980017862A (ko) * 1996-08-31 1998-06-05 이대원 팔라듐이 도금된 반도체 리드프레임
KR19990016048A (ko) * 1997-08-12 1999-03-05 윤종용 솔더가 도금된 리드 프레임 및 그를 사용한 반도체 칩패키지의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62105457A (ja) * 1985-11-01 1987-05-15 Hitachi Ltd 半導体装置
JPH08111491A (ja) * 1994-10-12 1996-04-30 Toshiba Corp 半導体装置
KR970063698A (ko) * 1996-02-28 1997-09-12 이대원 방열판이 구비된 반도체 리드 프레임
KR980012326A (ko) * 1996-07-15 1998-04-30 이대원 반도체 팩키지
KR19980017862A (ko) * 1996-08-31 1998-06-05 이대원 팔라듐이 도금된 반도체 리드프레임
KR19990016048A (ko) * 1997-08-12 1999-03-05 윤종용 솔더가 도금된 리드 프레임 및 그를 사용한 반도체 칩패키지의 제조방법

Also Published As

Publication number Publication date
KR20000009372A (ko) 2000-02-15

Similar Documents

Publication Publication Date Title
KR100434232B1 (ko) 리드프레임을열분산기/열슬러그구조물에부착하는방법및구조
CN101356633B (zh) 半导体裸片的封装方法以及通过该方法形成的裸片封装
US5218229A (en) Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment
KR100867575B1 (ko) 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
CN100380650C (zh) 半导体集成电路器件及其制造方法
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP3367299B2 (ja) 樹脂封止型半導体装置およびその製造方法
WO1995028740A1 (en) Electronic package having improved wire bonding capability
US20040005737A1 (en) Method for manufacturing encapsulated electronic components, particularly integrated circuits
KR19980042865A (ko) 반도체 장치 및 반도체 장치용 이중-층 리드 프레임
JP5262983B2 (ja) モールドパッケージおよびその製造方法
US9653424B2 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
KR100585583B1 (ko) 반도체 팩키지 및 그 제조방법
JP2000236060A (ja) 半導体装置
JP2003133329A (ja) 半導体装置
CN110729199A (zh) 半导体封装引线的选择性镀敷
US7589402B2 (en) Semiconductor module and manufacturing method thereof
JPH11289040A (ja) リードフレーム及びこれを用いた半導体装置
JPH09172126A (ja) 樹脂封止型半導体装置およびその製造方法
JP2716355B2 (ja) 半導体装置の製造方法
JP2015018860A (ja) 半導体パッケージの製造方法
CN117083708A (zh) 半导体装置及半导体装置的制造方法
JPH05243327A (ja) フィルムキャリア半導体装置
JPH10189834A (ja) 半導体装置
JPH09129783A (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100426

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee