CN117083708A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN117083708A
CN117083708A CN202180096532.8A CN202180096532A CN117083708A CN 117083708 A CN117083708 A CN 117083708A CN 202180096532 A CN202180096532 A CN 202180096532A CN 117083708 A CN117083708 A CN 117083708A
Authority
CN
China
Prior art keywords
base plate
semiconductor device
region
component
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180096532.8A
Other languages
English (en)
Inventor
近藤胜彦
白鹤拓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN117083708A publication Critical patent/CN117083708A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Abstract

提供能够降低由于制造时的加热而使树脂壳体受到的损伤的半导体装置、及能够降低由于制造时的加热而使树脂壳体受到的损伤的半导体装置的制造方法。半导体装置具有基座板、绝缘基板、半导体元件以及树脂壳体，基座板具有在俯视观察时彼此位置不同的区域即第1区域及第2区域，绝缘基板接合于基座板的第2区域的上表面之上，绝缘基板在上表面具有电路图案，半导体元件接合于电路图案之上，树脂壳体接合于基座板的第1区域的上表面之上，基座板中的第1区域的上表面与下表面之间的热阻高于基座板中的第2区域的上表面与下表面之间的热阻。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
在专利文献1中公开了具有壳体的半导体装置。
专利文献1：日本特开2019-067886号公报
发明内容
如果在制造半导体装置时通过加热使树脂壳体变为高温，则树脂壳体受到损伤。在专利文献1中没有充分地考虑这样的问题。
本发明就是为了解决这样的问题而提出的，其目的在于提供能够降低由于制造时的加热而使树脂壳体受到的损伤的半导体装置、及能够降低由于制造时的加热而使树脂壳体受到的损伤的半导体装置的制造方法。
本发明的半导体装置具有：基座板；绝缘基板；半导体元件；以及树脂壳体，基座板具有在俯视观察时彼此位置不同的区域即第1区域及第2区域，绝缘基板接合于基座板的第2区域的上表面之上，绝缘基板在上表面具有电路图案，半导体元件接合于电路图案之上，树脂壳体接合于基座板的第1区域的上表面之上，基座板中的第1区域的上表面与下表面之间的热阻高于基座板中的第2区域的上表面与下表面之间的热阻。
发明的效果
根据本发明，提供能够降低由于制造时的加热而使树脂壳体受到的损伤的半导体装置。
另外，通过以下所示的详细的说明和附图，本发明说明书所公开的技术涉及的目的、特征、方案、优点会更清楚。
附图说明
图1是表示实施方式1涉及的半导体装置的构造的剖视图。
图2是实施方式1涉及的半导体装置的基座板的俯视图。
图3是表示实施方式2涉及的半导体装置的构造的剖视图。
图4是表示实施方式3涉及的半导体装置的构造的剖视图。
图5是表示实施方式4涉及的半导体装置的构造的剖视图。
图6是表示实施方式5涉及的半导体装置的构造的剖视图。
图7是表示实施方式6涉及的半导体装置的构造的剖视图。
图8是用于说明形成实施方式6涉及的半导体装置的基座板时的工序的图。
图9是用于说明形成实施方式6涉及的半导体装置的基座板时的工序的图。
图10是用于说明形成实施方式6涉及的半导体装置的基座板时的工序的图。
图11是表示实施方式7涉及的半导体装置的构造的剖视图。
图12是用于说明形成实施方式7涉及的半导体装置的基座板时的工序的图。
图13是用于说明形成实施方式7涉及的半导体装置的基座板时的工序的图。
图14是用于说明形成实施方式7涉及的半导体装置的基座板时的工序的图。
图15是用于说明形成实施方式7涉及的半导体装置的基座板时的工序的图。
图16是表示实施方式1涉及的半导体装置的制造方法的一个例子的流程图。
具体实施方式
在下面的说明中，上及下的表达是指将半导体装置的一个方向表示为上方向，将其相反方向表示为下方向，不是对半导体装置制造时或使用时的上下方向进行限定。
<A.实施方式1>
<A-1.结构>
图1是表示实施方式1涉及的半导体装置100的构造的剖视图。
半导体装置100具有基座板1、绝缘基板2、半导体元件3、树脂壳体4、封装材料20以及电极25。
基座板1为板状。
基座板1具有在俯视观察时彼此位置不同的区域即外周区域51(第1区域的一个例子)及中央区域52(第2区域的一个例子)。基座板1具有部件1a和部件5。基座板1中的由部件5构成的区域为外周区域51，基座板1中的由部件1a构成的区域为中央区域52。
图2是基座板1的俯视图。部件1a位于基座板1的中央部分，部件5位于基座板1的外周部分。
部件5的导热率比部件1a低。部件1a例如为金属。部件1a例如由铜或铜合金或铝或铝合金构成。部件5例如为金属。部件5例如由铁类材料构成。
部件1a与部件5例如在分开形成后通过FSW(Friction Stir Welding)等接合方法被一体化。如果部件1a和部件5各自为金属，则能够通过FSW将部件1a和部件5一体化。
绝缘基板2具有电路图案2a、绝缘层2b以及电路图案2c。电路图案2a设置于绝缘层2b的一个主面之上，电路图案2c设置于绝缘层2b的另一个主面之上。电路图案2a以构成半导体装置100所需要的电路的方式选择性地形成于一个主面之上。
绝缘基板2的电路图案2c通过接合材料22接合于基座板1的中央区域52的上表面之上。接合材料22例如是焊料。接合材料22例如是Sn-Ag类焊料等无铅焊料。绝缘基板2也可以不具有电路图案2c。在该情况下，绝缘基板2的绝缘层2b与基座板1接合。
绝缘层2b例如是陶瓷层。绝缘层2b例如由Al2O3、AlN、或Si3N4等陶瓷构成。
电路图案2a及电路图案2c各自为导体。电路图案2a及电路图案2c各自例如是金属。电路图案2a及电路图案2c各自由铜或铜合金或铝或铝合金构成。
在电路图案2a之上，经由接合材料21接合有半导体元件3的下表面侧的电极(例如集电极(collector)电极(electrode))。接合材料21例如是焊料。接合材料21例如是Sn-Ag类焊料等无铅焊料。
半导体元件3在上表面侧也具有电极(例如发射极电极及栅极电极)。例如键合导线及金属板等各种配线连接于半导体元件3的上表面侧的电极。例如，如图1所示，电极25通过接合材料23接合于半导体元件3的上表面侧的电极(例如发射极电极)。接合材料23例如是焊料。接合材料23例如是Sn-Ag类焊料等无铅焊料。电极25用于从半导体装置100的外部将电力供给至半导体装置100。电极25也可以不与半导体元件3接合而是与电路图案2a接合。
在图1中示出两个半导体元件3，但半导体装置100所具有的半导体元件3可以是1个，也可以大于或等于3个。另外，在半导体装置100具有多个半导体元件的情况下，该多个半导体元件可以相同，也可以彼此不同。
半导体元件3例如是包含Si半导体、SiC半导体、GaN半导体中的任意者的功率半导体元件。半导体元件3例如为MOSFET(Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)或二极管或IGBT(Insulated Gate BipolarTransistor，绝缘栅双极晶体管)或RC-IGBT(Reverse-Conducting IGBT、反向导通IGBT)。由于这些半导体元件在动作时产生高温，因此确保高散热性是重要的。
树脂壳体4为树脂制的壳体。树脂壳体4例如由PPS(Polyphenylene Sulfide，聚苯硫醚树脂)形成。
树脂壳体4以在俯视观察时将包含半导体元件3的半导体装置100内部的电路包围的方式配置于基座板1之上。树脂壳体4例如通过粘接剂(未图示)接合于基座板1的外周区域51的上表面之上。
树脂壳体4可以仅与外周区域51的上表面接合，也可以跨外周区域51的上表面和中央区域52的上表面地与它们接合。如果仅在上表面与树脂壳体4接合的区域配置导热率低的部件5，则能够对来自半导体元件3的散热性的降低进行抑制。如果配置导热率低的部件5的区域包含上表面与树脂壳体4接合的区域整体，则能够抑制在制造工序中从基座板1的下表面侧进行加热时对树脂壳体4的损伤。
树脂壳体4的内部被封装材料20封装。通过封装材料20保护半导体装置100内部的电路。封装材料20例如是树脂。封装材料20例如是硅凝胶或环氧树脂。
<A-2.制造方法>
图16是表示本实施方式的半导体装置的制造方法的一个例子的流程图。
首先，准备基座板1(步骤S1)。例如在如上所述地各自形成了部件1a和部件5后，通过FSW将部件1a和部件5接合，由此形成基座板1。
在步骤S1后，通过接合材料22将绝缘基板2与基座板1接合(步骤S2)。
在步骤S2后，通过接合材料21将半导体元件3与绝缘基板2的电路图案2a接合(步骤S3)。
在步骤S3后，使用键合导线等，进行用于构成半导体装置100的电路的配线(步骤S4)。
在步骤S4后，将树脂壳体4与基座板1接合(步骤S5)。基座板1与树脂壳体4例如通过粘接剂进行接合。基座板1与树脂壳体4也可以通过螺钉进行接合。将电极25安装于树脂壳体4。在将树脂壳体4接合于基座板1时，预先在电极25和半导体元件3之间配置接合材料23。
在步骤S5后，从基座板1的下表面侧进行加热而进行由回流焊方式实现的电极25与半导体元件3的接合。由此，将电极25和半导体元件3接合(步骤S6)。例如，接合材料23为焊料，电极25和半导体元件3通过回流焊方式进行焊接。
基座板1与绝缘基板2的接合也可以通过在步骤S2中将接合材料22夹于基座板1和绝缘基板2之间而进行暂时固定，在步骤S6中通过回流焊方式进行接合这样的方法来进行。另外，电路图案2a与半导体元件3的接合也可以通过在步骤S3中将接合材料21夹于电路图案2a和半导体元件3之间而进行暂时固定，在步骤S6中通过回流焊方式进行接合这样的方法来进行。
在步骤S6后，通过封装材料20对树脂壳体4的内部进行封装(步骤S7)。
经过以上工序，得到半导体装置100。
在半导体装置100的制造工序中，在接合了基座板1和树脂壳体4的状态下进行由回流焊方式实现的焊接时，为了以短时间使焊料熔融，例如使基座板1与加热器等热源接触。来自热源的热量也传导至与基座板1接合的树脂壳体4。为了使焊料熔融，需要将焊料设为大于或等于熔点的温度。树脂壳体4例如由PPS等高耐热树脂构成，但其熔点例如是比焊料的熔点稍高的程度。如果树脂壳体4的温度升得过高，则树脂壳体4有可能受到树脂软化或熔融这样的损伤，乃至产生裂缝这样的损伤。如果树脂壳体4受到这些损伤，则有可能引起绝缘不良及与冷却器的紧固力降低等，使用半导体装置100时的可靠性有可能恶化。
就本实施方式的半导体装置100而言，通过在外周区域51配置有导热率比部件1a低的部件5，在基座板1中，外周区域51的上表面和下表面之间的热阻高于中央区域52的上表面与下表面之间的热阻。因此，在进行回流焊方式的焊接时，从基座板1的下表面侧施加的热量难以传导至树脂壳体4，树脂壳体4的损伤受到抑制。由此，半导体装置100的生产率及可靠性提高。另外，使用导热率低的部件5的是外周区域51，由此抑制由于使用导热率低的部件5造成的从半导体元件3进行散热的散热性恶化。
就本实施方式的半导体装置100而言，并不限于进行回流焊方式的焊接时，也能够抑制在接合了基座板1和树脂壳体4的状态下从基座板1的下表面侧进行加热时的树脂壳体4的损伤。
<B.实施方式2>
图3是表示实施方式2涉及的半导体装置200的构造的剖视图。
半导体装置200与实施方式1的半导体装置100相比，基座板1的构造不同。半导体装置200的构造在其它方面与半导体装置100的构造相同。
就半导体装置200而言，基座板1具有部件1a和部件6(第3部件的一个例子)。部件6的导热率比部件1a低。即，部件6的导热率比基座板1中的除部件6之外的部分低。
部件6配置于外周区域51。部件6未配置于中央区域52。
部件6内置于部件1a。部件6没有在基座板1的表面露出。部件6也可以是没有在基座板1的上侧及下侧的表面露出而是在基座板1的侧面露出。
通过在外周区域51配置有导热率比部件1a低的部件6，从而在基座板1中，外周区域51的上表面和下表面之间的热阻高于中央区域52的上表面与下表面之间的热阻。因此，在进行回流焊方式的焊接时，从基座板1的下表面侧施加的热量难以传导至树脂壳体4，对树脂壳体4的损伤进行抑制。
本实施方式的半导体装置的制造方法与实施方式1的半导体装置的制造方法相比，在步骤S1中准备基座板1的方法不同。除此之外，本实施方式的半导体装置的制造方法与实施方式1的半导体装置的制造方法相同。
在本实施方式的半导体装置的制造方法的步骤S1中，例如通过铸造对基座板1进行制造。在该情况下，通过熔点比部件1a的材料高的材料例如陶瓷来构成部件6。即，部件6的熔点高于基座板1中的除部件6之外的部分的材料的熔点。而且，将由熔点比部件1a的材料高的材料构成的部件6配置于铸模中，之后，使部件1a的材料流入铸模，形成基座板1。部件1a例如由铜或铜合金或铝或铝合金构成。
<C.实施方式3>
图4是表示实施方式3涉及的半导体装置300的构造的剖视图。
半导体装置300与实施方式1的半导体装置100相比，基座板1的构造不同。半导体装置300的构造在其它方面与半导体装置100的构造相同。
就半导体装置300而言，基座板1具有部件1a和部件7(第4部材的一个例子)。部件7的导热率比部件1a低。即，部件7的导热率低于基座板1中的除部件7之外的部分。部件1a例如由铜或铜合金或铝或铝合金构成。
部件7配置于外周区域51的下表面部分。即，基座板1由部件7对外周区域51的下表面进行被覆(coating)。部件7未配置于基座板1的中央区域52。
在图4中示出了仅基座板1的外周区域51的下表面由部件7进行了被覆的情况，但也可以是仅基座板1的外周区域51的上表面由部件7进行了被覆，也可以是基座板1的外周区域51的上表面和下表面这两者由部件7进行了被覆。
通过在外周区域51配置有导热率比部件1a低的部件7，从而在基座板1中，外周区域51的上表面和下表面之间的热阻高于中央区域52的上表面与下表面之间的热阻。因此，在进行回流焊方式的焊接时，从基座板1的下表面侧施加的热量难以传导至树脂壳体4，树脂壳体4的损伤受到抑制。
本实施方式的半导体装置的制造方法与实施方式1的半导体装置的制造方法相比，在步骤S1中准备基座板1的方法不同。除此之外，本实施方式的半导体装置的制造方法与实施方式1的半导体装置的制造方法相同。
在本实施方式的半导体装置的制造方法的步骤S1中，通过将例如隔热涂料涂敷于部件1a的表面而形成部件7。该隔热涂料例如是包含陶瓷的隔热涂料。
<D.实施方式4>
图5是表示实施方式4涉及的半导体装置400的构造的剖视图。
半导体装置400与实施方式1的半导体装置100相比，基座板1的构造不同。半导体装置400的构造在其它方面与半导体装置100的构造相同。
就半导体装置400而言，基座板1具有部件1a和氧化覆膜8(第4部材的一个例子)。氧化覆膜8的导热率比部件1a低。即，氧化覆膜8的导热率低于基座板1中的除氧化覆膜8之外的部分。
氧化覆膜8配置于外周区域51的下表面部分。氧化覆膜8未配置于基座板1的中央区域52。
在图5中示出仅在基座板1的外周区域51的下表面形成有氧化覆膜8的情况，但也可以仅在基座板1的外周区域51的上表面形成有氧化覆膜8，也可以在基座板1的外周区域51的上表面和下表面这两者形成有氧化覆膜8。
部件1a例如由铜或铜合金或铝或铝合金构成。氧化覆膜8是基座板1中的除氧化覆膜8之外的部分的材料的氧化覆膜。此外，在部件1a为铝或铝合金的情况下，由于氧化覆膜与其它金属相比可以比较容易地形成得厚，因此更优选。
通过在外周区域51配置有导热率比部件1a低的氧化覆膜8，从而在基座板1中，外周区域51的上表面和下表面之间的热阻高于中央区域52的上表面与下表面之间的热阻。因此，在进行回流焊方式的焊接时，从基座板1的下表面侧施加的热量难以传导至树脂壳体4，树脂壳体4的损伤受到抑制。
本实施方式的半导体装置的制造方法与实施方式1的半导体装置的制造方法相比，在步骤S1中准备基座板1的方法不同。除此之外，本实施方式的半导体装置的制造方法与实施方式1的半导体装置的制造方法相同。
在本实施方式的半导体装置的制造方法的步骤S1中，在形成了基座板1中的除氧化覆膜8之外的部分后，使基座板1的表面氧化而形成氧化覆膜8，由此得到具有氧化覆膜8的基座板1。基座板1的表面例如通过阳极氧化处理而被氧化。
氧化覆膜8与自然形成的例如几nm左右的厚度的氧化覆膜不同，例如具有大于或等于1μm的厚度。为了进一步提高绝热性，优选氧化覆膜8具有大于或等于10μm的厚度。
<E.实施方式5>
图6是表示实施方式5涉及的半导体装置500的构造的剖视图。
半导体装置500与实施方式1的半导体装置100相比，基座板1的构造不同。半导体装置500的构造在其它方面与半导体装置100的构造相同。
就半导体装置500而言，基座板1具有凸起9。凸起9配置于外周区域51。凸起9未配置于中央区域52。在图6中凸起9形成于基座板1的下表面侧，但凸起9也可以形成于上表面侧，也可以形成于上表面侧和下表面侧这两者。即，外周区域51在上表面或下表面中的至少任一者具有凸起9，从而比中央区域52厚。外周区域51的厚度例如大于或等于中央区域52的厚度的1.5倍。
外周区域51比中央区域52厚，从而在基座板1中，外周区域51的上表面与下表面之间的热阻高于中央区域52的上表面与下表面之间的热阻。因此，在进行回流焊方式的焊接时，从基座板1的下表面侧施加的热量难以传导至树脂壳体4，树脂壳体4的损伤受到抑制。
本实施方式的半导体装置的制造方法与实施方式1的半导体装置的制造方法相比，在步骤S1中准备基座板1的方法不同。除此之外，本实施方式的半导体装置的制造方法与实施方式1的半导体装置的制造方法相同。
在本实施方式的半导体装置的制造方法的步骤S1中，例如通过铸造或锻造而形成具有凸起9的基座板1。
<F.实施方式6>
图7是表示实施方式6涉及的半导体装置600的构造的剖视图。
半导体装置600与实施方式1的半导体装置100相比，基座板1的构造不同。半导体装置600的构造在其它方面与半导体装置100的构造相同。
就半导体装置600而言，基座板1在上表面与下表面之间具有中空部10。中空部10只要是上侧和下侧被基座板1夹着的区域，则也可以不具有开口而是内置于基座板1，也可以是在基座板1的侧面具有开口。
中空部10形成于外周区域51。中空部10未形成于中央区域52。由此，在基座板1中，外周区域51的上表面与下表面之间的热阻高于中央区域52的上表面与下表面之间的热阻。因此，在进行回流焊方式的焊接时，从基座板1的下表面侧施加的热量难以传导至树脂壳体4，树脂壳体4的损伤受到抑制。
本实施方式的半导体装置的制造方法与实施方式1的半导体装置的制造方法相比，在步骤S1中准备基座板1的方法不同。除此之外，本实施方式的半导体装置的制造方法与实施方式1的半导体装置的制造方法相同。
在本实施方式的半导体装置的制造方法的步骤S1中，例如通过铸造而形成基座板1。
图8至图10是用于说明形成基座板1时的工序的图。在图8至图10中仅示出基座板1中的中空部10附近。
首先，在铸模60中配置部件11，之后，使基座板1的材料流入铸模60中(参照图8)。部件11由熔点比基座板1的材料高的材料构成。基座板1的材料例如是铜或铜合金或铝或铝合金。熔点比基座板1的材料高的材料例如是铁类材料。
通过使流入铸模60的基座板1的材料的温度降低而变冷凝固，从而形成基座板1。此时，由于温度降低，因此基座板1及部件11收缩。在部件11的线膨胀率与基座板1的线膨胀率不同的情况下，基座板1没有与部件11接合，因此由于各自的收缩，如图9所示，在基座板1和部件11之间产生间隙12。如果存在间隙12，则后述的部件11的排出变得容易。
在基座板1的材料变冷凝固后挤压而排出部件11，由此如图10所示，在基座板1形成中空部10。以能够挤压而排出部件11的方式，中空部10在基座板1的侧面具有开口。也可以在排出部件11后将开口堵塞，使中空部10不具有开口。
这样，在本实施方式中，在将熔点比基座板1的材料高的部件11配置于成为中空部10的区域，通过铸造形成基座板1后，从中空部10排出部件11，由此形成中空部10。
<G.实施方式7>
图11是表示实施方式7涉及的半导体装置700的构造的剖视图。
半导体装置700与实施方式1的半导体装置100相比，基座板1的构造不同。半导体装置700的构造在其它方面与半导体装置100的构造相同。
就半导体装置700而言，基座板1在上表面与下表面之间具有中空部10。另外，基座板1具有从中空部10连接到基座板1的外部的溢流孔13。在图11中仅示出1处溢流孔13，但也可以在基座板1设置有多个溢流孔13。
中空部10形成于外周区域51。中空部10未形成于中央区域52。由此，在基座板1中，外周区域51的上表面与下表面之间的热阻高于中央区域52的上表面与下表面之间的热阻。因此，在进行回流焊方式的焊接时，从基座板1的下表面侧施加的热量难以传导至树脂壳体4，树脂壳体4的损伤受到抑制。
图12至图15是用于说明形成基座板1时的工序的图。在图12至图15中仅示出基座板1中的中空部10附近。
在制造基座板1时，首先，如图13所示，形成基座板1的部件1b、在凹部中嵌入了部件14的部件1c。为了形成在凹部中嵌入了部件14的部件1c，首先，如图12所示，形成具有凹部10a的部件1c，之后，将部件14嵌入凹部10a。在图12所示的剖面中可以看到部件1c分离为多个，但部件1c可以在与图12所示的剖面不同的剖面中连接。
部件1b例如与中央区域52对应，部件1c例如与外周区域51对应，但部件1b和部件1c各自与基座板1的哪个部分对应没有特别限定。也可以在部件1b侧的凹部中嵌入有部件14，也可以在部件1b和部件1c各自的凹部中嵌入有部件14。
部件1b和部件1c的材料各自例如是铜或铜合金或铝或铝合金。部件1b与部件1c的材料例如是相同的，但也可以不同。使用熔点比部件1b和部件1c即基座板1低的材料例如焊料而形成部件14。
从图13所示的状态起，通过FSW等接合方法将部件1b和部件1c一体化，形成基座板1(参照图14)。之后，将基座板1加热至大于或等于部件14的熔点，从溢流孔13排出熔融的部件14，由此形成中空部10(参照图15)。在排出了部件14后，也可以将溢流孔13堵塞。
这样，在本实施方式中，在成为中空部10的区域配置熔点比基座板1的材料低的部件14而形成基座板1后，使部件14熔融，通过溢流孔13从中空部10排出熔融的部件14，由此形成中空部10。
此外，可以将各实施方式自由地组合，对各实施方式适当进行变形、省略。
标号的说明
1基座板，1a、1b、1c、5、6、7、11、14部件，2绝缘基板，2a、2c电路图案，2b绝缘层，3半导体元件、4树脂壳体，8氧化覆膜，9凸起，10中空部，10a凹部，12间隙，13溢流孔，20封装材料，21、22、23接合材料，25电极，51外周区域，52中央区域，60铸模，100、200、300、400、500、600、700半导体装置。

Claims (22)

1.一种半导体装置，其具有：
基座板；
绝缘基板；
半导体元件；以及
树脂壳体，
所述基座板具有在俯视观察时彼此位置不同的区域即第1区域及第2区域，
所述绝缘基板接合于所述基座板的所述第2区域的上表面之上，
所述绝缘基板在上表面具有电路图案，
所述半导体元件接合于所述电路图案之上，
所述树脂壳体接合于所述基座板的所述第1区域的上表面之上，
所述基座板中的所述第1区域的上表面与下表面之间的热阻高于所述基座板中的所述第2区域的上表面与下表面之间的热阻。
2.根据权利要求1所述的半导体装置，其中，
所述基座板的所述第1区域的部件即第1部件的导热率低于所述基座板的所述第2区域的部件即第2部件的导热率。
3.根据权利要求2所述的半导体装置，其中，
所述第1部件及所述第2部件各自为金属。
4.根据权利要求3所述的半导体装置，其中，
所述第1部件包含铁，
所述第2部件包含铜或铝。
5.根据权利要求1所述的半导体装置，其中，
所述基座板在所述第1区域具有第3部件，
所述第3部件的导热率低于所述基座板中的除所述第3部件之外的部分的导热率，
所述第3部件没有在所述基座板的上表面及下表面露出。
6.根据权利要求5所述的半导体装置，其中，
所述第3部件没有在所述基座板的表面露出。
7.根据权利要求5或6所述的半导体装置，其中，
所述第3部件的熔点高于所述基座板中的除所述第3部件之外的部分的材料的熔点。
8.根据权利要求5至7中任一项所述的半导体装置，其中，
所述第3部件为陶瓷。
9.根据权利要求1所述的半导体装置，其中，
所述基座板在所述第1区域中的所述基座板的上侧或下侧中的至少任一者的表面部分具有第4部件，
所述第4部件的导热率低于所述基座板中的除所述第4部件之外的部分的导热率。
10.根据权利要求9所述的半导体装置，其中，
所述第4部件为包含陶瓷的涂料。
11.根据权利要求9所述的半导体装置，其中，
所述第4部件为所述基座板中的除所述第4部件之外的部分的材料的氧化覆膜。
12.根据权利要求11所述的半导体装置，其中，
所述氧化覆膜的厚度大于或等于1μm。
13.根据权利要求1所述的半导体装置，其中，
所述第1区域比所述第2区域厚。
14.根据权利要求13所述的半导体装置，其中，
所述第1区域在上表面或下表面中的至少任一者具有凸起，由此所述第1区域比所述第2区域厚。
15.根据权利要求1所述的半导体装置，其中，
所述基座板在所述第1区域在上表面和下表面之间具有中空部。
16.根据权利要求1至15中任一项所述的半导体装置，其中，
所述第1区域是所述基座板的外周部的区域。
17.一种半导体装置的制造方法，其对权利要求1至16中任一项所述的半导体装置进行制造，其中，
在将所述树脂壳体接合于所述基座板的所述第1区域的上表面之上后，
从所述基座板的下表面侧进行加热而进行由回流焊方式实现的焊接。
18.一种半导体装置的制造方法，其对权利要求11所述的半导体装置进行制造，其中，
在形成了所述基座板中的除所述第4部件之外的部分后，使所述基座板的表面氧化而形成所述第4部件。
19.根据权利要求18所述的半导体装置的制造方法，其中，
将所述树脂壳体接合于所述基座板的所述第1区域的上表面之上，
在所述第4部件的所述形成及向所述基座板的所述第1区域的上表面之上的所述树脂壳体的所述接合后，从所述基座板的下表面侧进行加热而进行由回流焊方式实现的焊接。
20.一种半导体装置的制造方法，其对权利要求15所述的半导体装置进行制造，其中，
在向成为所述中空部的区域配置熔点比所述基座板的材料高的部件，通过铸造形成所述基座板后，从所述中空部排出熔点比所述基座板的材料高的所述部件，由此形成所述中空部。
21.一种半导体装置的制造方法，其对权利要求15所述的半导体装置进行制造，其中，
在向成为所述中空部的区域配置熔点比所述基座板的材料低的部件而形成了所述基座板后，使熔点比所述基座板的材料低的所述部件熔融，通过溢流孔从所述中空部排出该熔融的部件，由此形成所述中空部。
22.根据权利要求20或21所述的半导体装置的制造方法，其中，
将所述树脂壳体接合于所述基座板的所述第1区域的上表面之上，
在所述中空部的所述形成及向所述基座板的所述第1区域的上表面之上的所述树脂壳体的所述接合后，从所述基座板的下表面侧进行加热而进行由回流焊方式实现的焊接。
CN202180096532.8A 2021-04-02 2021-04-02 半导体装置及半导体装置的制造方法 Pending CN117083708A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/014336 WO2022208870A1 (ja) 2021-04-02 2021-04-02 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN117083708A true CN117083708A (zh) 2023-11-17

Family

ID=83457404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180096532.8A Pending CN117083708A (zh) 2021-04-02 2021-04-02 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20240047294A1 (zh)
JP (1) JPWO2022208870A1 (zh)
CN (1) CN117083708A (zh)
DE (1) DE112021007442T5 (zh)
WO (1) WO2022208870A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091481A (ja) * 1998-09-08 2000-03-31 Tokin Corp 電力用トランジスタケースおよび電力用トランジスタ
JP2002329939A (ja) * 2001-05-01 2002-11-15 Daisho Denshi:Kk 配線基板
JP5145729B2 (ja) * 2007-02-26 2013-02-20 富士電機株式会社 半田接合方法およびそれを用いた半導体装置の製造方法
JP5120604B2 (ja) * 2007-05-22 2013-01-16 アイシン・エィ・ダブリュ株式会社 半導体モジュール及びインバータ装置
JP2011159662A (ja) * 2010-01-29 2011-08-18 Toyota Central R&D Labs Inc 半導体装置
CN105122446B (zh) * 2013-09-30 2019-07-19 富士电机株式会社 半导体装置、半导体装置的组装方法、半导体装置用部件以及单位模块
JP6805743B2 (ja) * 2015-12-24 2020-12-23 アイシン精機株式会社 絶縁基板
JP6816691B2 (ja) 2017-09-29 2021-01-20 三菱電機株式会社 半導体装置
JP2019197831A (ja) * 2018-05-10 2019-11-14 三菱電機株式会社 半導体装置およびその製造方法、ならびに電力変換装置
JP7170614B2 (ja) * 2019-09-18 2022-11-14 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
WO2022208870A1 (ja) 2022-10-06
JPWO2022208870A1 (zh) 2022-10-06
US20240047294A1 (en) 2024-02-08
DE112021007442T5 (de) 2024-01-25

Similar Documents

Publication Publication Date Title
JP4635564B2 (ja) 半導体装置
JP6234630B2 (ja) パワーモジュール
JP4438489B2 (ja) 半導体装置
KR100957078B1 (ko) 전기적으로 절연된 전력 장치 패키지
JP4281050B2 (ja) 半導体装置
JP2007184315A (ja) 樹脂封止型パワー半導体モジュール
CN101335263A (zh) 半导体模块和半导体模块的制造方法
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
CN111276447A (zh) 双侧冷却功率模块及其制造方法
CN109698179B (zh) 半导体装置及半导体装置的制造方法
CN114078790A (zh) 功率半导体模块装置及其制造方法
JP2009147123A (ja) 半導体装置及びその製造方法
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
CN117083708A (zh) 半导体装置及半导体装置的制造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
WO2019207996A1 (ja) 半導体装置およびその製造方法
JP4861200B2 (ja) パワーモジュール
WO2017077729A1 (ja) 半導体モジュール及びその製造方法
JP6274986B2 (ja) パワー半導体モジュールおよびその製造方法
WO2021240944A1 (ja) 半導体装置
JP7322369B2 (ja) 半導体装置の製造方法
EP4215508A1 (en) Substrate and method for producing a substrate
US20230154811A1 (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination