JP2019197831A - 半導体装置およびその製造方法、ならびに電力変換装置 - Google Patents

半導体装置およびその製造方法、ならびに電力変換装置 Download PDF

Info

Publication number
JP2019197831A
JP2019197831A JP2018091459A JP2018091459A JP2019197831A JP 2019197831 A JP2019197831 A JP 2019197831A JP 2018091459 A JP2018091459 A JP 2018091459A JP 2018091459 A JP2018091459 A JP 2018091459A JP 2019197831 A JP2019197831 A JP 2019197831A
Authority
JP
Japan
Prior art keywords
region
case
heat sink
semiconductor device
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018091459A
Other languages
English (en)
Inventor
悠矢 清水
Yuya Shimizu
悠矢 清水
稔 江草
Minoru Egusa
稔 江草
小柳 誠
Makoto Koyanagi
誠 小柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018091459A priority Critical patent/JP2019197831A/ja
Publication of JP2019197831A publication Critical patent/JP2019197831A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】絶縁性能をより高めることにより、設計自由度が高く信頼性の高い半導体装置およびその製造方法、ならびにそのような半導体装置を有する電力変換装置を提供する。【解決手段】半導体装置100は、放熱板1と、基板3と、半導体素子5と、ケース7とを備えている。基板3は放熱板1の一方の主表面1a上にはんだ層9で接合される。半導体素子5は基板3の一方の主表面1a上にはんだ層9で接合される。ケース7は放熱板1の一方の主表面1a上に基板3を囲むように接着される。ケース7の内周側には半導体素子5と電気的に接続する内部電極11Aを含む。放熱板1の一方の主表面1aにおけるケース7との接着面は、レジスト層21が形成された第1の領域と、レジスト層21が形成されていない第2の領域とを有する。第2の領域は、内部電極11Aと平面視において重なる領域を含むように形成されている。【選択図】図2

Description

本発明は半導体装置およびその製造方法、ならびに電力変換装置に関し、特に放熱板上に基板が接合された電力用半導体装置およびその製造方法、ならびにそのような電力用半導体装置を有する電力変換装置に関するものである。
放熱性が求められる電力用半導体装置では、電力用半導体素子が実装された絶縁性の基板が、放熱性の高い放熱板の上に、はんだ層により接合されている。当該放熱板の上への基板のはんだ接合工程においては、溶融されたはんだが飛散し、放熱板上の意図しない領域上に付着することがある。意図しない領域とはたとえば放熱板の表面上のうちケースが接着される領域である。このように付着したはんだは周囲に濡れ広がり、その領域へのケースの接着の妨げとなる。このため放熱板の表面上の特にケースが接着される領域にはレジスト層が形成されていることが好ましい。たとえば特開平4−152663号公報(特許文献1)には、放熱板の主表面のうち外周部にレジスト層が形成された半導体装置が開示されている。
特開平4−152663号公報
放熱板とケースとを接着する接着剤は、硬化時に接着剤の揮発により気泡が生じることがある。この気泡は、レジスト層に含まれる樹脂材料中の揮発成分または吸湿成分がガスとなったものである。特にこの気泡が、接着剤の表面に露出し、ケースの内部に配置される内部電極の真下の部分に生じた場合、ケースの内部電極と、放熱板との間の領域の絶縁性能が低下する。このため、内部電極と放熱板との間に必要な絶縁性能を確保するために、ケースの内部電極を放熱板に対して高い位置に設けるなど、ケースの設計上の制約が生じるという問題がある。
本発明は、上記の課題に鑑みてなされたものである。その目的は、絶縁性能をより高めることにより、設計自由度が高く信頼性の高い半導体装置およびその製造方法、ならびにそのような半導体装置を有する電力変換装置を提供することである。
本発明に係る半導体装置は、放熱板と、基板と、半導体素子と、ケースとを備えている。基板は放熱板の一方の主表面上にはんだ層で接合される。半導体素子は基板の一方の主表面上にはんだ層で接合される。ケースは放熱板の一方の主表面上に基板を囲むように接着される。ケースの内周側には半導体素子と電気的に接続する内部電極を含む。放熱板の一方の主表面におけるケースとの接着面は、レジスト層が形成された第1の領域と、レジスト層が形成されていない第2の領域とを有する。第2の領域は、内部電極と平面視において重なる領域を含むように形成されている。
本発明に係る半導体装置の製造方法では、放熱板の一方の主表面上にレジスト層が形成される。放熱板の一方の主表面上に基板がはんだ層で接合される。基板の一方の主表面上に半導体素子がはんだ層で接合される。放熱板の一方の主表面上に基板を囲むようにケースが接着される。レジスト層を形成する工程においては、放熱板の一方の主表面上のケースが接着される領域に、レジスト層が形成された第1の領域と、レジスト層が形成されていない第2の領域とが形成される。基板をはんだ層で接合する工程においては、第2の領域となるべき領域が治具で覆われた状態ではんだが供給される。治具は、一部に空孔部を有する本体部と、本体部の空孔部内を上下方向に摺動可能に嵌合され、第2の領域となるべき領域を覆うことが可能な摺動部とを含む。
本発明においては、接着面が第1の領域と第2の領域を有する。これにより、放熱板上の意図しない領域への溶融はんだの付着を抑制しつつ、放熱板に対する内部電極の高さ方向の位置の自由度を高めることができる。
実施の形態1における半導体装置の構成を示す概略平面図である。 図1のII−II線に沿う概略断面図である。 実施の形態1における半導体装置の、放熱板の上側の主表面の平面視における態様を示す概略図である。 図3中のIV−IV線に沿う部分の概略断面図である。 実施の形態1の電力用半導体装置の製造方法の第1工程を示す概略断面図である。 実施の形態1の電力用半導体装置の製造方法の第2工程を示す概略断面図である。 実施の形態1の電力用半導体装置の製造方法の第3工程を示す概略断面図である。 図1中のVIII−VIII線に沿う部分の概略断面図である。 図1中のIX−IX線に沿う部分の概略断面図である。 図9の変形例を示す概略断面図である。 実施の形態2における半導体装置の、放熱板の上側の主表面の平面視における態様を示す概略図である。 図11中のXII−XII線に沿う部分の概略断面図である。 図11中のXIII−XIII線に沿う部分の概略断面図である。 実施の形態2の比較例として、実施の形態1と同様に、内部電極と平面的に重なる領域の全体に第2の領域が形成される態様を示す概略平面図である。 実施の形態2において、内部電極と平面的に重なる領域の一部のみに第2の領域が形成される態様を示す概略平面図である。 実施の形態3の電力用半導体装置の製造方法の一工程を示す概略平面図である。 図16中のXVII−XVII線に沿う部分の概略断面図である。 実施の形態4以降における半導体装置の構成を示す概略平面図である。 実施の形態4における、図18のA−A線に沿う部分の概略断面図である。 実施の形態5における、図18のA−A線に沿う部分の概略断面図である。 本発明の実施の形態6に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
以下、本発明の実施の形態について図に基づいて説明する。
実施の形態1.
まず本実施の形態の半導体装置の構成としての構成について図1〜図6を用いて説明する。なお、説明の便宜のため、X方向、Y方向、Z方向が導入されている。図1は、実施の形態1における半導体装置の構成を示す概略平面図である。図2は、実施の形態1における半導体装置の構成を示す概略断面図である。
図1および図2を参照して、本実施の形態の半導体装置としての電力用半導体装置100は、放熱板1と、基板3と、半導体素子5と、ケース7とを主に備えている。放熱板1は電力用半導体装置100のZ方向に関する最下部に配置され、たとえば矩形状の主表面を有する平板状の部材である。放熱板1は、Z方向に関する上側の主表面1aと、その反対側すなわちZ方向に関する下側の主表面1bとを有している。放熱板1は、XY平面に沿うように配置されている。放熱板1は放熱性に優れた銅などの金属材料から形成されている。放熱板1のZ方向に関する厚みはたとえば1mm以上6mm以下程度である。
基板3は、放熱板1の一方の主表面上に、はんだ層9により接合されている。基板3は、平板状の部材を含む態様を有している。図1および図2においては、基板3は放熱板1のZ方向に関する(以下同じ)上側の主表面上に接合されている。図1および図2においては2つの基板3が接合されている。基板3は、絶縁層3Aと、金属パターン3Bとを有している。絶縁層3Aは、たとえば矩形状の主表面を有する平板状の部材である。絶縁層3Aは放熱板1と同様に、その主表面がXY平面に沿うように配置されている。絶縁層3Aは、窒化アルミニウムなどの絶縁抵抗の大きい材料により形成されている。金属パターン3Bは、絶縁層3Aの上側および下側の主表面上のそれぞれに形成されている。金属パターン3Bは銅などの導電性部材により形成されている。金属パターン3Bはたとえば矩形の平面形状を有し、絶縁層3Aの主表面上に互いに間隔をあけて複数形成されている。基板3は絶縁層3Aと金属パターン3Bとにより、各金属パターン3Bの間が電気的に絶縁された電気回路を形成している。
半導体素子5は、基板3の一方の主表面上に、はんだ層9により接合されている。図1および図2においては、半導体素子5は、基板3の上側の主表面上に接合されている。半導体素子5は、絶縁層3Aの上側の主表面上の金属パターン3Bの上に接合されている。半導体素子5としては、IGBT5A(Insulated Gate Bipolar Transistor)と、FWDi5B(Free Wheeling Diode)とを有している。IGBT5Aは、電力用の素子としての絶縁ゲートバイポーラトランジスタである。FWDi5Bは、IGBT5Aのスイッチング時における損傷を抑制するためのいわゆる還流ダイオードである。
IGBT5Aは平面視において7mm×7mmのサイズを有し、厚みが0.12mmである。またIGBT5Aの表側の主表面上の比較的外側の領域には、ガードリングとしての絶縁材料が周回するように形成されている。これにより、IGBT5Aはその表側の主表面と裏側の主表面との絶縁性が確保されている。一方、FWDi5Bは平面視において7mm×5mmのサイズを有し、厚みが0.25mmである。FWDi5BもIGBT5Aと同様に、表側の主表面上の比較的外側の領域には、ガードリングとしての絶縁材料が周回するように形成されている。
ケース7は、放熱板1の一方の主表面、すなわち上側の主表面1aの比較的外側の領域上に接着されている。ケース7は平面視において基板3を囲むように接着されている。このため平面視において概ね矩形の枠状に形成されている。すなわちケース7は、放熱板1の上側の主表面ケース7は、電力用半導体装置100全体の筐体として配置されている。ケース7はPPSなどの樹脂材料により形成されている。ケース7はこれに囲まれる基板3および半導体素子5を保護する。またケース7は、電力用半導体装置100内の基板3および半導体素子5などの電気回路と、電力用半導体装置100外の電気回路とを接続する。
ケース7は、電極11として、内部電極11Aと、外部電極11Bとを有している。内部電極11Aは外部電極11Bよりも、ケース7の平面視における内周側に配置されている。具体的には、特に図2に示すように、ケース7は平面視における電力用半導体装置100の内側から外側へ向けてZ方向に関する厚みが大きくなるような段差を有している。ケース7の内側の比較的薄い領域の最上面上の一部には内部電極11Aが形成されている。またケース7の外側の比較的厚い領域の最上面上の一部には外部電極11Bが形成されている。内部電極11Aは、ワイヤ13により、金属パターン3Bまたは半導体素子5と電気的に接続されている。すなわち内部電極11Aは、電力用半導体装置100内の基板3および半導体素子5などの電気回路と電気的に接続される。一方、外部電極11Bは、図示されないが電力用半導体装置100外の電気回路と電気的に接続される。またワイヤ13は、互いに間隔をあけて並ぶIGBT5AとFWDi5Bとを電気的に接続するとともに、金属パターン3Bと半導体素子5とを電気的に接続する。なおワイヤ13による接続は、たとえば超音波接合によりなされている。ワイヤ13はアルミニウムにより形成された線状の部材であり、その断面はたとえば径が0.40mmの円形状である。
電力用半導体装置100は、ケース7と放熱板1とにより容器状の筐体が形成される。当該容器状の筐体の部分の内部に基板3および半導体素子5などが収納されている。当該容器状の筐体の部分の内部には、封止材15が充填されている。封止材15は、ワイヤ13が通るZ方向高さよりも高い位置までを充填するように、言い換えればケース7内のワイヤ13を充填するように、配置されている。封止材15は、ケース7内の電気回路の保護を目的としている。封止材15は、絶縁性の高いシリコーンゲルなどにより形成されている。
また図1では省略しているが、電力用半導体装置100のケース7のZ方向上部には蓋17が取り付けられている。蓋17はケース7内を上方から塞ぐように取り付けられている。蓋17は封止材15と同様に、ケース7内の電気回路の保護を目的としている。なお蓋17はケース7と同様に、PPSなどの樹脂材料により形成されている。
上側の主表面1aとケース7との接着面は、レジスト層21が形成された領域と、レジスト層21が形成されていない領域とを有している。次に図3および図4を用いて、これについて説明する。
図3は、実施の形態1における半導体装置の放熱板1の上側の主表面1aの平面視における態様を示す概略図である。図4は、図3中のIV−IV線に沿う部分の概略断面図である。図3を参照して、上側の主表面1aの比較的外側の領域を一周囲むようにケース7が接着される。上側の主表面1aにケース7が接着された領域は、レジスト層21が形成された第1の領域RGN1と、レジスト層23が形成されない矩形状の第2の領域RGN2とを含んでいる。また上側の主表面1aの中央部には、基板3がはんだ層9により接合されるはんだ接続部としての第3の領域RGN3を有している。第1の領域RGN1は、第3の領域RGN3を囲むように形成されている。
このように、レジスト層21は第1の領域RGN1のみに形成されている。上側の主表面1aのうちケース7が接着される外側の一周分の領域の全体に第1の領域RGN1が形成されるわけではなく、当該一周分の領域の一部には、矩形のパターン状に第2の領域RGN2が形成される。
レジスト層21は、はんだが溶着しないアクリル樹脂(アクリル系の樹脂)またはエポキシ樹脂などの材料が用いられることが好ましい。レジスト層21は、はんだ層9よりも薄いことが好ましいが、5μm以上30μm以下程度の厚みを有することが好ましい。
再度図2を参照して、放熱板1の上側の主表面1aとケース7とは、接着剤23により接着されている。図2のケース7の真下の上側の主表面1aの領域はレジスト層21が形成されない第2の領域RGN2となっている。接着剤23としては、熱硬化性のシリコーン樹脂などが用いられる。当該接着剤23は、硬化後の接着力と柔軟性に優れ、弾性率が1GPa以下であることが好ましい。
図3に示す第2の領域RGN2のパターンが形成される領域は、図2に示すようにその真上のケース7に内部電極11Aが配置される領域である。すなわち第2の領域RGN2は、内部電極11Aと平面視において重なる領域を含むように形成されている。図3に示すように、第2の領域RGN2は、内部電極11Aと平面視において重なる領域のみならず、そこから外側へ、放熱板1の外縁まで連続するように拡大された矩形状として形成されている。
図4に示すように、X方向に関して、放熱板1の外縁からはんだ接続部としての第3の領域RGN3の外縁までの領域のうち、第2の領域RGN2以外の領域は、レジスト層21が形成された第1の領域RGN1が一様に形成されている。なお図3および図4において第1の領域RGN1と第3の領域RGN3とは連続するように示される。しかし実際にはレジスト層21が形成されるときの位置ずれを考慮し、第1の領域RGN1と第3の領域RGN3との間に0.1mm程度の間隔があけられていることが好ましい。
次に、図5〜図7を用いて、本実施の形態の半導体装置としての電力用半導体装置100の製造方法について説明する。
図5は本実施の形態の電力用半導体装置100の製造方法の第1工程を示す概略断面図である。図5を参照して、放熱板1が準備され、その一方の主表面すなわち上側の主表面1a上にレジスト層21が形成される。具体的には、上側の主表面1a上に印刷マスク31が載置される。印刷マスク31は、開口部31Aと、非開口部31Bとを有している。上側の主表面1aのうち、最終的に図4の第1の領域RGN1すなわちレジスト層21が形成されるべき領域が開口部31Aと重なる。また上側の主表面1aのうち、最終的に図4の第2の領域RGN2および第3の領域RGN3すなわちレジスト層21が形成されるべきでない領域が非開口部31Bと重なる。
印刷マスク31の上面に、レジスト層21となるべきレジスト液21Aが供給される。すなわちレジスト液21Aの材質はレジスト層21と同様であり、レジスト液21Aは液状またはゲル状を有している。印刷スキージ33を用いて、印刷マスク31の上面上のレジスト液21Aがその全面に拡げられる。これにより、開口部31A内にレジスト液31Aの一部が充填される。次にたとえば140℃で20分間、レジスト液21Aが加熱される。これによりレジスト液21Aが硬化される。なお上記のレジスト液21Aの硬化条件は一例であり、レジスト液21Aの材料に応じて適切な硬化条件を選択できる。あるいは昇温加熱の代わりに、たとえば紫外線の照射によりレジスト液21Aを硬化させてもよい。
レジスト液21Aの硬化後、印刷マスク31が上側の主表面1a上から取り外される。これにより、開口部31A内に充填されたレジスト液21Aはレジスト層21として、上側の主表面1a上の第1の領域RGN1に形成される。また非開口部31Bと重なる上側の主表面1a上の領域は印刷マスク31に覆われた状態でレジスト液21Aが供給される。このためレジスト液21Aが供給されることはなく、レジスト層21が形成されない第2の領域RGN2または第3の領域RGN3となる。
上記のように、放熱板1の上側の主表面1a上のケース7が接着される領域(平面視での比較的外側の領域)にも、レジスト層21を有する第1の領域RGN1とレジスト層21を有さない第2の領域RGN2とが形成される。このため、放熱板1の上側の主表面1a上のケース7が接着される領域に、レジスト層21が形成された第1の領域RGN1と、レジスト層21が形成されていない第2の領域RGN2とが形成される。
図6は本実施の形態の電力用半導体装置100の製造方法の第2工程を示す概略断面図である。図6を参照して、次に、放熱板1の上側の主表面1a上に、基板3を接合するためのはんだ9Aが供給される。具体的には、まず上側の主表面1a上にはんだ付け治具41がたとえば接触するように載置される。はんだ付け治具41は、上側の主表面1aのうち基板3がはんだ9Aで接合される第3の領域RGN3となるべき領域と重なるように開口部が形成された治具である。
はんだ付け治具41の開口部内における上側の主表面1a上に、はんだ9Aが供給される。具体的には、はんだ付け治具41の上記開口部内に、板状のはんだ9Aが、マウンタまたは人の手により供給される。あるいはペースト状のはんだ9Aが供給されてもよい。
図7は本実施の形態の電力用半導体装置100の製造方法の第3工程を示す概略断面図である。図7を参照して、図6にて上側の主表面1a上に供給されたはんだ9Aの上に重なるように、接合しようとする基板3が搭載される。なおこの基板3のZ方向上側の金属パターン3B上にはIGBT5AおよびFWDi5Bなどの半導体素子5が、はんだ層9により、基板3の搭載前に予め接合されていてもよい。あるいは上側の主表面1a上に基板3が搭載された後に、金属パターン3B上に、はんだ9Aを挟んで上記半導体素子5が載置されてもよい。
次に、放熱板1および(半導体素子5が接合された)基板3がリフロー炉およびホットプレートにより加熱される。これによりはんだ9Aが溶融されはんだ層9となり、放熱板1の上側の主表面1aと基板3の最下面とを接合する。はんだ付け後にはんだ付け治具41が取り外される。なお基板3の搭載後に半導体素子5を載置した場合には、このとき併せて半導体素子5が基板3上に、はんだ層9により接合される。
上記の図6および図7に示す工程を総括すれば、図5の工程にてレジスト層21が形成された放熱板1の上側の主表面1a上に基板3がはんだ層9で接合される。また基板3の上側の主表面1a上に半導体素子5がはんだ層9で接合される。また放熱板1に基板3をはんだ層9で接合する工程においては、放熱板1の上側の主表面1a上の第3の領域RGN3となるべき領域が開口されたはんだ付け治具41(治具)が、上側の主表面1a上に搭載された状態で、はんだ9Aが供給される。なお第3の領域RGN3は、レジスト層21が形成されていない領域の一部である。
次に、図1および図2を再度参照して、放熱板1の上側の主表面1a上に、基板3を囲むようにケース7が接着される。具体的には、接着剤23が放熱板1の上側の主表面1a上の比較的外側の部分に一周分塗布される。接着剤23が塗布された領域の上に、枠状のケース7が載置される。放熱板1の平面視における矩形状の4隅の部分にネジを締め付けるなどの方法で、放熱板1とケース7との間が加圧される。これにより、放熱板1とケース7との間の接着剤23が押し広げられる。その後、放熱板1およびケース7が一体となったものが、ホットプレート上で加熱される。これにより接着剤23が硬化され、放熱板1とケース7とが互いに接着される。以上によりケース7は、2つの基板3がまとまった領域の全体を囲むように接着される。
上記のように、ケース7の内周側には半導体素子5と電気的に接続する内部電極11Aが形成される。ケース7と重なるがレジスト層21が形成されない第2の領域RGN2は、内部電極11Aと平面視において重なる領域を含むように形成される。
次に、図1および図2に示すように、ワイヤ13を用いた超音波接合により、内部電極11Aと金属パターン3B、内部電極11Aと半導体素子5とが互いに電気的に接続される。また同様に、ワイヤ13により、IGBT5AとFWDi5B、FWDi5Bと金属パターン3Bとが互いに電気的に接続される。また互いに隣り合う金属パターン3B同士がワイヤ13により接続されてもよいし、IGBT5Aと金属パターン3Bとがワイヤ13により接続されてもよい。このようにワイヤ13を用いることにより、電力用半導体装置100の内部回路が形成される。
次に、図2に示すように、ケース7と放熱板1とにより形成される容器状の筐体の部分の内部に、基板3、半導体素子5、ワイヤ13を封止するように封止材15が注入される。そして封止材15が注入された部材全体が加熱され、封止材15が硬化される。最後に蓋17を図2のように取り付ける。以上により、電力用半導体装置100が形成される。
次に、本実施の形態の背景および課題について説明したうえで、作用効果を説明する。
基板3を放熱板1にはんだ層9で接合する際に、溶融されたはんだ9A(図6参照)が飛散し、放熱板1の上側の主表面1a上に付着する可能性がある。特にはんだ9Aとして揮発成分の割合が多いはんだペーストを用いた場合、および減圧によりはんだ9A中のボイドを脱泡するプロセスを行なった場合にその可能性が高くなる。仮に、放熱板の上側の主表面上のうちケースが接着される領域に溶融されたはんだが付着すれば、その上に接着されるケースの内部電極の高さが設計された高さよりも高くなる問題が生じ得る。付着したはんだが隆起している分だけ、その上のケースが高い位置に配置されるためである。またはんだは樹脂材料からなるケースを接合することはできないため、はんだが付着した部分の上にケースを接着すれば、未接着部が生じる点も問題となる。
そこでこのような問題を回避する観点から、本実施の形態の電力用半導体装置100では以下の構成が適用されている。図8は図1中のVIII−VIII線に沿う部分の概略断面図であり、特にケース7のうち内部電極11Aを含まない部分に関する概略断面図である。図8を参照して、電力用半導体装置100においては、ケース7のうち内部電極11Aと平面視において重なる領域以外の領域の少なくとも一部は、第1の領域RGN1として、その真下の放熱板1との接続部分にレジスト層21が形成されている。レジスト層21を形成する材料は、はんだが濡れ広がらない材質でできている。このためレジスト層21の上にたとえはんだが付着したとしても、放熱板1の上に付着したはんだとは異なり、これを容易に除去できるという効果が得られる。このためケース7および内部電極11Aの高さ方向の位置精度を高めるなどの作用効果を得ることができる。
ただし図8に示すように、レジスト層21の形成されている領域にケース7を接着剤23で固定した場合、接着剤23の硬化時に接着剤23内に気泡VDが生じることがある。この気泡VDは、レジスト層21に含まれる樹脂材料からの揮発成分、およびレジスト層21の樹脂材料中に吸湿された水分が加熱によりガスとして放出され接着剤23内に侵入することが原因である。
ところで放電には空間放電と沿面放電とが存在する。一般的に空間放電に比べ、沿面放電の方がより低い電圧で発生することが知られている。このため、接着剤23中に気泡VDが存在した場合に、それに隣接する領域のうち最も絶縁性が悪化するのは、ケース7の内側の沿面を通じて沿面放電が発生し得る、放熱板1からケース7の内部電極11Aとの間の経路である。内部電極11Aは外部電極11BよりもZ方向の低い位置に配置されるためである。したがって、この気泡VDが接着剤23の表面に露出した場合、気泡VDが存在する箇所における、最も沿面放電が発生しやすい内部電極11Aと放熱板1との間の絶縁性能が低下する。
そこでこのような問題を回避する観点から、本実施の形態の電力用半導体装置100ではさらに以下の構成が適用されている。図9は図1中のIX−IX線に沿う部分の概略断面図であり、特にケース7のうち内部電極11Aを含む部分に関する概略断面図である。図9を参照して、電力用半導体装置100においては、ケース7のうち特に内部電極11Aと平面視において重なる領域についてはその真下の放熱板1との接続部分としての第2の領域RGN2にはレジスト層21が形成されていない。これにより、少なくとも内部電極11Aの真下の接着剤23の部分においてはレジスト層21の気泡VDは生じない。このため内部電極11Aと放熱板1との沿面放電による絶縁性の低下は発生せず、内部電極11Aと放熱板1との間の絶縁性を高くすることができる。なお図9のように、外部電極11Bと平面的に重なる領域にもレジスト層21が形成されなくてもよいが、当該領域にはレジスト層21が形成されてもよい。
なお図8のように、仮にケース7の内部電極11A以外の領域に気泡VDが生じたとしても、上記のような沿面放電による絶縁性の低下は生じない。気泡VDの真上に内部電極11Aが存在しないためである。このため内部電極11A以外の領域においても絶縁性を高くすることができる。
以上をまとめると、本実施の形態においては、ケース7の接着部にレジスト層21を有さない第2の領域RGN2を有することにより、内部電極11Aと放熱板1との間の沿面放電による絶縁性の低下が抑制できる。このため、必要な絶縁性能を確保するための内部電極11AのZ方向位置を低くすることができる。つまり接着部に対する内部電極11AのZ方向位置を必ずしも高くしなくても、内部電極11Aと放熱板1との間の絶縁性を高くすることができる。また真上に内部電極11Aが存在しないケース7の接着部にレジスト層21を有する第1の領域RGN1を設けることにより、当該領域にはんだが付着されたままケースを接着することに起因する内部電極11Aの高さ位置のずれなどの不具合を抑制することができる。
また内部電極11Aの真下の接着剤23中に気泡VDが存在しないため、内部電極11Aは接着剤23により放熱板1にいっそう強く固定される。つまり内部電極11Aが放熱板1に対し強く固定される。このため、内部電極11Aにワイヤ13をより強固に安定に接合することができ、当該接合部の接合性が向上する。
放熱板1とケース7とを接着する接着剤23は、第2の領域RGN2において、厚みが50μm以下の領域を含むように形成される。気泡VDの体積は接着剤23の厚みによらず一定の体積となるため、接着剤23が薄ければ、その分だけ気泡VDの面積が大きくなり、接着剤23の表面に露出しやすくなる。このため通常は、接着剤23をこのように薄くすることは望まれない。しかし本実施の形態においては、上記のように、内部電極11Aの真下にレジスト層21を有さないため、内部電極11Aの真下においてそもそも気泡VDは発生しない。このため本実施の形態によれば、第2の領域RGN2の厚みをこのように薄くすることもできる。
また図3などに示すように、ケース7と接着する第2の領域RGN2は、内部電極11Aと重なる領域のみならず、その外側まで拡大するように形成されてもよい。たとえば第2の領域RGN2は、内部電極11Aと平面視において重なる領域から外側へ、たとえば1mm程度広く形成されてもよいし、放熱板1の外縁(端部)に達するように形成されてもよい。このようにすれば、内部電極11Aの真下以外の第1の領域RGN1のレジスト層21に形成された気泡が内部電極11Aの真下にまで膨張するように拡がる不具合を抑制することができる。
図10は図9の変形例を示す概略断面図である。図10を参照して、この図が示す構成は基本的に図9と同様であるが、ケース7の内壁が、ケース7の放熱板1との接着面から放熱板1と反対側に向けて、当該接着面に直交するZ方向に対し傾斜しながら延びる領域を含んでいる。すなわちケース7の当該傾斜している内壁の面は、図10において傾斜面7dとして示されている。なお接着剤23は、ケース7の内壁側の端部が、ケース7の放熱板1との接着面に対し少し内側(図11のX方向負側)に盛り上がるように形成されている。
このような場合には、接着剤23内の気泡VDが接着剤23の表面に露出すれば、当該気泡VDは傾斜面7dに沿うように膨張することになる。つまり気泡VDによる沿面放電がいっそう起こりやすくなる。このため通常は、ケース7の内壁面がこのような形状を有することは望まれない。しかし本実施の形態においては、上記のように、内部電極11Aの真下にレジスト層21を有さないため、内部電極11Aの真下においてそもそも気泡VDは発生しない。このため本実施の形態によれば、ケース7の内壁面を図10のような形状とすることもできる。
実施の形態2.
図11は、実施の形態2における半導体装置の放熱板1の上側の主表面1aの平面視における態様を示す概略図である。図12は、図11中のXII−XII線に沿う部分の概略断面図である。図11および図12を参照して、これらの各図が示す構成は基本的に実施の形態1の図3および図4と同様であるため、同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図11および図12においては、図3および図4と比較して、ケース7と放熱板1とが接着される領域の第2の領域RGN2の構成において異なっている。
具体的には、図11および図12においては、ケース7の真下の第2の領域RGN2は、内部電極11Aと平面視において重なる領域の一部のみに形成されている。したがって図11および図12においては、ケース7の真下の第2の領域RGN2は、内部電極11Aと平面視において重なる領域の比較的内側の領域のみに形成されている。このため第2の領域RGN2は、内部電極11Aと平面視において重なる領域から外側へ、放熱板1の外縁まで連続するように拡大されてはいない。第2の領域RGN2の外側には第1の領域RGN1が形成されている。この点において図11および図12は、図3および図4と異なっている。
実施の形態1および実施の形態2を総括すれば、第2の領域RGN2は、内部電極11Aと平面視において重なる領域を含むように形成される。具体的には、第2の領域RGN2は、内部電極11Aと平面視において重なる領域のうち(特に内側の)70%以上の面積の部分を含むように形成される。したがって本実施の形態の電力用半導体装置の製造方法においては、上記のようになるように形成される。内部電極11Aと重なる領域の一部は第2の領域RGN2となっていなくてもよい。また内部電極11Aに隣接する領域に第2の領域RGN2があってもよい。
図13は図11中のXIII−XIII線に沿う部分の概略断面図であり、特にケース7のうち内部電極11Aを含む部分に関する概略断面図である。図13は実施の形態1における図9に対応する。図13を参照して、レジスト層21が形成されない第2の領域RGN2は、内部電極11Aと平面視において重なる領域のうち少なくとも70%以上の面積の領域を含むように形成されることが好ましい。このようにすれば、実施の形態1と同様の作用効果を得ることができる。本実施の形態ではレジスト層21が形成される領域が実施の形態1よりも広くなる。その分だけ、レジスト層21によるケース7下でのはんだの濡れ広がりを防ぐ効果が高められる。なお気泡VDが表面に露出しやすい領域となる、内部電極11Aと平面視にて重なる領域のうち特に内側の領域を含むように第2の領域RGN2が形成されることがより好ましい。
以上の本実施の形態の特徴をよりわかりやすく示したものが図14および図15である。図14は実施の形態1と同様に、内部電極と平面的に重なる領域の全体に第2の領域が形成される態様を示す概略平面図である。図15は実施の形態2において、内部電極と平面的に重なる領域の一部のみに第2の領域が形成される態様を示す概略平面図である。つまり図15は図14との比較用の図面である。図14および図15を参照して、図15においては図14における第2の領域RGN2の一部の領域、特に比較的内側の領域のみに第2の領域RGN2が形成されている。図14が内部電極11Aと重なる領域の全体に第2の領域RGN2が形成されるとすれば、図15の第2の領域RGN2は図14の第2の領域RGN2の70%以上の面積の領域を含むことが好ましい。
実施の形態3.
図16は本実施の形態の電力用半導体装置の製造方法の一工程を示す概略平面図である。図17は図16中のXVII−XVII線に沿う部分の概略断面図である。図16および図17を参照して、本実施の形態の電力用半導体装置の製造方法は基本的に実施の形態1の製造方法と同様であるため、同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図16および図17においては、はんだ付け治具42の構成において、実施の形態1のたとえば図6に示すはんだ付け治具41の構成と異なっている。
具体的には、はんだ付け治具42は、本体部42aと、摺動部42bとを主に有している。本体部42aははんだ付け治具42全体の土台をなす基材の部分であり、使用時に放熱板1の上側の主表面1a上に接触するように載置される部材である。本体部42aの一部には空孔部42cが形成されている。摺動部42bは、本体部42aの空孔部42c内を上下方向に摺動可能に嵌合された部材である。このため摺動部42bは空孔部42c内に収納されている。
特に図17に示すように、空孔部42cはZ方向上側に形成される比較的XY方向の幅が大きい領域と、Z方向下側に形成される比較的XY方向の幅が小さい領域とを含んでいる。空孔部42cのうち幅の大きい領域は本体部42aのZ方向最上面を開口しており、空孔部42cのうち幅の大きい領域は本体部42aのZ方向最下面を開口している。摺動部42bはZ方向下方に突起した本体部分42dと、そのZ方向上側に形成され、上記突起した本体部分を支持するようにXY平面に沿って延びる支持部42eとを有している。支持部42eは本体部分42dよりも平面視におけるサイズが大きく、空孔部42cの平面視におけるサイズと同等となっている。空孔部42c内部の側壁には支持部42eが嵌め込まれる溝がZ方向に沿って形成されている。これにより支持部42eは空孔部42cの溝内をZ方向に沿って摺動可能となっている。このため支持部42eと一体である本体部分42dは、支持部42eの動きに合わせてZ方向に移動可能となる。
支持部42eはそのZ方向の位置にかかわらず空孔部42cのうちXY方向の幅が大きい領域に収納されるが、本体部分42dは空孔部42cのうちXY方向の幅が大きい領域と、XY方向の幅が小さい領域との双方に配置可能となっている。このため支持部42eのZ方向の摺動により本体部分42dがZ方向下方に配置された際には、本体部分42dは空孔部42cのうちXY方向の幅が小さい領域に配置される。
次に、以上のような構成を有するはんだ付け治具42を用いて図6と同様に基板3をはんだ層9で接合する工程がなされることによる作用効果について説明する。
はんだ付け治具42は、放熱板1の上側の主表面1aのうちレジスト層21が形成されない第2の領域RGN2となるべき領域と重なる位置に本体部分42dが配置されるように設置される。上記のように摺動部42bは空孔部42c内をZ方向に沿って摺動可能である。
たとえばはんだ付け治具42が放熱板1の上側の主表面1a上に接触するように載置された上ではんだ付け工程がなされた場合、はんだの温度により放熱板1がXY平面に対し大きく反ることがある。この場合、当該反りにより、本来接触しているべきはんだ付け治具42と放熱板1との間に大きな隙間が生じる場合がある。この隙間に飛散したはんだが混入した場合、レジスト層21を有さない第2の領域RGN2となるべき領域にはんだが付着することになる。上記のようにレジスト層21がない領域に付着したはんだは除去が困難であり、形成される電力用半導体装置の品質低下を招く可能性がある。
そこで本実施の形態のはんだ付け治具42を用いれば、たとえばZ方向下方に放熱板1が反った場合に、摺動部42bが重力の作用で空孔部42c内をZ方向下方に摺動する。逆にたとえばZ方向上方に放熱板1が反った場合には、摺動部42bが放熱板1に押されて空孔部42c内をZ方向上方に摺動する。このように摺動部42bは放熱板1のZ方向の反り状態に追従するようにそのZ方向の位置を変更可能である。このため放熱板1の反りの状態にかかわらず、常に摺動部42bの本体部分42dのZ方向最下部は、放熱板1の第2の領域RGN2となるべき領域を覆うことが可能となる。そしてはんだ付け治具42を用いた場合、基板3をはんだ層9で接合する工程において、第2の領域RGN2となるべき領域が治具で覆われた状態ではんだが接合される。したがって第2の領域RGN2となるべき領域において摺動部42bとの隙間が生じることを抑制することができる。よってレジスト層21を有さない第2の領域RGN2へのはんだの溶着を抑制することができる。
実施の形態4.
これ以降の各実施の形態においては、本発明の上記以外の変形例について説明する。図18は、実施の形態4以降における半導体装置の構成を示す概略平面図である。図19以降の各図は、図18中のA−A線に沿う部分の概略断面図であり、特にケース7のうち内部電極11Aを含む部分に関する概略断面図である。図19は実施の形態4における図18中のA−A線に沿う部分の概略断面図である。
図18および図19を参照して、これらの各図が示す構成は基本的に実施の形態1の図1および図9と同様であるため、同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図19においては、図9と比較して、ケース7が放熱板1と対向し接着される面の部分の構成において異なっている。
具体的には、図19においては、第2の領域RGN2と平面視において重なる領域において、放熱板1と対向し接着されるケース7の対向接着面は、第2の領域RGN2と平面視において重なる領域以外の領域における対向接着面よりも、放熱板1と反対側に凹んでいる。つまり図19において、レジスト層21が形成されない第2の領域RGN2の真上のケース7の対向接着面は、レジスト層21が形成された第1の領域RGN1の真上のケース7の対向接着面よりも、Z方向上側に凹んだケース凹み部7cを形成している。対向接着面が上方に凹んだケース凹み部7cは、図19においては、内部電極11Aと平面的に重なる領域の全体を含み、かつ外部電極11Bと平面的に重なる領域の一部を含んでいる。またケース凹み部7cは、ケース7と放熱板1との間にレジスト層21を有さず接着剤23のみを有する領域の全体と重なるように形成されている。この点において図19は図9と異なっている。
なお図19においては、外部電極11bと重なる領域の一部に第1の領域RGN1が形成されている。しかし図19においても図9などと同様に、内部電極11Aおよび外部電極11Bと重なる領域の全体が第2の領域RGN2となっていてもよい。
次に、本実施の形態の作用効果について説明する。
本実施の形態では、レジスト層21が形成されない第2の領域RGN2と平面視において重なる領域の対向接着面が上方に凹み、ケース凹み部7cを形成している。このため、仮に溶融されたはんだが飛散し上側の主表面1aの第2の領域RGN2に溶着したとしても、溶着したはんだによる隆起した部分がケース凹み部7cの真下の空隙の領域に収まる。このためケース7が隆起したはんだの上に乗りかかるように搭載され、設計された位置よりもZ方向上方に盛り上がるように接着される不具合を回避することができる。このようにたとえ溶融はんだの付着があったとしても、ケース7を設計値どおりのZ方向位置に接着することができる。
なおケース凹み部7cとそれ以外の領域とのケース7の対向接着面のZ方向の高低差、すなわちケース凹み部7cにより形成される空間部分のZ方向高さは、0.2mm程度、より具体的には0.15mm以上0.25mm以下であることが好ましい。ケース凹み部7cのZ方向高さは、その真下の第2の領域RGN2にどの程度の量のはんだが飛散し、また当該飛散したはんだがどの程度第2の領域RGN2に濡れ広がることが想定されるかを考慮して決めることが好ましい。ただしはんだ付け治具41(図6、図7参照)を用いてはんだ付けする場合、第2の領域RGN2に付着するはんだのZ方向高さは、放熱板1の反りにより生じる放熱板1とはんだ付け治具41との隙間量以上になることはない。このことを考慮すれば、ケース凹み部7cのZ方向高さは上記の数値範囲内とすることが好ましい。
実施の形態5.
図20は実施の形態5における図18中のA−A線に沿う部分の概略断面図である。図20を参照して、この図が示す構成は基本的に実施の形態1の図9と同様であるため、同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図20においては、図9と比較して、ケース7の内壁の形状において異なっている。
具体的には、図20が示す電力用半導体装置は、ケース7のうち特に内側の内部電極11Aが搭載される領域の、基板3と対向する内壁面が、ケースの外側(図20の左側)に向けて湾曲した凹形状7eを有している。凹形状7eは、内部電極11Aの真下のケース7の厚みが、内部電極11Aと接着剤23とのZ方向に関する中央部にて最小となるように湾曲している。
本実施の形態の構成によれば、接着剤23内の気泡VDが接着剤23の表面に露出したとしても、その気泡VDはケース7の内壁の凹形状7eに沿って這い上がることが図9より困難となる。凹形状7eは湾曲しているためである。またそもそも凹形状7eが形成されることにより、図9のようにZ方向にまっすぐ延びる内壁に比べて、ケース7の内壁の沿面距離が長くなる。このため図9に比べて内部電極11Aと放熱板1との沿面放電が起こりにくくなる。
実施の形態6.
本実施の形態は、上述した実施の形態1〜5にかかる半導体装置を電力変換装置に適用したものである。本発明はある電力変換装置に限定されるものではないが、以下、実施の形態6として、三相のインバータに本発明を適用した場合について説明する。
図21は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図21に示す電力変換システムは、電源1000、電力変換装置2000、負荷3000から構成される。電源1000は、直流電源であり、電力変換装置2000に直流電力を供給する。電源1000は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やAC/DCコンバータで構成することとしてもよい。また、電源1000を、直流系統から出力される直流電力をある電力に変換するDC/DCコンバータによって構成することとしてもよい。
電力変換装置2000は、電源1000と負荷3000の間に接続された三相のインバータであり、電源1000から供給された直流電力を交流電力に変換し、負荷3000に交流電力を供給する。電力変換装置2000は、図21に示すように、直流電力を交流電力に変換して出力する主変換回路2010と、主変換回路2010を制御する制御信号を主変換回路2010に出力する制御回路2030とを備えている。
負荷3000は、電力変換装置2000から供給された交流電力によって駆動される三相の電動機である。なお、負荷3000はある用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置2000の詳細を説明する。主変換回路2010は、スイッチング素子と還流ダイオードを備えており(図示せず)、スイッチング素子がスイッチングすることによって、電源1000から供給される直流電力を交流電力に変換し、負荷3000に供給する。主変換回路2010の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路2010は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。主変換回路2010の各スイッチング素子や各還流ダイオードの少なくともいずれかに、上述した実施の形態1〜5のいずれかの電力用半導体装置に係るIGBT5aまたはFWDi5Bを適用する。そのIGBT5aまたはFWDi5Bが適用された部分を図21において半導体モジュール2020として示している。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路2010の3つの出力端子は、負荷3000に接続される。
また、主変換回路2010は、各スイッチング素子を駆動する駆動回路(図示なし)を備えているが、駆動回路は半導体モジュール2020に内蔵されていてもよいし、半導体モジュール2020とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路2010のスイッチング素子を駆動する駆動信号を生成し、主変換回路2010のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路2030からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。
制御回路2030は、負荷3000に所望の電力が供給されるよう主変換回路2010のスイッチング素子を制御する。具体的には、負荷3000に供給すべき電力に基づいて主変換回路2010の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路2010を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路2010が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路2010のスイッチング素子と還流ダイオードとして実施の形態1〜5にかかる半導体モジュールを適用する。このため、上記のように絶縁性能をより高め、設計自由度が高く信頼性の高い電力変換装置を実現することができる。
本実施の形態では、2レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが3レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータやAC/DCコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
以上に述べた各実施の形態(に含まれる各例)に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。たとえば実施の形態2と実施の形態4との構成を組み合わせてもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 放熱板、1a 上側の主表面、1b 下側の主表面、3 基板、3A 絶縁層、3B 金属パターン、5 半導体素子、5A IGBT、5B FWDi、7 ケース、7c ケース凹み部、7d 傾斜面、9 はんだ層、9A はんだ、11 電極、11A 内部電極、11B 外部電極、13 ワイヤ、15 封止材、17 蓋、21 レジスト層、21A レジスト液、31 印刷マスク、31A 開口部、31B 非開口部、33 印刷スキージ、41,42 はんだ付け治具、42a 本体部、42b 摺動部、42c 空孔部、42d 本体部分、42e 支持部、100 電力用半導体装置、1000 電源、2000 電力変換装置、2010 主変換回路、2020 半導体モジュール、2030 制御回路、3000 負荷、RGN1 第1の領域、RGN2 第2の領域、RGN3 第3の領域、VD 気泡。

Claims (8)

  1. 放熱板と、
    前記放熱板の一方の主表面上にはんだ層で接合される基板と、
    前記基板の一方の主表面上にはんだ層で接合される半導体素子と、
    前記放熱板の一方の主表面上に前記基板を囲むように接着されるケースとを備え、
    前記ケースの内周側には前記半導体素子と電気的に接続する内部電極を含み、
    前記放熱板の一方の主表面における前記ケースとの接着面は、レジスト層が形成された第1の領域と、前記レジスト層が形成されていない第2の領域とを有し、
    前記第2の領域は、前記内部電極と平面視において重なる領域を含むように形成されている、半導体装置。
  2. 前記第2の領域は、前記内部電極と平面視において重なる領域のうち70%以上の面積の部分を含む、請求項1に記載の半導体装置。
  3. 前記放熱板と前記ケースとを接着する接着剤をさらに備え、
    前記接着剤は、前記第2の領域において厚みが50μm以下の部分を含む、請求項1または2に記載の半導体装置。
  4. 前記レジスト層はアクリル系の樹脂である、請求項1〜3のいずれか1項に記載の半導体装置。
  5. 前記第2の領域と平面視において重なる領域において、前記放熱板と対向し接着される前記ケースの対向接着面は、前記第2の領域と平面視において重なる領域以外の領域における前記対向接着面よりも、前記放熱板と反対側に凹んでいる、請求項1〜4のいずれか1項に記載の半導体装置。
  6. 請求項1〜5のいずれか1項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
  7. 放熱板の一方の主表面上にレジスト層を形成する工程と、
    前記放熱板の一方の主表面上に基板をはんだ層で接合する工程と、
    前記基板の一方の主表面上に半導体素子をはんだ層で接合する工程と、
    前記放熱板の一方の主表面上に前記基板を囲むようにケースを接着する工程とを備え、
    前記レジスト層を形成する工程においては、前記放熱板の一方の主表面上の前記ケースが接着される領域に、前記レジスト層が形成された第1の領域と、前記レジスト層が形成されていない第2の領域とが形成され、
    前記基板をはんだ層で接合する工程においては、前記第2の領域となるべき領域が治具で覆われた状態ではんだが供給され、
    前記治具は、一部に空孔部を有する本体部と、前記本体部の前記空孔部内を上下方向に摺動可能に嵌合され、前記第2の領域となるべき領域を覆うことが可能な摺動部とを含む、半導体装置の製造方法。
  8. 前記ケースの内周側には前記半導体素子と電気的に接続する内部電極を含み、
    前記第2の領域は、前記内部電極と平面視において重なる領域を含むように形成されている、請求項7に記載の半導体装置の製造方法。
JP2018091459A 2018-05-10 2018-05-10 半導体装置およびその製造方法、ならびに電力変換装置 Pending JP2019197831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018091459A JP2019197831A (ja) 2018-05-10 2018-05-10 半導体装置およびその製造方法、ならびに電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018091459A JP2019197831A (ja) 2018-05-10 2018-05-10 半導体装置およびその製造方法、ならびに電力変換装置

Publications (1)

Publication Number Publication Date
JP2019197831A true JP2019197831A (ja) 2019-11-14

Family

ID=68537616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018091459A Pending JP2019197831A (ja) 2018-05-10 2018-05-10 半導体装置およびその製造方法、ならびに電力変換装置

Country Status (1)

Country Link
JP (1) JP2019197831A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022208870A1 (ja) * 2021-04-02 2022-10-06 三菱電機株式会社 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022208870A1 (ja) * 2021-04-02 2022-10-06 三菱電機株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
CN107534032B (zh) 半导体装置
JP6797285B2 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
CN110178219B (zh) 半导体装置以及电力变换装置
JP6833986B2 (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
JP7014012B2 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
CN110447094B (zh) 半导体装置及其制造方法、及电力变换装置
CN108695261B (zh) 电力用半导体装置及其制造方法以及电力变换装置
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
JP6354674B2 (ja) 半導体装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
US20210391299A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP2019096797A (ja) 半導体装置および電力変換装置
JP2019197831A (ja) 半導体装置およびその製造方法、ならびに電力変換装置
JP6906714B1 (ja) 電力用半導体装置および電力変換装置
JP7134345B2 (ja) 半導体モジュール、半導体モジュールの製造方法および電力変換装置
WO2023022001A1 (ja) パワーモジュールおよび電力変換装置
JP7106007B2 (ja) 半導体装置および電力変換装置
JP7270772B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2021100199A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
CN115223977A (zh) 电力半导体装置、电力半导体装置的制造方法及电力变换装置
JP2023077674A (ja) 半導体装置の製造方法、半導体装置、および、電力変換装置
JP2021002610A (ja) 半導体モジュール、車両、および半導体モジュールの製造方法
CN115023810A (zh) 半导体装置以及电力变换装置