JP6805743B2 - 絶縁基板 - Google Patents

絶縁基板 Download PDF

Info

Publication number
JP6805743B2
JP6805743B2 JP2016220520A JP2016220520A JP6805743B2 JP 6805743 B2 JP6805743 B2 JP 6805743B2 JP 2016220520 A JP2016220520 A JP 2016220520A JP 2016220520 A JP2016220520 A JP 2016220520A JP 6805743 B2 JP6805743 B2 JP 6805743B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
hollow portion
hollow
width direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016220520A
Other languages
English (en)
Other versions
JP2017120888A (ja
Inventor
太輔 中條
太輔 中條
康弘 粂
康弘 粂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Aisin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd, Aisin Corp filed Critical Aisin Seiki Co Ltd
Publication of JP2017120888A publication Critical patent/JP2017120888A/ja
Application granted granted Critical
Publication of JP6805743B2 publication Critical patent/JP6805743B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Description

本発明は、半導体素子を接合により実装した絶縁基板であって、半導体素子への通電に際して半導体素子と絶縁基板との間に生じる熱応力の影響を低減化できるものに関する。
従来の半導体装置の多くは、基板上の回路パターン導体や絶縁基板状上にはんだ付けで半導体素子が取り付けられている。このような構成からなる半導体装置では、温度変化によって半導体素子に生じる熱応力は、接合層であるはんだ材の歪によって吸収することができる。しかし、温度変化の繰り返しによってはんだは劣化し、繰り返しの歪が大きいほど疲労寿命が短くなってクラックが発生するという問題がある。
また近年、Si(シリコン)素子よりも高温で駆動可能なSiC(シリコンカーバイド)やGaN(ガリウムナイトライド)等の採用により、半導体装置の駆動温度が高まっている。そのため、絶縁基板や半導体素子の接合層に加わる熱応力も増大している。その結果、従来の温度領域では信頼性が確保されていた接合層に熱応力に起因したクラックが発生したり、半導体素子が剥離したりする等の問題が生じている。
この問題を解決するために融点降下効果を利用したナノサイズの金属粒子を接合材として用いることで、250から300℃程度の比較的低温領域でも接合層形成の可能性がみえ始めている。ただし、250℃を超えるような高温環境下においては、半導体素子と絶縁基板との接合層が冷熱サイクルで発生する熱応力に耐えられない場合がある。その場合、接合層に亀裂が発生し連続的につながって破壊に至るという問題がある。このように、冷熱サイクルや高温環境下において接合部への更なる応力緩和や低減が求められている。
また、SiC素子の採用によりパワーデバイスの小型化、高出力化が進んでおり、絶縁基板には高放熱性がさらに求められるようになってきた。絶縁基板の放熱性を向上させるために、従来0.2から0.5mm程度であった銅板厚さが、1.0mmを超える構想も報告されている。従来の絶縁基板は、セラミックスに薄い銅やアルミを貼り付けることで、実装表面の熱膨張をセラミックスとの接合層が緩和しているが、厚銅になることで、この上に実装されるSiC素子の接合層に印加される熱応力は、ますます大きくなり、接合層の熱寿命が短くなるという問題が発生している。
従来、熱応力に起因したはんだクラックや剥離などの不具合を抑制する絶縁基板としては、例えば特許文献1に示す技術がある。この技術においては、絶縁基板は、ベース板と、ベース板の表面上に形成される絶縁層と、溶射法により絶縁層の表面上に順次積層形成される複数の導電層を備えている。半導体素子は、これら複数の導電層の上に実装される。複数の導電層は、絶縁層に近いものから順に熱膨張係数が順次小さくなるように構成されている(特許文献〔0007〕段落参照)。これにより、半導体素子と絶縁層との間で生じる膨張率の差を吸収し、半導体素子を固定するはんだのクラックや剥離防止を図っている。
特開2007−96032号公報
しかし、上記従来の技術では、接合層への熱応力を低減するために材料線膨張率を傾斜的に積層する必要がある。よって、異なる部材を複数使用せざるを得ず、部材数および工程が必要となる。また、線膨張率を変動させるための部材がモリブデンなど高価な金属に限定され、さらにコストが増大する。
また、アルミ、銅、モリブデンを積層したとしても抑制された線膨張率は10.1×10−6/℃である。よって、線膨張差が低減されたとしても、SiCやGaNなどの次世代素子の高温駆動領域である200℃以上では、接合層が熱応力に耐えられず、クラックや素子の剥離が生じる可能性が高く接合層の応力低減効果が十分ではない。
このように、絶縁基板の技術分野においては、半導体素子への通電に際して半導体素子と絶縁基板との間に生じる熱応力の影響を十分に低減できる絶縁基板が求められている。
本発明に係る絶縁基板の特徴構成は、半導体素子と、前記半導体素子を接合により実装する第1基板と、当該第1基板の両面のうち前記半導体素子を実装した面とは反対側の面に設けた絶縁層とを備え、前記第1基板の平面に対する法線方向視において、前記第1基板のうち前記半導体素子の縁部の少なくとも一部と重複する位置において、前記第1基板の内部に中空部を備え、前記中空部が、前記第1基板の両面のうち前記半導体素子が接合された面と反対の面に設けた凹部で形成されている点にある。
本構成のごとく中空部を設けることで、第1基板のうち中空部に対応する表面領域の剛性が低下する。よって、熱によって半導体素子と第1基板との間で熱膨張の差が生じ、半導体素子に反り変形が生じた場合に、第1基板が半導体素子に追随して変形する。この結果、両部材どうしの接合部に生じる応力が低減化され、接合部に損傷が生じることを防止することができる。
また、半導体素子の接合部に損傷が生じ難くなる結果、第1基板としてより厚い材料を用いることができる。その結果、第1基板の熱容量が増大し、絶縁基板の放熱性を高めることができる。
また、本構成であれば、凹部となる溝を第1基板の裏面に対して例えば切削加工やエッチング加工によって形成することができる。このように板状部材である第1基板の裏面に溝を加工することに特段の困難性はない。その後、当該第1基板に対して絶縁層を接合すればよい。よって本構成であれば、絶縁基板を容易に形成することができる。
本発明に係る絶縁基板にあっては、前記中空部の角部を角取り形状としてもよい。
本構成のごとく、中空部の角部(中空部の内側から見た場合の隅部)を角取り形状とする(以下、角取り形状とすることを単に角取りと称する)ことで、第1基板が半導体素子に追随して変形する場合に、当該中空部の角部に生じる応力が、角取りされた部分に広く分散する。そのため、当該中空部の角部の狭い範囲(たとえば角部の頂部)に応力が集中することを回避し、つまり当該中空部の角部に生じる最大の応力値を低減し、第1基板の中空部の破損を回避することができる。
本発明に係る絶縁基板にあっては、前記半導体素子の縁部が、前記第1基板の平面に対する側断面視において前記中空部の幅方向の中央となる位置よりも、前記中空部の幅方向の、前記法線方向視において前記半導体素子と前記中空部とが重複する側に偏位した位置に配置されていてもよい。
本構成のごとく、半導体素子の縁部を、第1基板の平面に対する側断面視において中空部の幅方向の中央となる位置よりも、当該中空部の幅方向の、法線方向視において当該半導体素子と当該中空部とが重複する側に偏位した位置に配置することで、半導体素子に反り変形が生じて第1基板が半導体素子に追随して変形する場合に、第1基板のうち中空部に対応する表面領域全体が、半導体素子の縁部に追随して変形する。この結果、両部材どうし(第1基板と半導体素子と)の接合部に生じる応力がさらに低減化され、接合部、特に半導体素子の縁部と第1基板との接合部に損傷が生じることを防止することができる。
本発明に係る絶縁基板の特徴構成は半導体素子と、前記半導体素子を接合により実装する第1基板と、当該第1基板の両面のうち前記半導体素子を実装した面とは反対側の面に設けた絶縁層とを備え、前記第1基板の平面に対する法線方向視において、前記第1基板のうち前記半導体素子の縁部の少なくとも一部と重複する位置において、前記第1基板の内部に中空部を備え、前記第1基板の平面に対する側断面視における前記中空部の厚みが、前記第1基板の平面に対する側断面視における前記中空部の幅方向の、前記法線方向視において前記半導体素子と前記中空部とが重複する側の端部から当該端部の他端部に向けて拡大するよう形成されている点にある
本構成のごとく、第1基板の平面に対する側断面視における中空部の厚みが、当該第1基板の平面に対する側断面視における当該中空部の幅方向の、法線方向視において半導体素子と当該中空部とが重複する側の端部の他端部に向けて拡大するよう形成することで、第1基板が半導体素子に追随して変形する変形能を維持しつつ、半導体素子と重複する第1基板の部分の母材をより多く残存させることができる。この残存部は、半導体素子から生じた熱を周囲に良好に拡散させることができる。よって、本絶縁基板の放熱性をより高めることができる。
本発明に係る絶縁基板にあっては、前記半導体素子の全ての縁部に対応する位置に前記中空部を設けることができる。
半導体素子と第1基板との接合部のうち熱応力が最大となるのは半導体素子の縁部近傍である。よって、半導体素子の縁部に対応する全ての領域において第1基板に中空部を設けることで、両部材間に生じる熱応力を最小に留めることができ、絶縁基板の信頼性を高めることができる。
本発明に係る絶縁基板の特徴構成は半導体素子と、前記半導体素子を接合により実装する第1基板と、当該第1基板の両面のうち前記半導体素子を実装した面とは反対側の面に設けた絶縁層とを備え、前記第1基板の平面に対する法線方向視において、前記第1基板のうち前記半導体素子の縁部の少なくとも一部と重複する位置において、前記第1基板の内部に中空部を備え、前記第1基板の両面のうち前記半導体素子を実装した面とは反対の面に絶縁層を介して第2基板を設け、前記第2基板の内部に対して、前記法線方向視において前記第1基板に形成された前記中空部と重複する位置に第2中空部を形成されている点にある
本構成のごとく絶縁層を挟んで第1基板と第2基板とを配置することで、絶縁基板が表裏対称の構造となる。半導体素子が加熱された際には、絶縁層を挟んで第1基板と第2基板とが同様に加熱される。よって、第1基板と半導体素子との接合部において熱膨張による反り変形が生じるような場合でも、第1基板の反り変形は、当該第1基板と同様に加熱されて熱膨張する第2基板の変形によって拘束される。この結果、絶縁基板全体としての反り変形を抑制することができる。
第1実施形態に係る絶縁基板の構造を示す模式図である。 第1実施形態に係る絶縁基板の構造を示す平面図である。 第1実施形態に係る絶縁基板の別の中空部構造を示す平面図である。 熱応力に基づく絶縁基板の変形態様を示す模式図である。 第2実施形態に係る絶縁基板の構造を示す模式図である。 第3実施形態に係る絶縁基板の構造を示す模式図である。 第3実施形態に係る絶縁基板の熱伝導態様を示す模式図である。 第3実施形態に係る絶縁基板の製造手順を示す模式図である。 第4実施形態に係る絶縁基板の構造を示す平面図である。 第5実施形態に係る絶縁基板の構造を示す模式図である。 第5実施形態において熱応力に基づく絶縁基板の変形態様を示す模式図である。 第5実施形態に係る絶縁基板と中空部の配置を示す模式図である。 第6実施形態に係る中空部の構造を示す模式図である。 第6実施形態に係る中空部の別の構造を示す模式図である。 第6実施形態に係る中空部のさらに別の構造を示す模式図である。 第7実施形態に係る中空部の構造を示す模式図である。 第7実施形態に係る中空部の別の構造を示す模式図である。
本発明に係る実施形態を以下図面を参考にしつつ説明する。
〔第1実施形態〕
本発明の絶縁基板に係る第1実施形態を図1および図2に示す。本実施形態の絶縁基板Pは、例えばセラミックス層で構成される絶縁層2に、例えば、Cu材で構成される板状の第1基板1が接合される。さらに、この第1基板1の表面に各種半導体素子3などが接合される。
半導体素子3への通電に伴い第1基板1が加熱されると、半導体素子3と絶縁層2とに挟まれた第1基板1は両面を拘束されることから熱膨張が抑制される。一方、半導体素子3の面外方向にある第1基板1の領域においては、絶縁層2の側では固定されているが第1基板1に半導体素子3を接合した面(以下、接合面と称する)の側ではフリーの状態であるため、半導体素子3の接合面の側の部位が外側に向かって膨張する。この熱膨張が接合部4および半導体素子3を引っ張り、大きな応力を発生させる。ここで第1基板1に中空部5を設けることで、中空部5を挟んで熱膨張の小さい領域と大きい領域とを分け、熱膨張の大きい領域から接合部4および半導体素子3に応力が及ばないようにすることで、接合部4および半導体素子3の接合信頼性を高めることができる。
図1には、当該絶縁基板Pの側断面図を示す。図1から明らかなように、第1基板1の内部には中空部5が設けられている。この中空部5は、半導体素子3の縁部3aに対して所定の相対位置関係に配置する。つまり、図1に示すように、側断面視においては、半導体素子3の縁部3aに対して絶縁基板Pの厚さ方向に沿った内部に中空部5を設ける。
一方、図2に示すように、第1基板1の平面に対する法線方向視においては、第1基板1のうち半導体素子3の縁部3aと重複する位置において、第1基板1の内部に中空部5を備えるとよい。図2では、半導体素子3の縁部3aの全ての部分が中空部5と重なっている。ただし、縁部3aのうち一部だけが中空部5と重なる構成であってもよい。
中空部5は、例えば図1に示すごとく、第1基板1の裏面に凹部を形成し、そこに絶縁層2を接合して形成することができる。凹部としての溝部5aは、例えば切削加工やエッチング加工によって第1基板1の裏面に形成する。溝部5aの形状としては、例えば、図2に示すように矩形状に形成してもよいし、図3に示すように格子状に形成してもよい。
図2の矩形状であれば、特に切削加工によって溝部5aを形成する場合には、溝角部の切削加工が少々手間となるものの全体の加工量は少なくて済む。一方、図3の格子状の溝部5aであれば、単に直線状の溝部5aを複数本形成するだけなので切削作業そのものは簡単である。ただし、切削加工量が多くなり製作の手間が増大するほか、第1基板1のボリュームが少なくなるため、半導体素子3の放熱効果が少々損なわれることとなる。
このような中空部5を形成したのち、第1基板1に対して絶縁層2を接合する。例えば、第1基板1としてのCu板に絶縁層2としてのセラミックス層を接合するが、固層拡散接合などにより両部材を直接接合する。このような接合を行えば、従来のロウ付けによる接合に比べ高い高温信頼性が確保できる。つまり、従来のロウ付けでは、セラミックス層とCu層との界面に脆弱な金属間化合物が生成されてしまい、高温環境下でクラックが入り破壊に至るおそれがある。固層拡散接合であれば、そのような金属間化合物の生成を抑制でき強固な接合部4を得ることができる。
例えば図1に示すように、絶縁基板Pの側断面視にあっては、半導体素子3の縁部3aは、中空部5横幅のうちの何れかの位置にあればよい。
ただし、より中空部5の効果を発揮させるためには、半導体素子3の縁部3aは、中空部5の幅方向の中央位置、ないし、中空部5の幅方向の、第1基板1の平面に対する法線方向視において半導体素子3と中空部5とが重複する側(以下、中空部5の幅方向の重複側と称する)に偏位した位置にあるのが好ましい。特に半導体素子3の縁部3aは、中空部5の幅方向の中央位置よりも中空部5の幅方向の重複側に偏位した位置にあると、さらに好ましい。
半導体素子3に通電され、半導体素子3が高温になれば、第1基板1を挟んで半導体素子3の側の温度と絶縁層2の側の温度とに差が生じる。この結果、第1基板1が反り変形すると共に、半導体素子3自身が反り変形する。
第1基板1が薄い場合は、線膨張係数の小さいセラミックスからなる絶縁層2の変形が支配的になる。この場合、第1基板1と半導体素子3との熱変形差が小さく、両者間の接合部4および半導体素子3に発生する応力は小さくなる。一方、第1基板1を厚くすると、熱膨張の大きい銅の変形が支配的になり、第1基板1と半導体素子3との熱変形差が大きくなって、接合部4端部および半導体素子3に高い応力が発生する。放熱性の観点からは、絶縁基板Pを厚くし熱容量を大きくすることが望ましいが、絶縁基板Pを厚くすることで、接合部4および半導体素子3に大きな応力が発生するという問題が発生する。
図4には、半導体素子3および接合部4が大きく変形した状態を示す。本実施形態では、第1基板1の内部に中空部5が形成されており、半導体素子3の縁部3aが接合されている縁部3a近傍にある第1基板1の厚みは薄いものとなる。その結果、第1基板1の剛性が小さくなり、半導体素子3の変形に第1基板1の表面部位が追随することとなる。この結果、接合部4にクラックが生じたり剥がれたりする不都合が防止される。
このような第1基板1の追随効果を最大に発揮させるためには、半導体素子3の縁部3aが中空部5の幅方向のほぼ中央ないし中空部5の幅方向の重複側に偏位した位置にあるのが好ましい。第1基板1の表面部位における剛性は、中空部5の中央付近で最小となる。よって、この部位に半導体素子3の縁部3aを位置させることで、第1基板1の変形能を最大限に活用することができ、接合部4が損傷する確率を最小に留めることができる。
また、中空部5は、半導体素子3の全ての縁部3aに対応する位置に設けるのが望ましい。つまり、半導体素子3と第1基板1との接合部4のうち熱応力が最大となるのは半導体素子3の縁部3a近傍である。よって、縁部3aに対応する全ての領域において第1基板1に中空部5を設けることで、両部材間に生じる熱応力を最小に留めることができる。
尚、中空部5の深さ寸法は、例えば、第1基板1の厚さの50%以上の深さであることが望ましい。つまり、第1基板1の薄肉部の厚さを全体の半分以下とすることで、第1基板1の剛性を所定量だけ確実に低下させることができる。
以上の如く、中空部5を設けることで、半導体素子3と接合部4との間に発生する応力を低減することができ、より厚い第1基板1を用いることができる。第1基板1が厚くなることで、熱容量が増大し、半導体素子3の発熱による温度上昇を抑制することができる。また、半導体素子3を冷却する機構を簡素化することもできる。さらには、接合部4の破壊要因となる接合部4の端面の応力を低減でき、接合部4の信頼性を高めることができる。
中空部5を設けたことによる実際の効果としては、第1基板1として1.5mm厚さのCu板を用いた場合、接合部4の最大応力値は、中空部5を設けない場合に比べて約28%低減できることが確認された。
〔第2実施形態〕絶縁層の両側に中空部付き基板を設けた構造
本実施形態では、図5に示すように、絶縁層2を挟んで第1基板1および第2基板6を設けた例を示す。具体的には、第1基板1の両面のうち半導体素子3を実装した面とは反対の面に絶縁層2を介して第2基板6を設ける。さらに、この第2基板6の内部に、第1基板1の法線方向視において第1基板1に形成された中空部5と重複する位置に第2中空部7を形成する。
本構成であれば、絶縁基板Pがセラミックスからなる絶縁層2を挟んで両側にCu基板が配置され、表裏対称の構造となる。その結果、半導体素子3が加熱された際には、絶縁層2を挟んで第1基板1と第2基板6とが略同じ温度に加熱される。その結果、第1基板1のうち半導体素子3よりも外側にある領域がフリーに膨張する際に、第2基板6も同様に膨張するから絶縁基板Pの全体としての反りが低減される。
また、基板の枚数が増えることで、例えばCu材料のボリュームが増加する。その結果、熱容量が増大して絶縁基板Pの放熱効果が高まることとなる。
〔第3実施形態〕中空部の形状を孔状にした構造
中空部5としては、図6に示す如く、第1基板1の両面の何れにも開口しない孔部で形成してもよい。つまり、第1基板1のうち一部の厚みの部分に中空部5を設けることで、中空部5に対して絶縁層2の側にも第1基板1の母材を残存させる。こうすることで、第1基板1が半導体素子3の熱変形を許容しつつ、半導体素子3で生じた熱を当該残存させた母材部分を利用して放熱することができる。
尚、図6は、第1基板1および第2基板6を有し、何れにも中空部を形成した例を示している。
その放熱の様子を図7に示す。これは、半導体素子3から発生した熱が第1基板1の底面から放熱されることを想定して行ったCAE(Computer Aided Engineering)解析の結果である。中空部5は空気層であるため伝熱方向の変化は確認できるが、変化がみられるのは中空部5の周辺のみであった。つまり、中空部5を第1基板1の厚み中央位置に設けることで、中空部5を形成しない場合と同等の放熱効果が得られることが分かった。
具体的には、1.5mm厚の従来構造のCu基板と、中空部5を設けた1.5mm厚のCu基板とを比較した結果、従来構造の半導体素子3の上面中心温度は110.5℃であったのに対し、中空部5を設けた半導体素子3の同温度は111.9℃であった。つまり、両者の間には僅かに1.4℃(1.3%)の差しかなく、中空部5を設けたことで放熱性の悪化はみられなかった。
尚、孔状の中空部5を形成したことによる半導体素子3の隅部に生じる応力であるが、応力解析の結果によれば、中空部5なしのときに比べて約27%低減できることが分かった。
このような中空は、第1基板1および第2基板6の夫々において予め形成しておくとよい。例えば図8に示すように、夫々の基板を構成する二つの板材を用意し、一方の板材には中空部となる凹部を予め設けておく。二つの板材は例えばCu等の金属板である。これら部材と絶縁層2であるセラミックス層とを一度に接合する。接合は、例えば固層拡散接合により行う。これであれば、従来のロウ付けによる接合層に比べ高い高温信頼性が確保でき、かつ効率的に作製することができる。
〔第4実施形態〕隅部にのみ中空部を設けた構造
基板に設ける中空部5は、図9に示す如く、半導体素子3の四隅に対応する箇所にだけ設けることもできる。つまり、当該四隅は半導体素子3の中央部から最も遠く、熱膨張の程度が最大となる。よって、当該四隅部での応力集中を軽減するだけでも接合層の損傷を大幅に軽減することができる。中空部5のサイズが小さくなれば、中空部5を製作する手間が軽減されるばかりではなく、母材のボリュームが増える結果、熱放散の効果がさらに高まる。
〔第5実施形態〕半導体素子の縁部を、中空部の幅方向の中央位置よりも中空部の幅方向の重複側に偏位した位置に配置した構造
中空部5を孔部で形成する場合、たとえば図10に示すように、半導体素子3の縁部3aを、中空部5の幅方向の中央位置Cないし中空部5の幅方向の重複側に偏位した位置に配置することもできる。
特に半導体素子3の縁部3aは、中空部5の幅方向の中央位置Cよりも中空部5の幅方向の重複側に偏位した位置にあると、さらに好ましい。
尚、図10は、第1基板1の平面に対する側断面視における中空部5の断面形状が、中空部5の幅方向の重複側(図10において、中空部5の幅方向の半導体素子3の縁部3aに近い側)の端部から当該端部の他端側に向けて同一の厚みである矩形であり、当該矩形の断面が、接合面と平行に形成されている場合を示している。したがって、第1基板1の薄肉部の厚さは一定である。
図11には、半導体素子3の縁部3aが、孔部として形成された中空部5の幅方向の中央位置Cよりも中空部5の幅方向の重複側に偏位した位置にある場合に、熱膨張により半導体素子3および接合部4が大きく変形した状態を示す。
このような第1基板1の追随効果を最大に発揮させるためには、半導体素子3の縁部3aが中空部5の幅方向のほぼ中央位置Cないし中空部5の幅方向の重複側に偏位した位置にあるのが好ましい。第1基板1の表面部位における剛性は、中空部5の中央付近(中央位置C)で最小となる。よって、この部位に半導体素子3の縁部3aを位置させることで、第1基板1の変形能を最大限に活用することができ、接合部4が損傷する確率を最小に留めることができる。特に半導体素子3の縁部3aを、中空部5の幅方向の中央位置Cよりも中空部5の幅方向の重複側に偏位した位置に位置させると、さらに好ましい。半導体素子3の変形に追随して変形する第1基板1の表面部位の変形の変曲点1aが、およそ中央位置C近傍にくることとなるため、第1基板1の表面部位のうち中空部5に対応する表面領域全体が、半導体素子3の縁部3aに追随して変形するためである。すなわち、第1基板1の表面部位の変形の変曲点1aに集中する応力の最大値を低減し、その結果、接合部4にクラックが生じたり剥がれたりする不都合が防止される。
尚、図11の場合は、変曲点1aは、およそ中央位置C近傍であって、かつ、半導体素子3の縁部3aと、中央位置Cとの間にある場合を図示している。つまり、図11は、変曲点1aは、中央位置Cから、半導体素子3の縁部3aの側に、やや偏位した位置に生じる場合を図示している。
尚、中空部5を孔部として設ける場合、中空部5は、第1基板1の平面に対する側断面視において、第1基板1の厚み方向の中央となる中央位置Mよりも第1基板1の両面のうち半導体素子3が接合された面の側に偏位した位置に配置されていることが望ましい。さらに望ましくは、中空部5は、図10に示す中央位置Mよりも第1基板1の両面のうち半導体素子3が接合された面の側に偏位した位置に孔部全体が配置されているとよい。すなわち第1基板1の薄肉部の厚さを全体の半分以下とすることで、第1基板1の剛性を所定量だけ確実に低下させることができる。
中空部5を孔部として設け、さらに、半導体素子3の縁部3aを、中空部5の幅方向の中央位置Cよりも中空部5の幅方向の重複側に偏位した位置に配置したことによる実際の効果について説明する。後述する結果は上記同様に、CAE解析により求めたものである。
以下、半導体素子3に所定の通電をして、半導体素子3がある高温状態になった場合に、中空部5を設けない場合の、接合部4の最大応力値、および、半導体素子3の最大温度を夫々100とした場合について説明する。
図10、図12に示すように、中空部5を孔部として設け、中空部5の厚みt、第1基板1の薄肉部の厚さd、第1基板1のうち中空部5に対応する表面領域の半導体素子3と重複する部分の幅m、第1基板のうち中空部5に対応する表面領域の半導体素子3と重複していない部分の幅nとした場合に、厚みtと深さdと幅mと幅nとの比が、厚みt:深さd:幅m:幅n=1:1:1.85:11.2である場合には、接合部4の最大応力値、および、半導体素子3の最大温度は夫々70.8、100.1であった。尚、この場合、接合部4の最大応力を示す位置は、半導体素子3の縁部3aに対応する接合部4の縁部と第1基板1との界面部分である位置Bとなっていた。また、図示しないが、変曲点1aは、およそ中央位置C近傍であって、かつ、半導体素子3の縁部3aと、中央位置Cとの間に生じていた。
すなわち、中空部5を孔部として設け、さらに、半導体素子3の縁部3aを、中空部5の幅方向の中央位置Cよりも中空部5の幅方向の重複側に偏位した位置に配置した場合、中空部5を孔部として設けない場合と比べて、半導体素子3の最大温度を上昇させることなく、接合部4の最大応力値を約29.2%低減できることが確認された。
〔第6実施形態〕第1基板の平面に対する側断面視における中空部の厚みが、中空部の幅方向の重複側の端部から当該端部の他端に向けて拡大するよう形成した構造
図10には、孔部で形成した中空部5の断面形状が、中空部5の幅方向の中空部5の幅方向の重複側(図10において、中空部5の幅方向の半導体素子3の縁部3aに近い側)の端部から当該端部の他端側に向けて同一の厚みである矩形である場合を例示したが、中空部5を孔部で形成する場合、たとえば図13、図14、図15に示すように、第1基板1の平面に対する側断面視における中空部5の厚みが、中空部5の幅方向の重複側(図13、図14、図15における、中空部5の幅方向の半導体素子3の縁部3aに近い側)の端部から、当該端部の他端部に向けて拡大するよう形成することもできる。たとえば、中空部5が、第1基板1の平面に対する側断面視における中空部5の厚みが、中空部5の幅方向の重複側の端部から当該端部の他端部に向けて拡大する、拡大部を備えて形成する場合がある。すなわち、第1基板1の平面に対する側断面視における中空部5の断面の半導体素子3の側の辺が、接合面と平行に設けられ、第1基板1の薄肉部の厚さは一定であり、接合面の他面側にある辺が拡大部として、中空部5の幅方向の重複側の端部から当該端部の他端側に向けて、当該接合面から離間するように設けられている。
図13は中空部5の断面形状が、中空部5の幅方向の重複側(図13において、中空部5の幅方向の半導体素子3の縁部3aに近い側)の端部から当該端部の他端側に向けて接合面から離間するように拡大する辺E1を拡大部として備える三角形である場合を例示している。
また、図14は中空部5の断面形状が、中空部5の幅方向の重複側(図14において、中空部5の幅方向の半導体素子3の縁部3aに近い側)の端部から当該端部の他端側に向けて接合面から離間するように拡大する辺E2を拡大部として備える台形である場合を例示している。
また、図15は中空部5の断面形状が、中空部5の幅方向の重複側(図14において、中空部5の幅方向の半導体素子3の縁部3aに近い側)の端部から当該端部の他端側に向けて接合面から離間するように拡大する角取り部E3を拡大部として備える矩形である場合を例示している。
尚、図13、図14、図15に示す中空部5は何れも、第1基板1の平面に対する側断面視において、第1基板1の厚み方向の中央となる中央位置Mよりも第1基板1の両面のうち半導体素子3が接合された面の側に偏位した位置に孔部全体が配置されている場合を示している(図10参照)。
第1基板1の平面に対する側断面視における中空部5の厚みが、中空部5の幅方向の中空部5の幅方向の重複側の端部から当該端部の他端に向けて接合面から離間するように拡大するよう形成した構造(拡大部)を備えた場合の実際の効果について説明する。後述する結果は上記同様に、CAE解析により求めたものである。
以下、半導体素子3に所定の通電をして、半導体素子3がある高温状態になった場合に、中空部5を設けない場合の接合部4の最大応力値を100とした場合について説明する。
図10、および図13、図14、図15に示す構造を備えた場合の接合部4の最大応力値はおよそ64であり、何れの場合についても約36%の応力低減効果が得られた。すなわち、この例の場合は、中空部5を設けた場合に、約36%の応力低減効果が得られたことになる。ここで、図13、図14、図15の場合、接合部4の最大応力を示す位置は、半導体素子3の縁部3aに対応する接合部4の縁部と第1基板1との界面部分である位置Bとなっていた。
尚、図10、および図13、図14、図15の中空部5の第1基板1の平面に対する側断面視における幅は同一である。また、中空部5の最大の厚みも同一である。また、第1基板のうち中空部5に対応する表面領域の半導体素子3と重複する部分の幅も同一である。
上述の場合において、さらに半導体素子3の最大温度に対する効果について述べる。
以下、半導体素子3に所定の通電をして、半導体素子3がある高温状態になった場合に、中空部5を設けない場合の半導体素子3の最大温度を100とした場合について説明する。
図10、および図13、図14、図15に示す構造を備えた場合の半導体素子3の最大温度は、中空部5を設けない場合の半導体素子3の最大温度に対して夫々、0.108、0.047、0.0776、0.0915の上昇に留まった。すなわち、中空部5を孔部として設けた場合、中空部5を孔部として設けない場合と比べて、半導体素子3の最大温度をほとんど上昇させることなく応力低減効果が得られることが分かった。
さらに言えば、中空部5の断面形状が、中空部5の幅方向の重複側の端部から当該端部の他端に向けて同一の厚みである矩形状である場合の図10の構造を備える場合に対して、図13、図14、図15に示す拡大部を備える構造の場合は、拡大部を備えない場合と同等の応力低減効果を得つつ、さらに半導体素子3の最大温度の低減効果を得られることが分かった。
したがって、中空部5に拡大部を備える構造とすることで、第1基板1の母材のボリュームが増える結果、応力低減効果を維持しつつ熱放散の効果をさらに高めることができることが分かった。
〔第7実施形態〕中空部の角部(隅部)を角取り形状とした構造
中空部5の角部(空間の隅部)は角取り形状とすることもできる。ここで、角取りとは、中空部5の角部ないし隅部を角面や曲面または丸面などの形状とすることを言い、本実施形態において言う角取りには、角部ないし隅部を斜め形状とするいわゆる面取り(隅部の面取り、C面)形状や、角部ないし隅部を曲面または丸面形状とする、いわゆる丸み面取りやR面が含まれる。
図10に示す構造は、中空部5の断面形状が矩形であり、当該断面形状の4隅に角部を備えるが、例えばこれら当該角部を角取りすることができる。
具体的には例えば、図16に示すように、中空部5の断面形状の角部を夫々丸面形状に角取りすることができる。また、図17に示すように、中空部5の断面形状の角部のうち、絶縁基板Pの厚さ方向で隣り合う二つの角部を、ひとつの円弧状に角取りすることもできる。図17の場合は、絶縁基板Pの厚さ方向で隣り合う二つの角部を、ひとつの円弧状として、半円状に形成した場合を図示している。
中空部5の角部を角取りした構造の場合の実際の効果について説明する。後述する結果は上記同様に、CAE解析により求めたものである。
以下、半導体素子3に所定の通電をして、半導体素子3がある高温状態になった場合に、中空部5に生じる応力の最大位置を位置Tとした場合において、図10や図12のように中空部5の角部に角取り部を設けない場合の位置Tの応力を100とすると、図16、図17の中空部5に生じる応力の最大値は夫々72、75であった。
すなわち、中空部5に角取り部を設けると、中空部5に生じる応力をおよそ3/4に低減できることが分かった。すなわち、本構成のごとく、中空部5の角部を角取りすることで、第1基板1が半導体素子3に追随して変形する場合に、中空部5の角部に生じる応力が、角取りされた部分に広く分散する。当該角部の角取りされた部分全体が、角取りされた形状に対応して緩やかに変形し、当該角部の角取りされた部分全体で、当該変形する場合の応力を吸収するためである。そのため、中空部5の角部の狭い範囲に応力が集中することを回避し、第1基板1の中空部5の角部に集中する応力の最大値を低減することができる。その結果、第1基板1や中空部5の破損を回避し、また接合部4にクラックが生じたり剥がれたりする不都合が防止される。
中空部5の角部を角取り形状とする構造について補足する。
図16、図17の場合は、中空部5の断面形状の角部のすべてを角取りした場合を図示しているが、中空部5の断面形状の角部のうち、一部を角取りしてもよい。中空部5の断面形状の角部の一部を角取りする場合には、半導体素子3の縁部3aに最も近接する角部を優先して角取りするとよい。
また、図16、図17の場合は、中空部5が、中空部5の幅方向の重複側の端部から当該端部の他端側に向けて同一の厚みである矩形である場合に、4隅の角部を角取りした場合を例示したが、角部を角取りする場合は中空部5が矩形である場合に限られず、図13や図15のように中空部5の断面の角部が4隅でなく3つや5つ以上である場合に、これら角部を角取りすることもできる。また、図13、図14、図15のように、第1基板1の平面に対する側断面視における中空部5の厚みが、中空部5の幅方向の重複側の他端部に向けて拡大する場合に、当該中空部5の角部を角取りしてもよい。
以上の如く、本発明は、半導体素子を実装する絶縁基板に広く適用することができる。
1 第1基板
2 絶縁層
3 半導体素子
3a 半導体素子の縁部
5 中空部
6 第2基板
7 第2中空部
P 絶縁基板

Claims (6)

  1. 半導体素子と、
    前記半導体素子を接合により実装する第1基板と、
    当該第1基板の両面のうち前記半導体素子を実装した面とは反対側の面に設けた絶縁層とを備え、
    前記第1基板の平面に対する法線方向視において、前記第1基板のうち前記半導体素子の縁部の少なくとも一部と重複する位置において、前記第1基板の内部に中空部を備え
    前記中空部が、前記第1基板の両面のうち前記半導体素子が接合された面と反対の面に設けた凹部で形成されている絶縁基板。
  2. 前記中空部の角部を角取り形状とした請求項に記載の絶縁基板。
  3. 前記半導体素子の縁部が、前記第1基板の平面に対する側断面視において前記中空部の幅方向の中央となる位置よりも、前記中空部の幅方向の、前記法線方向視において前記半導体素子と前記中空部とが重複する側に偏位した位置に配置されている請求項1又は2に記載の絶縁基板。
  4. 半導体素子と、
    前記半導体素子を接合により実装する第1基板と、
    当該第1基板の両面のうち前記半導体素子を実装した面とは反対側の面に設けた絶縁層とを備え、
    前記第1基板の平面に対する法線方向視において、前記第1基板のうち前記半導体素子の縁部の少なくとも一部と重複する位置において、前記第1基板の内部に中空部を備え、
    前記第1基板の平面に対する側断面視における前記中空部の厚みが、前記第1基板の平面に対する側断面視における前記中空部の幅方向の、前記法線方向視において前記半導体素子と前記中空部とが重複する側の端部から当該端部の他端部に向けて拡大するよう形成されている絶縁基板。
  5. 前記半導体素子の全ての縁部に対応する位置に前記中空部を設けてある請求項に記載の絶縁基板。
  6. 半導体素子と、
    前記半導体素子を接合により実装する第1基板と、
    当該第1基板の両面のうち前記半導体素子を実装した面とは反対側の面に設けた絶縁層とを備え、
    前記第1基板の平面に対する法線方向視において、前記第1基板のうち前記半導体素子の縁部の少なくとも一部と重複する位置において、前記第1基板の内部に中空部を備え、
    前記第1基板の両面のうち前記半導体素子を実装した面とは反対の面に絶縁層を介して第2基板が設けられ、
    前記第2基板の内部に、前記法線方向視において前記第1基板に形成された前記中空部と重複する位置に第2中空部が形成されている絶縁基板。
JP2016220520A 2015-12-24 2016-11-11 絶縁基板 Active JP6805743B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015252598 2015-12-24
JP2015252598 2015-12-24

Publications (2)

Publication Number Publication Date
JP2017120888A JP2017120888A (ja) 2017-07-06
JP6805743B2 true JP6805743B2 (ja) 2020-12-23

Family

ID=59272525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016220520A Active JP6805743B2 (ja) 2015-12-24 2016-11-11 絶縁基板

Country Status (1)

Country Link
JP (1) JP6805743B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022208870A1 (ja) * 2021-04-02 2022-10-06

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136290A (ja) * 1991-11-11 1993-06-01 Toshiba Corp セラミツクス回路基板
US5328751A (en) * 1991-07-12 1994-07-12 Kabushiki Kaisha Toshiba Ceramic circuit board with a curved lead terminal
JP2004047783A (ja) * 2002-07-12 2004-02-12 Nissan Motor Co Ltd 素子の冷却構造体
JP4621531B2 (ja) * 2005-04-06 2011-01-26 株式会社豊田自動織機 放熱装置
JP2006294890A (ja) * 2005-04-12 2006-10-26 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP6317178B2 (ja) * 2013-11-27 2018-04-25 京セラ株式会社 回路基板および電子装置

Also Published As

Publication number Publication date
JP2017120888A (ja) 2017-07-06

Similar Documents

Publication Publication Date Title
JP2008294280A (ja) 半導体装置
JP5151080B2 (ja) 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール
JP2010093020A (ja) パワーモジュール用冷却装置
JP6805743B2 (ja) 絶縁基板
JP2007299798A (ja) ヒートシンク付きセラミック基板
JP6149654B2 (ja) パワーモジュール用基板の製造方法
JP6330951B2 (ja) パワーモジュール用基板製造のための接合体
JP4722514B2 (ja) 半導体装置および該半導体装置用絶縁基板
JP2010199251A (ja) 半導体装置の製造方法
WO2014156629A1 (ja) 半導体レーザ装置
JP4498966B2 (ja) 金属−セラミックス接合基板
JP3938079B2 (ja) パワーモジュール用基板の製造方法
JP5282075B2 (ja) 放熱装置
JP6524809B2 (ja) 半導体装置
JP6316219B2 (ja) パワー半導体モジュール
JP5614127B2 (ja) パワーモジュール用基板及びその製造方法
JP2020064925A (ja) 半導体装置、半導体装置の製造方法
JP2013211288A (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP7415486B2 (ja) ヒートシンク付絶縁回路基板及びその製造方法
JP2009246259A (ja) 冷却器
JP4786302B2 (ja) パワーモジュール用ベースの製造方法
JP6610577B2 (ja) 半導体装置
JP2007335795A (ja) パワーモジュール用基板とパワーモジュール
JP2023132550A (ja) 絶縁回路基板
JP7081088B2 (ja) 電子部品の接合構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201117

R151 Written notification of patent or utility model registration

Ref document number: 6805743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151