JP2010199251A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010199251A JP2010199251A JP2009041641A JP2009041641A JP2010199251A JP 2010199251 A JP2010199251 A JP 2010199251A JP 2009041641 A JP2009041641 A JP 2009041641A JP 2009041641 A JP2009041641 A JP 2009041641A JP 2010199251 A JP2010199251 A JP 2010199251A
- Authority
- JP
- Japan
- Prior art keywords
- base
- semiconductor device
- manufacturing
- insulating substrate
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】絶縁基板とベースのはんだ接合後のベースの反りを小さくすると共に、基板下はんだの厚さのバラツキを低減し、かつ、絶縁基板の曲げ破壊や半導体チップの曲げ破壊や特性劣化を防ぐことのできる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、両面に金属回路層を有する絶縁基板をベース108上にはんだ接合し、該絶縁基板上に半導体チップを接合する際に、前記ベースをはんだ付け用治具109に固定した状態で、該ベースに前記絶縁基板をはんだ接合することを特徴とする。
【選択図】図3
【解決手段】半導体装置の製造方法は、両面に金属回路層を有する絶縁基板をベース108上にはんだ接合し、該絶縁基板上に半導体チップを接合する際に、前記ベースをはんだ付け用治具109に固定した状態で、該ベースに前記絶縁基板をはんだ接合することを特徴とする。
【選択図】図3
Description
本発明は半導体装置の製造方法に係り、特にモータ等の制御に用いられるパワー半導体装置に好適な半導体装置の製造方法に関する。
パワー半導体装置は、モータ等の電気機器を制御するために用いられる半導体装置である。近年の省エネ,環境負荷低減要求の高まりにより、モータ制御のインバータ化が進み、また、ハイブリッド自動車市場の進展に伴い、パワー半導体の需要が急伸している。一方、さらに効率化を目指すため、パワー半導体の使用条件は大電圧,大電流化が進み、要求される使用環境温度等も厳しくなっている。このような使用条件下で信頼性の低下を引き起こさないことがパワー半導体にとって重要である。特に、パワー半導体の冷却性能の向上及びはんだ接合部の信頼性確保が重要である。
このようなはんだ接続部の信頼性確保のためには、金属ベースとセラミック等からなる絶縁基板をはんだ接合した際に、両者の線膨張係数差に起因して発生するセラミック基板側が凸になるような、ベースの反り変形を抑制することが重要である。
このため、例えば特許文献1及び2に示すような、絶縁基板のはんだ接合の前に、ベースにあらかじめ基板接合面の反対側の面が凸になるような反り変形を設け、はんだ接合時に発生する反り変形と相殺させて、はんだ接合後のベース反りを低減する手法が提案されている。
また、例えば特許文献3に示すような、ベースを粉末冶金製造法によって製造し、このときの金型にあらかじめ反りを与えておくことにより、ベースの反り形成工程を必要としないでそりを付けたベースを作成し、特許文献1及び2と同様な効果を得て、はんだ接合後のベース反りを低減する手法が提案されている。
また、例えば特許文献4に示すような、基板下はんだ接合後にベースを変形させ、絶縁基板接合面の反対面が凸となるように反らせる製造方法が提案されている。
近年、地球環境問題への意識の高まりを受け、従来、鉛を含有するはんだが用いられてきた半導体装置のはんだ接続部に、鉛を含まない鉛フリーはんだを適用することへの要求が高まっている。
通常、ベースと絶縁基板をはんだ接合すると、ベース材と絶縁基板の線膨張係数差に起因して、はんだ接合後の冷却時に、セラミック製の絶縁基板側が凸になるような反り変形が発生する。鉛フリーはんだは、従来の鉛はんだに比べて一般的に降伏応力が大きいため硬く、また、クリープしにくい材料である。
そのため鉛フリーはんだを基板下はんだに採用し、絶縁基板とベースとを鉛フリーはんだで接合すると、ベースには従来の鉛はんだで接合した場合に比べて大きな反り変形が発生し、また、発生した反り変形は、はんだ接合後に放置しても減少しないという特性がある。
例として図7に、銅ベースに銅貼りSi3N4基板を、鉛はんだであるPb−63Sn及び鉛フリーはんだであるSn−3Ag−0.5Cuで接合した時の、ベースの反り変形量δの経時変化を示す。
該図から明らかな如く、Sn−3Ag−0.5Cuで接合した場合202は、Pb−63Snで接合した場合201に比べて約2倍の反り変形δが発生する。このとき、ベースのサイズLは120mmであるので、ベースのそりの曲率半径Rは、R=L×L/(8×d)より、約2.7mとなっている。また、Pb−63Snで接合した場合は接合後のベースを放置することによって反り変形量が低減しているが、Sn−3Ag−0.5Cuで接合した場合は、放置によっても反り変形量がほとんど変化していないことが分かる。
ベースの反り変形量が大きい場合、ベースを放熱グリース等を介して放熱フィンに接合する間接冷却型の半導体装置の場合は、ベースと放熱フィン間の熱抵抗増大の要因となる。また、ベースが放熱フィンを兼ねる直接冷却型の半導体装置の場合は、冷却水漏れの原因となる恐れがある。
特許文献1,特許文献2,特許文献3に示した方法では、基板下はんだ付けによるベース反り変形を相殺するために、ベースにはあらかじめ逆方向の反り変形を与える必要がある。
基板のはんだ付けによりベースに発生する反り変形の曲率半径は前記より約2.7mであるから、ベースにあらかじめ与える反りの曲率半径も2.7m程度とする必要がある。このとき、ベース上の絶縁基板の大きさをAとすると、ベースと絶縁基板の間の距離は、絶縁基板の周辺部で小さく、中央部で大きくなり、その差dは、d=L×L/(8×R)より、約0.12mmとなる。
基板下はんだ付けはこの状態でなされるため、はんだ接合後常温に戻した半導体装置では、図8に示すように、絶縁基板104には、絶縁基板104とベース108の線膨張係数差に起因する反り変形が発生し、基板下はんだ107の厚さが不均一となる。この結果、絶縁基板104の中央付近のはんだが厚く、絶縁基板104周辺部のはんだが薄くなる。
半導体素子の放熱性確保のためには、絶縁基板104中央部のはんだが厚いことは不利であり、かつ、絶縁基板104周辺部でのはんだの熱疲労によるき裂進展を抑制するためには、絶縁基板104周辺部のはんだが薄いことは不利である。したがって、半導体装置の放熱性及びはんだの熱疲労信頼性に悪影響を及ぼす問題がある。
特許文献4に示した方法では、はんだ厚さの不均一の問題は解決できるが、ベース108と共にはんだ接合された絶縁基板104を強制的に曲げるため、絶縁基板104の曲げ破壊や絶縁基板104表面の金属パターンのはがれが発生する恐れがある。また、絶縁基板104上にシリコンチップ101が搭載されている場合には、シリコンチップ101も同様に曲げられるため、シリコンチップ101の曲げ破壊や特性劣化を引き起こす恐れがある。
本発明は前記のような問題点を解決するためになされたものであり、その目的は、絶縁基板とベースのはんだ接合後のベースの反りを小さくすると共に、基板下はんだの厚さのバラツキを低減し、かつ、絶縁基板の曲げ破壊や半導体チップの曲げ破壊や特性劣化を防ぐことのできる半導体装置の製造方法を提供することである。
本発明の半導体装置の製造方法は、上記目的を達成するために、両面に金属回路層を有する絶縁基板をベース上にはんだ接合し、該絶縁基板上に半導体チップを接合する際に、前記ベースをはんだ付け用治具に固定した状態で、該ベースに前記絶縁基板をはんだ接合することを特徴とする。
本発明の半導体装置の製造方法によれば、絶縁基板とベースのはんだ接合時にベースをはんだ付け用治具に固定することにより、絶縁基板とベースの線膨張係数差によって発生するベースの反り変形を抑制することができ、また、高温でのはんだ溶融時にベースの反りを小さくすることができるため、基板下はんだの厚さのバラツキを低減し、基板中央部と基板端部下の基板下はんだの厚さをほぼ均一に形成することができる。
これらの効果により、熱抵抗が小さく信頼性の高い半導体装置を提供することができる。
以下、本発明の実施例を図面を用いて説明する。
図1乃至図6は、本発明の実施例による半導体装置の製造工程を表す。図1において、半導体装置の各部及び治具は断面が表示されている。
本実施例では、まず図1のように、上下面に金属回路層103,105を設けたセラミックの絶縁基板104の片面に、シリコンチップ位置決め治具106を用いてチップ下はんだ102及びシリコンチップ101を設置し、全体を加熱してシリコンチップ101を絶縁基板104にはんだ付けする。
ここでは絶縁基板104の材質を窒化ケイ素Si3N4とし、金属回路層103,105の材質を銅としているが、窒化アルミAlNと銅,窒化アルミAlNとアルミ,アルミナAl2O3とアルミ等の組合せでも良い。チップ下はんだ102の材質は、ここではSn−3Ag−0.5Cuを用いている。はんだ付け後の絶縁基板104は、図2のようになる。
次に図3に示すように、ベース108をはんだ付け用治具109に固定する。ここでは、ベース108の材質を銅、はんだ付け用治具109の材質を炭化ケイ素とアルミの複合材AlSiCで、線膨張係数を10×10-6/℃としている。はんだ付け用治具109の材質は、AlSiCの他、モリブデン,チタン,銅と酸化銅との複合材,42アロイやインバー等の鉄とニッケルの合金等の線膨張係数が小さいものが好適である。
また、はんだ付け用治具109のベース108側の面は、はんだ付け用治具109のベース108面側が凹となるように球面状となっている。ベース108は、はんだ付け用治具109にボルト111で固定されるため、ベース108には、はんだ付け用治具109の球面状の反りにならって反り変形が生じる。ここでは、反りの無いベース108を、はんだ付け用治具109に固定することでベース108に反り変形を発生させているが、事前にベース108を曲げ加工や粉末冶金製造法によって反り変形を発生させておき、これをはんだ付け用治具109に取り付けても良い。このベース108の上に絶縁基板104の位置決め用治具110を用いて基板下はんだ107及び絶縁基板104を配置する。次に図4に示すように、基板下はんだ107が溶融するように全体を加熱する。
ここでは、基板下はんだ107としてSn−3Ag−0.5Cuを用いている。はんだ材には、錫−鉛はんだのほか、錫,銅,銀,ビスマス,ニッケル,インジウム,ゲルマニウム等の金属の全部又は一部からなる合金を用いた、いわゆる鉛フリーはんだを用いることも可能であるし、環境影響の面からは好適である。
全体を加熱することにより、はんだ付け用治具109及びベース108は、それぞれ熱膨張する。ここでは、はんだ付け用治具109の材質はAlSiCで、線膨張係数が10×10-6/℃であり、一方、ベース108の材質は銅で、線膨張係数が17×10-6/℃であることから、両者の線膨張係数差により、ベース108には、絶縁基板104の接合面が凸になるような反り変形が発生する。はんだ付け用治具109には、あらかじめベース108の絶縁基板104の接合面が凹となるような反り変形が設けられているため、加熱後のベース108の反り変形量は相殺されてほぼ0に近くなる。この状態ではんだが溶融し、ベース108と絶縁基板104が接合される。はんだ溶融後、図5に示すように、全体が室温まで冷却される。
このとき、ベース108と絶縁基板104の線膨張係数差により、ベース108には、絶縁基板104側が凸となるような反り変形が発生するが、一方でベース108とはんだ付け用治具109の線膨張係数差により、ベース108には絶縁基板104側が凹となるような反り変形が発生するため、両者の反り変形量は相殺され、冷却後のベース108の反り変形量はほぼ0となる。
本実施例においては、絶縁基板104上にシリコンチップ101をはんだ付けしてからベース108上に絶縁基板104をはんだ付けしており、両者を別々の工程としているが、ベース108上に絶縁基板104,チップ下はんだ102,シリコンチップ101を配置して、一回の加熱工程によりシリコンチップ101と絶縁基板104及び絶縁基板104とベース108をはんだ接合しても良い。
最後に図6に示すように、絶縁基板104上にワイヤボンディング114等の各種配線を実装し、ベース108上にプラスチックケース112を接着し、プラスチックケース112内に液状のゲル113を注入,硬化することで半導体モジュールを完成する。
ここでは、絶縁基板104上の配線にアルミのワイヤボンディングを用いているが、アルミや銅等の金属板をはんだ付けしても良い。
図6に、本発明の実施例になる半導体装置の断面図を示す。本発明による半導体装置製造方法により、ベースの反り変形量を低減し、かつ、基板下はんだの厚さバラツキを低減した半導体モジュールを提供することができる。
第1の実施例においては、はんだ付け用治具109のベース108設置面にあらかじめ反りを設け、かつ、はんだ付け用治具109の材質をベース108の材質と異なるものとし、線膨張係数をベース108よりも小さいものとしたが、はんだ付け用治具109をベース108の材質と同じにした場合でも、或いははんだ付け用治具109にあらかじめ反りを設けない場合でも、効果は限定されるものの、絶縁基板104のはんだ接合後のベース108の反り変形量を低減する効果や基板下はんだ107の厚さのバラツキを低減する効果が得られる。
例えば、はんだ付け用治具109の材質をベース108の材質とほぼ同じものにして、はんだ付け用治具109とベース108の線膨張係数差をなくした場合では、はんだ付け用治具109の曲げ剛性によりベース108の反り変形を抑制し、反りを0にすることはできないが反り変形量を低減することができる。
また、はんだ付け用治具109の材質は、AlSiCとして、はんだ付け用治具109にあらかじめ反り変形を与えなければ、はんだ溶融時にはベース108の絶縁基板104の設置面が凸になるように変形が生じ、この状態で絶縁基板104のはんだ付けがなされるため、図9に示すような、絶縁基板104の中央部ではんだが薄く、絶縁基板104周辺部ではんだが厚い、半導体装置の熱抵抗低減と基板下はんだ107の寿命向上の両方に効果的な半導体装置が得られる。
これにより、絶縁基板104中央部のはんだが薄いことから放熱性に優れ、かつ、絶縁基板104周辺部のはんだが厚いことから、はんだの熱疲労信頼性に優れた半導体装置を提供することができる。
101 シリコンチップ
102 チップ下はんだ
103,105 金属回路層
104 絶縁基板
106 シリコンチップ位置決め治具
107 基板下はんだ
108 ベース
109 はんだ付け用治具
110 絶縁基板位置決め用治具
111 ボルト
112 プラスチックケース
113 ゲル
114 ワイヤボンディング
102 チップ下はんだ
103,105 金属回路層
104 絶縁基板
106 シリコンチップ位置決め治具
107 基板下はんだ
108 ベース
109 はんだ付け用治具
110 絶縁基板位置決め用治具
111 ボルト
112 プラスチックケース
113 ゲル
114 ワイヤボンディング
Claims (8)
- 両面に金属回路層を有する絶縁基板がベース上にはんだ接合され、該絶縁基板上に半導体チップが接合されてなる半導体装置の製造方法において、
前記ベースをはんだ付け用治具に固定した状態で、該ベースに前記絶縁基板をはんだ接合することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記はんだ付け用治具のベース側の面は、該はんだ付け用治具のベース面側が凹となるような球面状に形成されていることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記はんだ付け用治具のベース固定面側に反りが設けられており、かつ、その反りの曲率半径が3m以下であると共に、該反りの方向が、前記ベース固定面が凹になるように反りが設けられていることを特徴とする半導体装置の製造方法。 - 請求項1乃至3のいずれかに記載の半導体装置の製造方法において、
前記はんだ付け用治具の線膨張係数が10×10-6/℃であり、前記ベースの線膨張係数が17×10-6/℃であることを特徴とする半導体装置の製造方法。 - 請求項1乃至3のいずれかに記載の半導体装置の製造方法において、
前記はんだ付け用治具の材質が炭化ケイ素とアルミの複合材,モリブデン,チタン,銅と酸化銅との複合材、或いは鉄とニッケルの合金であり、前記ベースの材質が銅であることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記ベース上に前記絶縁基板をはんだ接合するはんだの組成は、錫を含み、鉛を含まない鉛フリーはんだであることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記ベース上に前記絶縁基板をはんだ接合するはんだの組成は、錫,銀,銅及びインジウムを含む鉛フリーはんだであることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記はんだ付け用治具を前記ベースの材質と同じにしたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009041641A JP2010199251A (ja) | 2009-02-25 | 2009-02-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009041641A JP2010199251A (ja) | 2009-02-25 | 2009-02-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010199251A true JP2010199251A (ja) | 2010-09-09 |
Family
ID=42823692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009041641A Pending JP2010199251A (ja) | 2009-02-25 | 2009-02-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010199251A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012108073A1 (ja) * | 2011-02-08 | 2012-08-16 | 富士電機株式会社 | 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール |
JP2015103540A (ja) * | 2013-11-21 | 2015-06-04 | 日本インター株式会社 | パワー半導体モジュール |
JP2015153922A (ja) * | 2014-02-17 | 2015-08-24 | 三菱電機株式会社 | 電力用半導体装置 |
US9240371B2 (en) | 2011-08-10 | 2016-01-19 | Denso Corporation | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module |
JP2018006512A (ja) * | 2016-06-30 | 2018-01-11 | 株式会社 日立パワーデバイス | 半導体装置及び移動体 |
-
2009
- 2009-02-25 JP JP2009041641A patent/JP2010199251A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012108073A1 (ja) * | 2011-02-08 | 2012-08-16 | 富士電機株式会社 | 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール |
US20130306296A1 (en) * | 2011-02-08 | 2013-11-21 | Fuji Electric Co., Ltd. | Semiconductor module radiator plate fabrication method, radiator plate, and semiconductor module using the same |
JP5601384B2 (ja) * | 2011-02-08 | 2014-10-08 | 富士電機株式会社 | 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール |
US10262874B2 (en) | 2011-02-08 | 2019-04-16 | Fuji Electric Co., Ltd. | Semiconductor module radiator plate fabrication method, radiator plate, and semiconductor module using the same |
US9240371B2 (en) | 2011-08-10 | 2016-01-19 | Denso Corporation | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module |
US9520345B2 (en) | 2011-08-10 | 2016-12-13 | Denso Corporation | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module |
JP2015103540A (ja) * | 2013-11-21 | 2015-06-04 | 日本インター株式会社 | パワー半導体モジュール |
JP2015153922A (ja) * | 2014-02-17 | 2015-08-24 | 三菱電機株式会社 | 電力用半導体装置 |
JP2018006512A (ja) * | 2016-06-30 | 2018-01-11 | 株式会社 日立パワーデバイス | 半導体装置及び移動体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170047268A1 (en) | Power-module substrate, heat-sink-attached power-module substrate, and heat-sink-attached power module | |
JP2006202884A (ja) | 半導体装置およびその製造方法 | |
JP2008235852A (ja) | セラミックス基板及びこれを用いた半導体モジュール | |
JP2007157863A (ja) | パワー半導体装置及びその製造方法 | |
JP2010199251A (ja) | 半導体装置の製造方法 | |
JP2006100640A (ja) | セラミックス回路基板及びこれを用いたパワー半導体モジュール | |
JP5151080B2 (ja) | 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール | |
JP5164962B2 (ja) | 電力変換装置 | |
JP2008091959A (ja) | 半導体装置の製造方法 | |
JP2004356625A (ja) | 半導体装置及びその製造方法 | |
KR20100130960A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2011230954A (ja) | セラミック部材とフィン付き放熱部材との接合体の製造方法 | |
JP2006332084A (ja) | 半導体装置の製造方法、および半導体装置 | |
JP2009147123A (ja) | 半導体装置及びその製造方法 | |
JP2009088330A (ja) | 半導体モジュール | |
JP4487881B2 (ja) | パワーモジュール用基板の製造方法 | |
JP4498966B2 (ja) | 金属−セラミックス接合基板 | |
CN102254877B (zh) | 无金属底板功率模块 | |
JP5195314B2 (ja) | 半導体装置の製造方法 | |
JP5363361B2 (ja) | 半導体装置及びその製造方法 | |
JP2010283169A (ja) | 半導体装置の製造方法 | |
JP7154410B2 (ja) | 金属ベース板の反り制御構造、半導体モジュールおよびインバータ装置 | |
JP4973055B2 (ja) | 半導体装置及びその製造方法 | |
JP6011410B2 (ja) | 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール | |
JP2013211288A (ja) | ヒートシンク付パワーモジュール用基板の製造方法 |