JP4973055B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4973055B2
JP4973055B2 JP2006210095A JP2006210095A JP4973055B2 JP 4973055 B2 JP4973055 B2 JP 4973055B2 JP 2006210095 A JP2006210095 A JP 2006210095A JP 2006210095 A JP2006210095 A JP 2006210095A JP 4973055 B2 JP4973055 B2 JP 4973055B2
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
semiconductor element
semiconductor
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006210095A
Other languages
English (en)
Other versions
JP2008041708A (ja
Inventor
正憲 山際
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2006210095A priority Critical patent/JP4973055B2/ja
Publication of JP2008041708A publication Critical patent/JP2008041708A/ja
Application granted granted Critical
Publication of JP4973055B2 publication Critical patent/JP4973055B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体素子と基板の接合技術に関する。
一般に、半導体素子と金属基板を接合する際にははんだが用いられる。ところが、このはんだは、半導体素子と金属基板の熱膨張係数の差のために温度差によって発生する応力を自身が歪むことによって緩和するというメリットを有する反面、その繰り返しによってCoffin-Manson則(歪と疲労寿命の関係を示す法則)で示されるような劣化が発生するというデメリットを有する。
具体的には、実使用時、半導体素子の発熱によって半導体装置に温度変化が加わることによって熱膨張係数が異なる半導体素子と基板との間に変位が発生するために、半導体素子と基板間に存在するはんだには熱応力と熱歪が生じる。そして半導体素子の発熱が繰り返されることによってはんだの劣化が進み、遂には疲労寿命に達してクラックが発生する。この結果、半導体素子を冷却する放熱経路が遮断され、半導体素子が高温に晒されて破壊に至る。
このような背景から、近年、半導体素子の冷却能力を向上させて半導体素子と基板間の温度差を小さくすることにより半導体素子と基板間の変位を抑制する方法、半導体素子と基板間の熱膨張係数差を小さくすることにより半導体素子と基板間の変位を抑制する方法、半導体素子と基板間に変位が生じても接合部に熱応力や熱歪が集中しないように半導体素子や基板の形状を設計する方法等、はんだの寿命を延ばすための幾つかの方法が提案されている(特許文献1参照)。
特開2003−31732号公報
しかしながら、上記方法はいずれも、半導体素子と金属基板間の変位をその接合部であるはんだの歪により吸収しようとするものであり、その繰り返しによってはんだの劣化が進み遂には疲労寿命に達しクラックが発生するという初期の問題そのものを解決してはいない。即ち、接合部で応力緩和を行う従来の半導体装置構造によれば、多少の接合部の寿命改善ができたとしても、極端に温度差が大きくなったり、接合面積が増えたりした場合においては十分な改善策とは言えない。
本発明は、上記課題を解決するためになされたものであり、その目的は、寿命を飛躍的に向上可能な半導体装置及びその製造方法を提供することにある。
上述の課題を解決するために、本発明に係る半導体装置は、接合層を用いることなく半導体素子と基板を接合し、半導体素子と基板の接合界面の強度特性を指定することにより半導体素子と基板間の変位を基板側で吸収する。即ち、本発明に係る半導体装置は、接合界面の密着強度を同一温度において基板の0.2%耐力の大きさと同じ若しくはそれ以上にし、半導体素子の引張破壊強度の大きさが同一温度において基板の引張破壊強度の大きさと同じ若しくはそれ以上にすることにより、半導体素子と基板間の変位を基板側で吸収する。
本発明に係る半導体装置及びその製造方法によれば、半導体素子と基板間の変位を基板側で吸収するので、最終的な破壊現象は靱性が高く、ある一定の歪に対する繰り返し疲労強度が高い基板側において発生するようになり、半導体装置の寿命を飛躍的に向上させることができる。
以下、図面を参照して、本発明の実施形態となる半導体装置の構成について詳しく説明する。
[半導体装置の構成]
〔第1の実施形態〕
本発明の第1の実施形態となる半導体装置は、図1に示すように、基板1と半導体素子2とを備え、半導体素子2の裏面側と基板1の表面側は接合界面3において接合されている。また、基板1は金属材料又は有機物材料若しくは無機物材料と金属材料との複合材料により形成されている。また図示しないが、半導体素子2の表面側と裏面側にはそれぞれ電極と金属膜が形成されている。
この半導体装置では、図2に示すように、接合界面3の密着強度が同一温度において基板1の0.2%耐力σyの大きさと同じ若しくはそれ以上になるように基板1と半導体素子2が接合されている。このような構造によれば、半導体装置に熱負荷が掛かり、半導体素子2と基板1の熱膨張差によって剪断方向に変位が生じた際、接合界面3がはがれることはなく、発生した応力は靱性が高く、ある一定の歪に対する繰り返し疲労強度が高い基板1が変形することにより緩和されるので、半導体装置の寿命を向上させることができる。
なお、上記基板1は、半導体素子2の表面側の電極を形成する材料(例えば銅(Cu)やCu合金)の融点よりも融点が低い、アルミニウム(Al)(融点660[℃])やアルミニウム合金等の金属材料により形成することが望ましい。半導体素子2の表面側の電極を形成する材料の融点よりも融点が低い金属材料によって基板1を形成することにより、基板1と半導体素子2を溶融金属によって接合し、接合界面3の密着強度が同一温度において基板1の0.2%耐力σyの大きさと同じ若しくはそれ以上にすることができる。
また、上記半導体素子2の裏面側の金属膜は、銀(Ag),Al,クロム(Cr),Cu,ゲルマニウム(Ge),インジウム(In),マグネシウム(Mg),マンガン(Mn),パラジウム(Pd),シリコン(Si),チタン(Ti),ジルコニウム(Zr)のうちのいずれかにより形成することが望ましい。一般に、Alは凝固するとすぐに表面に酸化膜を形成して安定化する。これはAlと酸化物との結合エネルギーが高いためである。従って、溶融した状態のAlは、最表面が酸化している金属と強固に接合すると考えられる。また、共晶によって融点が下がりやすい金属との接合性も高いと考えられる。このことから、金属膜を上記材料により形成することにより、金属膜と溶融Alとの接合性が良好になり、安定した接合界面を形成することができる。また金属の種類によっては接合温度を下げることも可能となる。
〔第2の実施形態〕
本発明の第2の実施形態となる半導体装置は、上記第1の実施形態となる半導体装置構造において、図3に示すように、半導体素子2の引張破壊強度σtの大きさが同一温度において基板1の引張破壊強度の大きさσtと同じ若しくはそれ以上になるように基板1及び半導体素子2を形成する材料が選択されている。接合界面を高強度に形成することによって基板1に発生する歪を極力低減するために、基板1を形成する材料として、極端に硬い金属材料を用いたり、歪の蓄積によって加工硬化することにより極端に硬くなる金属材料を用いた場合、半導体素子2自体が破壊する可能性がある。従ってこのような構造によれば、基板1に発生する応力によって半導体素子2が破壊されることを防止できるので、半導体装置の信頼性をさらに向上させることができる。
〔第3の実施形態〕
本発明の第3の実施形態となる半導体装置では、上記第1又は第2の実施形態となる半導体装置構造において、図4〜図7に示すように基板1が突出面Aを有し、半導体素子2は突出面A上において基板1と接合している。このような構成によれば、基板1の剛性が上がることによって基板1自体の反りを抑制でき、反りによって半導体素子2及び基板1に新たに発生する応力を緩和することができるので、接合後の冷却によって生じる残留応力により基板1自体や半導体素子2側面にクラックが発生することを防止できる。
なお、上記剛性とは材料に力を加えた場合にどの程度変形し難いかを示す。突出面Aを設けた場合、一定の発生変位に対して歪を分かち合う面積(又は体積)が増えるので、その分ミクロ的に歪も応力も小さくて済むと考えられる。また、接合後の熱負荷によって基板1に発生する歪が弾性歪である場合には、基板1に与えられる熱疲労は最小限に抑えられ、特に有効で画期的な寿命向上が可能になる。加えて、最終的に塑性歪が蓄積して基板1にクラックが入ったとしても、そのクラック方向が半導体装置としての電気・熱経路に大きく影響を与えない方向になるので、半導体装置の損傷を小さく抑えられ、結果的により一層の寿命向上が望める。
〔第4の実施形態〕
本発明の第4の実施形態となる半導体装置では、上記第3の実施形態となる半導体装置構造において、図8や図9に示すように、突出面Aが突出面Aの側面部と半導体素子2の側面部との間の距離が半導体素子2の側面形状の角部において最短になるように形成されている。このような構成によれば、図10(a)に示すような応力集中領域R1を図10(b)に示す領域R2のように分散させることによって、半導体素子2の角部周辺に応力が集中することを防止できる。
[半導体装置の製造方法]
最後に、上記半導体装置の製造方法の一実施例について説明する。
この実施例では、最初に、半導体装置の形状に合わせて形成された空洞部11を有し、空洞部11内に溶融金属を供給できる供給部12を備える治具13を用意する。そして始めに、図11(a)に示すように空洞部11の底部にシリコンカーバイト(SiC)により形成され、表面側にはCu電極が形成されている高耐熱半導体素子2を裏面側を表(図中上方向)にして配置する。次に、図11(b)に示すように空洞部11の所定位置にセラミックス基板14を配置した後、図11(c)に示すように供給部12から約660[℃]の溶融Alを流し込むことにより半導体素子2とアルミニウムを接合する。そして最後に、治具13全体を冷却することにより半導体装置が製造される。なおこの時同時に、半導体実装基板として一般的に用いられているセラミックス基板も空洞部11内の所定位置に配置することにより、半導体素子2が接合されたAlセラミックス絶縁基板を製造することもできる。また、上記説明では、半導体素子2はSiCにより形成されているとしたが、裏面にAlの拡散を防止するNi金属膜等が形成されている場合には、半導体素子2はSi等より形成されていてもよい。この実施例では、比較的柔らかく靭性の高く、ある一定の歪に対する繰り返し疲労強度が高い基板1側の純Alによる応力緩和が可能となり、接合層3の寿命が大幅に向上する。
以上、本発明者によってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす論述及び図面により本発明は限定されることはない。すなわち、この実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論であることを付け加えておく。
本発明の第1の実施形態となる半導体装置の構成を示す断面図である。 接合界面の密着強度と基板の0.2%耐力の関係を説明するための応力−歪曲線である。 基板の引張破壊強度と半導体素子の引張破壊強度の関係を説明するための応力−歪曲線である。 本発明の第3の実施形態となる半導体装置の一構成例を示す断面図である。 本発明の第3の実施形態となる半導体装置の一構成例を示す断面図である。 本発明の第3の実施形態となる半導体装置の一構成例を示す断面図である。 本発明の第3の実施形態となる半導体装置の一構成例を示す断面図である。 本発明の第4の実施形態となる半導体装置の一構成例を示す断面図である。 本発明の第4の実施形態となる半導体装置の一構成例を示す断面図である。 図8及び図9に示す半導体装置の構成による技術的効果を説明するための図である。 本発明の実施形態となる半導体装置の製造方法を示す断面工程図である。
符号の説明
1:基板
2:半導体素子
3:接合界面

Claims (8)

  1. 半導体素子と基板とを有し、半導体素子の裏面側と基板の表面側が、溶融した前記基板によって直接接合されて接合界面を形成して接合されている半導体装置において、前記接合界面の密着強度の大きさが同一温度において前記基板の0.2%耐力の大きさと同じ若しくはそれ以上であり、前記半導体素子の引張破壊強度の大きさが同一温度において前記基板の引張破壊強度の大きさと同じ若しくはそれ以上であることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、前記基板はアルミニウム又はアルミニウム合金により形成されていることを特徴とする半導体装置。
  3. 請求項1又は請求項2に記載の半導体装置において、前記基板は突出面を有し、前記半導体素子は突出面において基板と接合していることを特徴とする半導体装置。
  4. 求項3に記載の半導体装置において、前記突出面は突出面の側面部と前記半導体素子の側面部との間の距離が半導体素子の側面形状の角部において最短になるように形成されていることを特徴とする半導体装置。
  5. 請求項1乃至請求項4のうち、いずれか1項に記載の半導体装置において、前記半導体素子の表面側には基板を形成している材料より融点が高い金属膜が形成されていることを特徴とする半導体装置。
  6. 請求項1乃至請求項5のうち、いずれか1項に記載の半導体装置において、前記半導体素子の面側には、銀、アルミニウム、クロム、銅、ゲルマニウム、インジウム、マグネシウム、マンガン、パラジウム、シリコン、チタン、ジルコニウムのうちのいずれかからなる金属膜が形成されていることを特徴とする半導体装置。
  7. 請求項1乃至請求項6のうち、いずれか1項に記載の半導体装置において、前記半導体素子はSiCにより形成されていることを特徴とする半導体装置。
  8. 請求項1乃至請求項7のうち、いずれか1項に記載の半導体装置の製造方法において、前記半導体素子の裏面側に溶融した基板を流し込む工程と、前記溶融して流し込まれた基板と半導体素子と接合することにより前記接合界面を形成する工程を有することを特徴とする半導体装置の製造方法。
JP2006210095A 2006-08-01 2006-08-01 半導体装置及びその製造方法 Expired - Fee Related JP4973055B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006210095A JP4973055B2 (ja) 2006-08-01 2006-08-01 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006210095A JP4973055B2 (ja) 2006-08-01 2006-08-01 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008041708A JP2008041708A (ja) 2008-02-21
JP4973055B2 true JP4973055B2 (ja) 2012-07-11

Family

ID=39176436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006210095A Expired - Fee Related JP4973055B2 (ja) 2006-08-01 2006-08-01 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4973055B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108463885A (zh) * 2015-12-11 2018-08-28 罗姆股份有限公司 半导体装置
CN109643728B (zh) 2016-08-19 2022-04-29 罗姆股份有限公司 半导体装置
JP6452748B2 (ja) * 2017-03-31 2019-01-16 株式会社三社電機製作所 積層部材の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5685832A (en) * 1979-12-14 1981-07-13 Hitachi Ltd Semiconductor device
JPS57138146A (en) * 1981-02-20 1982-08-26 Hitachi Ltd Attaching method for pellet
JP2001168256A (ja) * 1999-12-13 2001-06-22 Sumitomo Electric Ind Ltd 半導体素子用放熱構造体とそれを備えた半導体装置

Also Published As

Publication number Publication date
JP2008041708A (ja) 2008-02-21

Similar Documents

Publication Publication Date Title
JP4525636B2 (ja) パワーモジュール
WO2017056360A1 (ja) 回路基板および半導体装置
JP4904916B2 (ja) パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール
JP6320556B2 (ja) パワーモジュール
JP5050440B2 (ja) 半導体装置及びその製造方法
JP2019500303A (ja) 銅セラミック基板、銅セラミック基板を製造するための銅半製品、及び銅セラミック基板の製造方法
JP2008311294A (ja) パワーモジュール用基板の製造方法
JP4973055B2 (ja) 半導体装置及びその製造方法
JP5699442B2 (ja) パワーモジュール用基板及びパワーモジュール
JP2010098059A (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、緩衝層付パワーモジュール用基板及びヒートシンク付パワーモジュール用基板の製造方法
JP5665355B2 (ja) セラミック部材とフィン付き放熱部材との接合体の製造方法
JP2009129983A (ja) 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP4904915B2 (ja) パワーモジュール用基板の製造方法、パワーモジュール用基板およびパワーモジュール
JP2010199251A (ja) 半導体装置の製造方法
JPH08250823A (ja) セラミックス回路基板
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP4498966B2 (ja) 金属−セラミックス接合基板
JP3192911B2 (ja) セラミックス回路基板
JP2008021716A (ja) パワーモジュール用基板の製造方法およびパワーモジュール用基板並びにパワーモジュール
JP2010283169A (ja) 半導体装置の製造方法
JP2009182209A (ja) 半導体装置
JP2010098058A (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及びヒートシンク付パワーモジュール用基板の製造方法
JP2011082497A (ja) チップ
JP6757006B2 (ja) 半導体装置及びその製造方法
JP5359953B2 (ja) パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees