JP5601384B2 - 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール - Google Patents

半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール Download PDF

Info

Publication number
JP5601384B2
JP5601384B2 JP2012556749A JP2012556749A JP5601384B2 JP 5601384 B2 JP5601384 B2 JP 5601384B2 JP 2012556749 A JP2012556749 A JP 2012556749A JP 2012556749 A JP2012556749 A JP 2012556749A JP 5601384 B2 JP5601384 B2 JP 5601384B2
Authority
JP
Japan
Prior art keywords
curve
heat sink
insulating substrate
semiconductor module
concave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012556749A
Other languages
English (en)
Other versions
JPWO2012108073A1 (ja
Inventor
良憲 上里
全紀 早乙女
力宏 丸山
友彰 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012556749A priority Critical patent/JP5601384B2/ja
Publication of JPWO2012108073A1 publication Critical patent/JPWO2012108073A1/ja
Application granted granted Critical
Publication of JP5601384B2 publication Critical patent/JP5601384B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P15/00—Making specific metal objects by operations not covered by a single other subclass or a group in this subclass
    • B23P15/26—Making specific metal objects by operations not covered by a single other subclass or a group in this subclass heat exchangers or the like
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28F—DETAILS OF HEAT-EXCHANGE AND HEAT-TRANSFER APPARATUS, OF GENERAL APPLICATION
    • F28F3/00—Plate-like or laminated elements; Assemblies of plate-like or laminated elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/4935—Heat exchanger or boiler making
    • Y10T29/49366—Sheet joined to sheet

Description

この発明は、半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュールに関する。
図７は、半導体モジュールの要部断面図である。この半導体モジュール５００は、放熱板５１と、この放熱板５１上に半田５２を介して固着する導電パターン付絶縁基板（以下、単に絶縁基板５６と称す）の裏面電極膜５３と、絶縁基板５６上に形成される導電パターン５５に半田を介して固着する半導体チップ５７と、半導体チップ５７の図示しない表面電極および導電パターン５５を接続するボンディングワイヤ５９と、導電パターン５５に一端が接続する配線導体６０と、配線導体６０の他端が固着する外部導出端子６１と、外部導出端子６１が固着する樹脂ケース６２と、樹脂ケース６２内を充填するゲル６３とで構成される。この半導体モジュール５００の放熱板５１には図示しない冷却フィンに固定するための締め付け穴６４が形成されている。尚、前記の絶縁基板５６は裏面電極膜５３、セラミック板などの絶縁板５４および表面に形成される導電パターン５５で構成される。裏面電極膜５３と導電パターン５５は銅箔などで形成されることが多い。
図８は、半導体モジュールを冷却フィンに固定した場合の要部断面図である。半導体モジュール５００は、放熱板５１の周囲に形成されている締め付け穴６４に図示しないボルトなどを差し込んで冷却フィン６５に固定される。
図９は、平坦な放熱板に同形の２枚の絶縁基板を半田付けした場合の模式断面図である。絶縁基板５６は図７に示すようにセラミック板などの絶縁板５４の裏面に裏面電極膜５３が形成され、表面に導電パターン５５が形成されている。この絶縁基板５６の線膨張係数に比べて銅やアルミで形成される放熱板５１の線熱膨張係数が大きいため、絶縁基板５６を半田付けした放熱板５１は、バイメタル効果により絶縁基板５６側が凸状になるように湾曲する。つまり放熱板５１の裏面６６は絶縁基板５６側が凸状の湾曲６７が形成される。この状態で平坦な冷却フィン６５に放熱板５１を取り付けると、放熱板５１の中央部に大きな隙間６８が生じて、放熱効率が低下する。これを防止する方策をつぎに説明する。
図１０は、図９の放熱板の凸状の湾曲を相殺して凹状の湾曲を形成した模式断面図である。
図９の凸状の湾曲６７を相殺するように放熱板５１の中央が絶縁基板５６側で凹状になるように逆の湾曲６９を予め形成する（逆反り付けや初期反り付けと言われている）。この逆の湾曲６９は半田付けした後でも絶縁基板５６側が凸にならないように大き目に形成する。
点線で示す逆の湾曲６９が形成された放熱板５１に絶縁基板５６を半田付けすると、図９の凸状の湾曲６７が相殺されて絶縁基板５６側が凹状の湾曲７０となる。この状態で放熱板５１の締め付け穴６４を利用して冷却フィン６５に取り付けると、放熱板５１の中心部（凹状の湾曲７０の底部７０ａ）が冷却フィン６５に接触し、それを支点に放熱板５１の両端が冷却フィン６５に押さえ付けられ、放熱板５１の裏面６６全域が冷却フィン６５に密着するようになる。
また、特許文献１では、図１１に示すように、異形の絶縁基板７１，７２を放熱板７３に半田付けする場合に、それぞれの絶縁基板７１，７２とその間に対応する凹状の湾曲７４ａ，７４ｂ，７４ｃで構成される大きな湾曲７４を放熱板７３に予め形成する。それぞれの湾曲７４ａ，７４ｂ，７４ｃの大きさをＲ１０，Ｒ２０，Ｒ３０とする。この大きな凹状の湾曲７４は絶縁基板７１，７２の半田付けで図示しない小さな凹状の湾曲となる。この絶縁基板７１，７２が半田付けされた放熱板７３を図示しない冷却フィンに取り付けることで、放熱板７３と冷却フィンの間の隙間の発生を防止をできることが開示されている。
また、特許文献２では、図示しないが、絶縁基板を放熱板に半田で固着する場合、予め放熱板に絶縁基板側に凹状の湾曲（逆反り）を与えておき、その後で絶縁基板を半田付けする。このとき半田付け後でも逆反り状態（絶縁基板側に凹状の湾曲）になるようにしておく。この逆反り状態の放熱板を冷却フィンに取付けることで隙間の発生が防止できることが記載されている。
特開２００７−８８０４５号公報 特開２００８−９１９５９号公報
前記した図１０において、放熱板５１に半田付けされる絶縁基板５６が同形で左右対称に配置される場合には、半田付けにより放熱板５１は左右対称で中心が絶縁基板５６側に凸状になるように反る。そのため、この湾曲を相殺する凹状の湾曲６９もその底部６９ａを放熱板の中心に位置させるため、放熱板５１に形成する凹状の湾曲６９の管理は放熱板５１の中心の深さで管理すればよく、管理が簡便にできる。つぎに、左右異形の絶縁基板を放熱板に半田付けした場合について説明する。
図１２は、左右異形の絶縁基板を放熱板に半田付けした場合の模式断面図である。左右異形の絶縁基板８１，８２を平坦な状態の放熱板８３に半田８４で固着すると、半田付けした後の絶縁基板８１，８２側に凸状の湾曲８５が左右で異なる。そのため、これを相殺するため、左右別々の曲率Ｒ３，Ｒ４を有する凹状の湾曲８６を放熱板８３に予め形成する必要がある。
この湾曲８６を有する放熱板８３に絶縁基板８１，８２を半田付けすると、底部８７ａが絶縁基板８２の下側に位置する凹状の湾曲８７を有する放熱板８３に変形する。
このように凹状の湾曲８６を形成する方法では、曲率が左右で異なる曲率Ｒ３，Ｒ４の湾曲の接続位置が中心からずれ不明瞭となり、湾曲８６の管理が困難になる。
また、左右異形な絶縁基板８１，８２の凸状の湾曲８５に対応してそれを相殺する左右で別々の曲率Ｒ３，Ｒ４を有する湾曲８６を放熱板８３に形成する必要があり、湾曲の管理が複雑になる。
図１３は、図１２の放熱板を冷却フィンに固定する前後の模式図であり、同図（ａ）は固定前の図、同図（ｂ）は固定後の図である。図中の符号９２は締め付け穴である。
図１３（ａ）に示すように、剛性が大きいリジッドな絶縁基板８２の下側に凹状の湾曲８７の底部８７ａが位置するため、剛性が弱い、絶縁基板同士の間の隙間８８に応力が集中して図１３（ｂ）に示すように半田８４にクラック８９および絶縁基板を構成するセラミックの割れ（図示せず）が発生し易くなる。また、絶縁基板８１，８２同士の間で絶縁基板８２の端部が持ち上げられて放熱板８３と冷却フィン９０の間９１に隙間が発生じ易くなる。
前記の特許文献１において、放熱板７３全体の湾曲を考慮しないで、個々の絶縁基板７１，７２に対応して湾曲を形成するため、放熱板７３全体の反り変形が大きくなる可能性がある。初期反り付けが大きいと、組立時に絶縁基板７１，７２上に搭載する半導体チップがずれやすくなったり、絶縁基板７１，７２と放熱板７３との間の半田にボイドが発生しやすいなどの問題が生じやすくなる。
さらに、絶縁基板７１，７２同士の間の隙間７５に放熱板７３の凹状の湾曲の底部が位置するようには意識的にしていないので、図１３で説明したように、剛性が大きいリジッドな絶縁基板７２の下側に凹状の湾曲の底部が位置する場合がある。そうすると、剛性の弱い絶縁基板７１，７２同士の間の隙間７５に応力が集中して、絶縁基板７２と放熱板７３を固着する半田にクラックが発生し易くなる。また、絶縁基板７１，７２同士の間の隙間７５で絶縁基板７２の端部が持ち上げられて放熱板７３と冷却フィンの間に隙間が発生し易くなる。
また、前記の特許文献２において、前記の不具合を防止するために、異形の絶縁基板を放熱板に半田付けする場合に、半田付けする前の放熱板に形成する湾曲（初期反り付け）の底部が絶縁基板同士の間の隙間に位置させることについては記載されていない。
この発明の目的は、前記の課題を解決して、異形の絶縁基板、例えば面積の異なる複数の絶縁基板、面積が同じで外形の異なる複数の絶縁基板や、面積も外形も異なる複数の絶縁基板を放熱板に半田付けする場合に、半田付け前の放熱板に形成する湾曲（初期反り付け）の管理が容易にでき、半田に入るクラックを防止でき、さらに、放熱板と冷却フィンの間の隙間を小さくできる半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュールを提供することにある。
前記の目的を達成するために、請求の範囲の第１項に記載の発明によれば、複数の異形の絶縁基板を平坦な放熱板に半田付けして、前記絶縁基板側に凸状の湾曲を前記放熱板に形成する工程と、前記の凸状の湾曲を反転した凹状の第１の湾曲を取得する工程と、半田付け後の放熱板の凹状の湾曲を設定し、該湾曲の底部が前記の絶縁基板同士の間の隙間に位置し、前記絶縁基板側に凹状となる第２の湾曲を設定する工程と、前記第１の湾曲と前記第２の湾曲を加算して前記絶縁基板側に凹状の第３の湾曲を算出する工程と、平板に前記第３の湾曲を形成して半田付け前の放熱板を形成する工程と、を含む半導体モジュール用放熱板の製造方法とする。
また、請求の範囲の第２項記載の発明によれば、第１項に記載の半導体モジュール用放熱板の製造方法で製造された半導体モジュール用放熱板において、前記第３の湾曲の底部が前記異形の絶縁基板の内面積の大きい方の絶縁基板の下側に位置し、前記絶縁基板の内面積の小さい方の絶縁基板の下側に位置する放熱板の曲率が大きい方の絶縁基板の下側に位置する放熱板の曲率より小さいとよい。
また、請求の範囲の第３項記載の発明によれば、第２項に記載の半導体モジュール用放熱板を用いて製造した半導体モジュールにおいて、該半導体モジュールを構成する放熱板の湾曲が、前記絶縁基板側に凹状の湾曲になり、該凹状の湾曲の底部が前記絶縁基板同士の間の隙間に位置するとよい。
また、請求の範囲の第４項に記載の発明によれば、第２項に記載の発明において、前記放熱板の材質が、銅または銅合金であるとよい。
また、請求の範囲の第５項に記載の発明によれば、第３項に記載の発明において、前記絶縁基板を構成する絶縁板の材質が、アルミナ、窒化アルミニウムまたは窒化ケイ素であるとよい。
この発明によれば、異形の絶縁基板を放熱板に半田付けする場合に、放熱板に予め絶縁基板側が凹状となる第３の湾曲を形成する。この第３の湾曲は、平坦な放熱板に異形の絶縁基板を半田付けしたときの凸状の湾曲を上下逆転させた凹状の第１の湾曲に、異形の絶縁基板を放熱板に実際に半田付けしたときに想定される凹状の第２の湾曲を加えて決定される。この第３の湾曲の底部は大きな絶縁基板の下側に位置し、この底部と放熱板の締め付けに基づいて決められる基準点との距離が広い側の曲率を狭い側の曲率より小さくする。
放熱板の凹部の底部の位置を絶縁基板同士の間に位置させることで、放熱板を冷却フィンに取り付けた場合に、半田にクラックが入らず、また、放熱板と放熱フィンの間の隙間を小さくすることができて、放熱性の向上を図ることができる。
また、第３の湾曲は、実測から求めた第１の湾曲と設定した第２の湾曲から算出されるので、第３の湾曲の管理は、従来の場合ほど複雑でなく、容易である。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
この発明の第１実施例の半導体モジュール用放熱板の製造方法であり、（ａ）〜（ｄ）は工程順に示した要部製造工程断面図である。 平坦な放熱板に異形の２枚の絶縁基板を半田付けして絶縁基板側に凸状の湾曲が形成された絶縁基板の要部平面図である。 この発明の第２実施例の半導体モジュール用放熱板の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 図３で示す放熱板を製造する具体的な方法を説明した図で、（ａ）は平板を金型に挟んだ図、（ｂ）は金型でプレスした後の放熱板の図である。 この発明の第３実施例の半導体モジュールの要部断面図であり、（ａ）は全体図、（ｂ）は（ａ）の放熱板の裏面の湾曲を示した図である。 図５の半導体モジュールの放熱板を締め付け穴を利用して冷却フィンに固定した要部断面図であり、（ａ）は全体図、（ｂ）は放熱板の裏面が湾曲を示す図、（ｃ）は冷却フィンに放熱板が固定したときに放熱板の裏面が平坦になった図である。 半導体モジュールの要部断面図である。 半導体モジュールを冷却フィンに固定した場合の要部断面図である。 平坦な放熱板に同形の２枚の絶縁基板を半田付けした場合の模式断面図である。 図９の放熱板の凸状の湾曲を相殺して凹状の湾曲を形成した模式断面図である。 特許文献１で説明されている異形の絶縁基板を放熱板に半田付けする場合の半田付け前の放熱板の湾曲を示す模式断面図である。 左右異形の絶縁基板を放熱板に半田付けした場合の模式断面図である。 図１２の放熱板を冷却フィンに固定する前後の模式図であり、（ａ）は固定前の図、（ｂ）は固定後の図である。
実施の形態を以下の実施例で説明する。
図１は、この発明の第１実施例の半導体モジュール用放熱板の製造方法であり、同図（ａ）〜同図（ｄ）は工程順に示した要部製造工程断面図である。２枚の異形の絶縁基板を放熱板に半田付けした場合を例として示す。尚、最上段の図は異形の２枚の絶縁基板１，２と放熱板３の配置を示す図である。以下の説明において、各放熱板には符号３を統一して付与した。
先ず、データ取得用の平坦な放熱板と面積の異なる異形の２枚の絶縁基板１，２とを用意し、絶縁基板１，２を放熱板の一方の面の所定の位置に半田付けして、同図（ａ）に示すように、絶縁基板１，２側に凸状に形成された頂点４ａを有する放熱板３の凸状の湾曲４を測定する。ここでは絶縁基板１，２、放熱板３ともに平面視した形状は長方形であり、絶縁基板１，２は、それぞれの１辺が放熱板３の長辺に平行になるように配置されている。
凸状の湾曲４の頂点４ａは大きな絶縁基板２の下側に位置し、この頂点４ａと小さな絶縁基板１側にある基準点５ａとの距離Ｌ１１は大きな絶縁基板２側にある基準点５ｂとの距離Ｌ２１よりも広くなる。
尚、凸状の湾曲４の測定は、図２に示すように、放熱板３の裏面１５側で、放熱板３の周囲に形成された締め付け穴５の中心を結んだ直線（Ｙ方向）と湾曲の底部を通るＸ方向の直線の交点を測定の基準点５ａ，５ｂとし、この基準点５ａ，５ｂを結んだＸ−Ｘ線上を図示しない測定器のプローブで走査し、深さプロファイルを取得して行った。以下に説明する各湾曲の場合も同様である。
つぎに、同図（ｂ）に示すように、同図（ａ）の測定した凸状の湾曲４に対して、上下を逆にした凹状の湾曲（湾曲４をＸ−Ｘ線もしくは基準点５ａ，５ｂを含むＸ−Ｙ平面に関して反転した凹状の湾曲）を第１の湾曲６として取得する。この第１の湾曲６の底部６ａは大きな絶縁基板２の下側に位置する。この第１の湾曲６の底部６ａと基準点５ａ，５ｂとの間隔が広い方（Ｌ１１）の曲率Ｒ１１は、間隔が狭い方（Ｌ２１）の曲率Ｒ２１に比べて小さくなる。つまり曲率Ｒ１１（曲線が緩やか）＜曲率Ｒ２１（曲線が急峻）になる。
つぎに、同図（ｃ）に示すように、絶縁基板１，２を所定の位置に半田付けしたときに実現したい放熱板３の凹状の湾曲を規定する。この規定された凹状の湾曲を第２の湾曲７として設定する。この場合、第２の湾曲７の底部７ａを２枚の絶縁基板１，２同士の間の隙間８に位置させ、絶縁基板１，２側に凹状になるように第２の湾曲７を規定する。この第２の湾曲７が実際に異形の絶縁基板１，２を放熱板に半田付けしたときの第３の湾曲１１の湾曲にほぼ一致する。３枚以上の多数の絶縁基板を放熱板に半田付けするときは第２の湾曲７の底部７ａを放熱板３の中心近傍にある絶縁基板１，２等の間の隙間に位置させるとよい。また、第２の湾曲７の底部７ａと基準点５ａ，５ｂの間を点線で示すように２本の直線９，１０とする場合もある。このときは、面で表すと第２の平面となる。しかし、この２本の直線９，１０より下方へ凹状に湾曲させると、放熱板３を冷却フィンに固定するときに隙間が発生するのでそれは避けなければならない。第２の湾曲７を２本の直線９，１０とした場合は、同図（ｄ）で示す第３の湾曲１１で曲率Ｒ１＜曲率Ｒ２の関係はさらに際立ってくる。
つぎに、同図（ｄ）に示すように、第１の湾曲６のプロファイルに第２の湾曲７のプロファイルを重ね合わせ、加算して凹状の第３の湾曲１１のプロファイルを算出して決める。この第３の湾曲１１の底部１１ａの位置は第１の湾曲６の底部６ａ近傍にある。この第３の湾曲１１は半田付けしたときに絶縁基板１，２側に凸状に湾曲するのを相殺してさらに凹状の第２の湾曲７にするための形状である。この第３の湾曲１１が半田付け前の放熱板３の湾曲となる（初期反り付け）。この第３の湾曲１１において底部１１ａと基準点５ａ，５ｂとの間隔が広い方（Ｌ１）の曲率Ｒ１は、間隔が狭い方（Ｌ２）の曲率Ｒ２に比べて小さくなる。つまり曲率Ｒ１（曲線が緩やか）＜曲率Ｒ２（曲線が急峻）になる。
また、第３の湾曲１１の底部１１ａの位置は、第１の湾曲６の底部６ａの位置にほぼ一致する。
この第３の湾曲１１を有する放熱板３に異形の絶縁基板１，２を所定の位置で半田付けすると、第２の湾曲７に近い第４の湾曲２１（図５参照）を有する放熱板３になる。この放熱板３が半導体モジュールを構成する放熱板となる。
前記は一次元に単純化して説明したが、実際は二次元的に凹状の湾曲を測定して第１、第２、第３の湾曲６，７，１１を得る。
前記したように、本発明では、第３の湾曲１１の形状を放熱板３の全体の湾曲から決めているため、特許文献１のように各絶縁基板毎に個別に湾曲を決めてそれらの湾曲を合わせて全体の湾曲が決まる場合に比べて、湾曲１１が大きくなり過ぎず、放熱板３を冷却フィンに固定したときに、絶縁基板１，２と放熱板３の間の半田にクラックが発生することを防止できる。
また、第３の湾曲１１の管理は、前記したように、実験で求めた第１の湾曲６と設定した第２の湾曲７から導きだされるので、従来の場合ほど複雑ではなく、また容易にできる。
図３は、この発明の第２実施例の半導体モジュール用放熱板の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。
図１（ｄ）ではＸ方向の湾曲のみを示したが、本実施例では第１実施例の製造方法を面に拡張し、同様の手法で、Ｙ方向の湾曲も測定し図３（ａ）に示すような二次元の湾曲を得る。この二次元の湾曲の底部１１ａは第３の湾曲１１の底部１１ａと同じである。ここでは第３の湾曲１１を二次元の湾曲にも用いることにする。図中の符号１６は第３の湾曲の等高線を示す。
図３に示す凹状の第３の湾曲１１が形成された放熱板３において、第３の湾曲１１の底部１１ａは前記の第１の湾曲６の底部６ａ近傍に位置し、基準点５ａ，５ｂとこの湾曲の底部１１ａの間の間隔が広い方（Ｌ１）の湾曲の曲率Ｒ１は狭い方（Ｌ２）の湾曲の曲率Ｒ２より小さい（Ｒ１＜Ｒ２）。これは図１（ｂ）の第１の湾曲６において、凹状の底部６ａと基準点５ａ，５ｂの間隔が広い方（Ｌ１１）の湾曲の曲率Ｒ１１が、狭い方（Ｌ２１）の湾曲の曲率Ｒ２１より小さくなることも起因している。
図４は、図３で示す放熱板を製造する具体的な方法を説明した図で、同図（ａ）は平板を金型に挟んだ図、同図（ｂ）は金型でプレスした後の放熱板の図である。前記の第３の湾曲１１を有する凹金型１７と凸金型１８を作り、この凹凸の金型１７，１８で銅や銅合金の平板１９を挟んでプレスすることで、第３の湾曲１１を有する放熱板を製造する。この放熱板３の周囲には締め付け穴５が形成される。この締め付け穴５同士の中心を結ぶ直線は第３の湾曲１１の曲率Ｒ１，Ｒ２を測定するための基準点５ａ，５ｂ（図２、図３を参照のこと）を決めるために必要になる。
図５は、この発明の第３実施例の半導体モジュールの要部断面図であり、同図（ａ）は全体図、同図（ｂ）は同図（ａ）の放熱板の裏面の湾曲を示した図である。この半導体モジュール１００に用いられている放熱板は図３で示した放熱板３である。
この半導体モジュール１００は、放熱板３と、この放熱板３上に半田２５を介して図示しない裏面導電膜が固着する導電パターン付絶縁基板（前記の絶縁基板１、２のこと）と、放熱板３の図示しない導電パターンに半田２６を介して固着する半導体チップ２７と、半導体チップ２７の図示しない表面電極と導電パターンを接続するボンディングワイヤ２８と、導電パターンに一端が接続する配線導体２９と、配線導体２９の他端が固着する外部導出端子３０と、外部導出端子３０が固着する樹脂ケース３１と、樹脂ケース３１内を充填するゲル３２とで構成される。
この第３の湾曲を有する放熱板３に絶縁基板１，２を半田付けすることで、絶縁基板１，２同士の間の隙間８に放熱板３の凹状の第４の湾曲２１の底部２１ａが位置する。この第４の湾曲２１は前記の第２の湾曲７に極めて近い湾曲になる。
図６は、図５の半導体モジュールの放熱板を締め付け穴を利用して冷却フィンに固定した要部断面図であり、同図（ａ）は全体図、同図（ｂ）は放熱板の裏面が湾曲を示す図、同図（ｃ）は冷却フィンに放熱板が固定したときに放熱板の裏面が平坦になった図である。
放熱板３の凹状の第４の湾曲２１の底部２１ａが絶縁基板１，２同士の間の隙間８に位置しているため、剛性の小さな第４の湾曲２１の底部２１ａと放熱板３の締め付け穴５を支点に放熱板３が冷却フィン３３に押さえ付けられる。このとき、剛性の大きい絶縁基板２内に支点（湾曲の底部２１ａ）がないため、放熱板３の裏面１５全域は冷却フィン３３に密着し、放熱板３と冷却フィン３３の間の隙間は抑制される。
本発明では、前記したように、第３の湾曲１１の形状を放熱板３の全体の湾曲から決めているため、湾曲１１が大きくなり過ぎることない。その結果、放熱板３を冷却フィン３３に固定したときに、絶縁基板１，２と放熱板３の間の半田２５にクラックが発生することは防止される。
尚、前記の放熱板３の材質としては、銅または銅合金（例えば、銅合金ＮｏがＣ１９２２０やＣ１９２１０など）などである。また、放熱板３上に搭載される絶縁基板１，２を構成する絶縁板としては、アルミナ、窒化アルミニウムおよび窒化ケイ素などである。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
１，２ 絶縁基板
３ 放熱板
４ 凸状の湾曲
４ａ 頂点
５ 締め付け穴
５ａ，５ｂ 基準点
６ 第１の湾曲
６ａ，７ａ，１１ａ，２１ａ 底部
７ 第２の湾曲
８ 隙間
９，１０ 直線
１１ 第３の湾曲
１５ 裏面
１６ 等高線
１７ 凹金型
１８ 凸金型
１９ 平板
２１ 第４の湾曲
２５，２６ 半田
２７ 半導体チップ
２８ ボンディングワイヤ
２９ 配線導体
３０ 外部導出端子
３１ 樹脂ケース
３２ ゲル
３３ 冷却フィン
１００ 半導体モジュール

Claims (5)

  1. 複数の異形の絶縁基板を平坦な放熱板に半田付けして、前記絶縁基板側に凸状の湾曲を前記放熱板に形成する工程と、
    前記の凸状の湾曲を反転した凹状の第１の湾曲を取得する工程と、
    半田付け後の放熱板の凹状の湾曲を設定し、該湾曲の底部が前記の絶縁基板同士の間の隙間に位置し、前記絶縁基板側に凹状となる第２の湾曲を設定する工程と、
    前記第１の湾曲と前記第２の湾曲を加算して前記絶縁基板側に凹状の第３の湾曲を算出する工程と、
    平板に前記第３の湾曲を形成して半田付け前の放熱板を形成する工程と、
    を含むことを特徴とした半導体モジュール用放熱板の製造方法。
  2. 請求の範囲第１項に記載の半導体モジュール用放熱板の製造方法で製造された半導体モジュール用放熱板において、
    前記第３の湾曲の底部が前記異形の絶縁基板の内面積の大きい方の絶縁基板の下側に位置し、前記絶縁基板の内面積の小さい方の絶縁基板の下側に位置する放熱板の曲率が大きい方の絶縁基板の下側に位置する放熱板の曲率より小さいことを特徴とする半導体モジュール用放熱板。
  3. 請求の範囲第２項に記載の半導体モジュール用放熱板を用いて製造した半導体モジュールにおいて、
    該半導体モジュールを構成する放熱板の湾曲が、前記絶縁基板側に凹状の湾曲になり、該凹状の湾曲の底部が前記絶縁基板同士の間の隙間に位置することを特徴とする半導体モジュール。
  4. 前記放熱板の材質が、銅または銅合金であることを特徴とする請求の範囲第２項記載の半導体モジュール用放熱板。
  5. 前記絶縁基板を構成する絶縁板の材質が、アルミナ、窒化アルミニウムまたは窒化ケイ素であることを特徴とする請求の範囲第３項記載の半導体モジュール。
JP2012556749A 2011-02-08 2011-09-02 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール Active JP5601384B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012556749A JP5601384B2 (ja) 2011-02-08 2011-09-02 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011024610 2011-02-08
JP2011024610 2011-02-08
JP2012556749A JP5601384B2 (ja) 2011-02-08 2011-09-02 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール
PCT/JP2011/070035 WO2012108073A1 (ja) 2011-02-08 2011-09-02 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2012108073A1 JPWO2012108073A1 (ja) 2014-07-03
JP5601384B2 true JP5601384B2 (ja) 2014-10-08

Family

ID=46638307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012556749A Active JP5601384B2 (ja) 2011-02-08 2011-09-02 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール

Country Status (5)

Country Link
US (2) US20130306296A1 (ja)
EP (1) EP2674971B1 (ja)
JP (1) JP5601384B2 (ja)
CN (1) CN103339723B (ja)
WO (1) WO2012108073A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103339723B (zh) * 2011-02-08 2016-03-09 富士电机株式会社 半导体模块用散热板的制造方法、该散热板以及使用该散热板的半导体模块
JP2018195717A (ja) * 2017-05-17 2018-12-06 富士電機株式会社 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法
JP2019054069A (ja) * 2017-09-14 2019-04-04 株式会社東芝 半導体装置
JP7086109B2 (ja) * 2018-01-10 2022-06-17 住友電気工業株式会社 複合部材、放熱部材、半導体装置、及び複合部材の製造方法
US10679920B2 (en) * 2018-01-22 2020-06-09 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having semiconductor package in a wiring board opening
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
DE112020007724T5 (de) * 2020-10-23 2023-08-10 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Fertigung der Halbleitervorrichtung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277143A (ja) * 1988-09-13 1990-03-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0496355A (ja) * 1990-08-13 1992-03-27 Meidensha Corp 半導体デバイスの製造方法
JPH10256442A (ja) * 1997-03-11 1998-09-25 Nippon Inter Electronics Corp 放熱板及びそれを用いた複合半導体装置
JP2007049085A (ja) * 2005-08-12 2007-02-22 Dowa Holdings Co Ltd はんだ引けを改善した半導体基板用放熱板
JP2007088045A (ja) * 2005-09-20 2007-04-05 Dowa Holdings Co Ltd 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体
JP2008091959A (ja) * 2007-12-28 2008-04-17 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2010199251A (ja) * 2009-02-25 2010-09-09 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4233073A1 (de) * 1992-10-01 1994-04-07 Siemens Ag Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
JP3003452B2 (ja) * 1993-04-08 2000-01-31 富士電機株式会社 二つの導体の導通接触構造
JPH07273257A (ja) * 1994-03-29 1995-10-20 Kyocera Corp 半導体素子収納用パッケージ
EP0805492B1 (de) * 1996-04-03 2004-06-30 Jürgen Dr.-Ing. Schulz-Harder Gewölbtes Metall-Keramik-Substrat
DE19615481C5 (de) * 1996-04-03 2013-03-14 Curamik Electronics Gmbh Gewölbtes Metall-Keramik-Substrat
DE19715540C2 (de) * 1997-04-15 2002-02-07 Curamik Electronics Gmbh Verfahren zum Herstellen eines gewölbten Metall-Keramik-Substrates
US6139975A (en) * 1997-06-12 2000-10-31 Hitachi Powered Metals Co., Ltd. Sheet metal member, method of manufacturing same, and heat radiation plate
JP3919398B2 (ja) * 1999-10-27 2007-05-23 三菱電機株式会社 半導体モジュール
JP2002141253A (ja) * 2000-10-31 2002-05-17 Disco Abrasive Syst Ltd 半導体装置
DE10106836B4 (de) * 2001-02-14 2009-01-22 Infineon Technologies Ag Integrierte Schaltungsanordnung aus einem flächigen Substrat
JP4848539B2 (ja) * 2001-08-23 2011-12-28 Ｄｏｗａメタルテック株式会社 放熱板およびパワー半導体モジュール、ｉｃパッケージ
JP2003158229A (ja) * 2001-11-21 2003-05-30 Mitsubishi Electric Corp パワー半導体モジュールの製造装置
JP3669980B2 (ja) * 2002-09-04 2005-07-13 電気化学工業株式会社 モジュール構造体の製造方法並びに回路基板の固定方法及び回路基板
US20040246682A1 (en) * 2003-06-09 2004-12-09 Sumitomo Metal (Smi) Eectronics Devices Inc. Apparatus and package for high frequency usages and their manufacturing method
DE102005032076B3 (de) * 2005-07-08 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen eines Schaltungsmoduls
JP2008124298A (ja) * 2006-11-14 2008-05-29 Sumitomo Metal Electronics Devices Inc パワーモジュール用基板の製造方法
US7816155B2 (en) * 2007-07-06 2010-10-19 Jds Uniphase Corporation Mounted semiconductor device and a method for making the same
JP2009290118A (ja) * 2008-05-30 2009-12-10 Toshiba Corp 電子機器
US7888790B2 (en) * 2008-09-23 2011-02-15 Intel Corporation Bare die package with displacement constraint
JP5195314B2 (ja) * 2008-11-06 2013-05-08 富士電機株式会社 半導体装置の製造方法
JP5381175B2 (ja) * 2009-03-06 2014-01-08 ソニー株式会社 半導体装置及び半導体装置の製造方法
US8053284B2 (en) * 2009-08-13 2011-11-08 International Business Machines Corporation Method and package for circuit chip packaging
CN103339723B (zh) * 2011-02-08 2016-03-09 富士电机株式会社 半导体模块用散热板的制造方法、该散热板以及使用该散热板的半导体模块
EP2725609B1 (en) * 2011-06-27 2019-11-13 Rohm Co., Ltd. Semiconductor module

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277143A (ja) * 1988-09-13 1990-03-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0496355A (ja) * 1990-08-13 1992-03-27 Meidensha Corp 半導体デバイスの製造方法
JPH10256442A (ja) * 1997-03-11 1998-09-25 Nippon Inter Electronics Corp 放熱板及びそれを用いた複合半導体装置
JP2007049085A (ja) * 2005-08-12 2007-02-22 Dowa Holdings Co Ltd はんだ引けを改善した半導体基板用放熱板
JP2007088045A (ja) * 2005-09-20 2007-04-05 Dowa Holdings Co Ltd 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体
JP2008091959A (ja) * 2007-12-28 2008-04-17 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2010199251A (ja) * 2009-02-25 2010-09-09 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20130306296A1 (en) 2013-11-21
WO2012108073A1 (ja) 2012-08-16
EP2674971A4 (en) 2017-12-27
CN103339723A (zh) 2013-10-02
EP2674971A1 (en) 2013-12-18
US10262874B2 (en) 2019-04-16
US20170011935A1 (en) 2017-01-12
CN103339723B (zh) 2016-03-09
JPWO2012108073A1 (ja) 2014-07-03
EP2674971B1 (en) 2021-04-07

Similar Documents

Publication Publication Date Title
JP5601384B2 (ja) 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール
CN103477429B (zh) 半导体器件及其制造方法
US20140048918A1 (en) Semiconductor device and method of manufacturing the same
JP5838559B2 (ja) 半導体装置の組立治具および半導体装置の組立方法
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
JP5072911B2 (ja) 半導体装置
JP2015225948A (ja) パワーモジュール用基板
JPH06181396A (ja) 回路基板のヒートパイプ式冷却装置
JP2007273835A (ja) 金属ベース基板、及びそれを備える電子部品実装構造
JP2005039081A (ja) 半導体モジュールの放熱板
JP2006210566A (ja) 半導体装置
JP6702813B2 (ja) 複合基板、電子装置および電子モジュール
JP4535004B2 (ja) 両面冷却型半導体装置
JP2018186244A (ja) 半導体装置及び半導体装置の製造方法
CN106486426A (zh) 用于焊接芯片的金属-陶瓷板和在其上焊接芯片的方法
JP5987634B2 (ja) パワー半導体モジュール
JP4549287B2 (ja) 半導体モジュール
JP2012169310A (ja) 半導体装置
JP2011253928A (ja) 電力半導体装置およびその製造方法
JP2006019494A (ja) 窒化珪素配線基板および半導体モジュール
WO2014045711A1 (ja) 半導体モジュール
JP2009060038A (ja) 電子部品バスバー接合構造
JP2022171255A (ja) 金属－セラミックス接合基板およびその製造方法
TW202329527A (zh) 天線結構及接設天線結構中同軸電纜的方法
JP2010267997A (ja) セラミックス回路基板およびパワーモジュール

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140804

R150 Certificate of patent or registration of utility model

Ref document number: 5601384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250